View Full Version : [Thread Ufficiale] Aspettando Bulldozer *leggere prima pagina con attenzione*
Knukcles
26-11-2009, 16:37
Qui non si parla di un K10 migliorato ma di una architettura nuova di zecca, dobbiamo cercare di entrare nell'ottica "qualcosa di nuovo" e dimenticare l'ottica "qualcosa di già visto"
Si può avere una CPU performante e alte frequenze; si sapeva già da tempo che Bulldozer alzava gli stadi delle pipeline la quale favoriscono un aumento della frequenza di clock.
Per finire non ci dimentichiamo che saranno costruiti con silicio a 32nm SOI con tecnologia High k dielectric...
si lo so che l'architettura è tutta nuova, ma il concetto è lo stesso, che nessuno da niente per niente.....quindi far uscire proci stock sopra i 4giga qualcosa vuole dire....quindi a mio avviso o il progetto è venuto fuori talmente bene che si vuole dare prova di forza o che cmq le frequenze alte servono a tamponare il basso ipc......le architetture cambiano ma il marketing delle cpu è sempre lo stesso da che hanno visto la luce......
cmq ovviamente tutte ipotesi poi si vedrà.....
io non credo buldozzer uscirà a 4ghz
im ho uscirà sui 3ghz
astroimager
27-11-2009, 15:09
si lo so che l'architettura è tutta nuova, ma il concetto è lo stesso, che nessuno da niente per niente.....quindi far uscire proci stock sopra i 4giga qualcosa vuole dire....quindi a mio avviso o il progetto è venuto fuori talmente bene che si vuole dare prova di forza o che cmq le frequenze alte servono a tamponare il basso ipc......le architetture cambiano ma il marketing delle cpu è sempre lo stesso da che hanno visto la luce......
cmq ovviamente tutte ipotesi poi si vedrà.....
Penso che AMD sarà costretta anche ad alzare le frequenze stock se vuole arrivare allo stesso livello della concorrenza, o superarla.
Teoricamente, la possibilità di arrivare allo stesso livello AMD ce l'ha... è vero che Intel sul nodo a 32nm sarà più avanti di un anno, però AMD debutterà con un'architettura completamente nuova, mentre Intel presenterà un'ottimizzazione di quella attuale.
Personalmente ho un po' di timore per il fatto che si tratta di un disegno nuovo in un processo produttivo anch'esso nuovo.
Mi tranquillizzo solo pensando che dopo l'Athlon XP uscì l'Athlon64 :D
astroimager
27-11-2009, 15:11
io non credo buldozzer uscirà a 4ghz
im ho uscirà sui 3ghz
Potrebbe arrivare a quella frequenza con una sorta di "Turbo", oppure a quella frequenza usciranno in un secondo momento CPU top gamma tipo i vecchi FX.
8(16) core bludozzer vanno 60/80% in più di 12 attuali negli interi(supponiamo a partità di clock)
quindi dovrebbe esserci un aumento di ipc notevole un core buldozzer composto da 2 cluster sugli interi dovrebbe andare come 2,5 core phenom2
capitan_crasy
27-11-2009, 17:28
8(16) core bludozzer vanno 60/80% in più di 12 attuali negli interi(supponiamo a partità di clock)
quindi dovrebbe esserci un aumento di ipc notevole un core buldozzer composto da 2 cluster sugli interi dovrebbe andare come 2,5 core phenom2
Secondo me AMD non ha ancora una CPU Bulldozer funzionante per fare un paragone diretto; quella previsione mi sembra un pò troppo "sulla carta"...
TheBestFix
27-11-2009, 17:53
amd non e' stupida, se gia' a 3 ghz concorre con la controparte ad armi pari o e' addirittura superiore sicuramente si tiene gli incrementi di clock per il futuro, in modo da vendere nuovi modelli e rientrare in tutte le fasce di mercato...un po' come sta facendo adesso con le vga serie 5xxx (senza dimenticare il discorso tdp e consumi)...non penso che fanno uscire la nuova cpu gia' a limite anche in un'ambito di overclock...fare uscire una cpu a 4 ghz con la modalita' turbo mode significa 4,3 ghz:confused: (l'ho sparata ma e' giusto per far capire il concetto) e in overclock a quanto dovrebbe arrivare un mostro simile? imho anch'io sono per i 3-3,2 ghz
dove è la GPU scusate ?
ma sarà in un unico die o separati ?
capitan_crasy
28-11-2009, 19:52
[IMG]http://www.pctunerup.com/up/results/_200911/20091111183737_ScreenHunter_116.jpg/IMG]
dove è la GPU scusate ?
http://www.pctunerup.com/up/results/_200911/20091128194921_Llano_GPU01.JPG
P.S.
Per cortesia abbassa la risoluzione della tua immagine (max 800x600)....
ma sarà in un unico die o separati ?
Llano avrà core X86 e GPU in un unico DIE ma saranno due elementi distinti...
quindi è un progetto di fascia bassa o per notebook.
480 stream non fà un po' schifo ?
quindi è un progetto di fascia bassa o per notebook.
480 stream non fà un po' schifo ?
Se fa schifo una scheda superiore alla 4670, si fa schifo. ;)
capitan_crasy
28-11-2009, 20:00
quindi è un progetto di fascia bassa o per notebook.
Llano andrà nel mercato mainstream (quello occupato attualmente agli Athlon2) e nel mercato notebook...
480 stream non fà un po' schifo ?
direi proprio di no, dato che tale APU avrà una capacità di calcolo massima classe "Gigaflops"...
Llano andrà nel mercato mainstream (quello occupato attualmente agli Athlon2) e nel mercato notebook...
direi proprio di no, dato che tale APU avrà una capacità di calcolo massima classe "Gigaflops"...
RV870 fa i 2.46 Teraflops ovvero 2460 GigaFlops :D
Il gigaflops al massimo lo facevano le vecchie 9800XT
capitan_crasy
28-11-2009, 21:58
RV870 fa i 2.46 Teraflops ovvero 2460 GigaFlops :D
Il gigaflops al massimo lo facevano le vecchie 9800XT
Forse non hai seguito ma qualche tempo fa si parlava, come prima GPU per Llano, di un IGP simile al 780G compatibile con le DX11...
Questi 480 stream processors sono un autentica e gradita sorpresa...:)
Forse non hai seguito ma qualche tempo fa si parlava, come prima GPU per Llano, di un IGP simile al 780G compatibile con le DX11...
Questi 480 stream processors sono un autentica e gradita sorpresa...:)
si ok ma 480Stream con Memoria RAM della CPU ? 64bit di ampiezza e velocità bassa ?
se poi consideri che il progetto è previsto almeno per fine dell'anno prossimo, avremo pure RV980 e GF200.
capitan_crasy
28-11-2009, 22:21
si ok ma 480Stream con Memoria RAM della CPU ? 64bit di ampiezza e velocità bassa ?
Il controller è quello della CPU cioè DDR3 PC3-12800 (1600Mhz) a 128bit...
se poi consideri che il progetto è previsto almeno per fine dell'anno prossimo, avremo pure RV980 e GF200.
Llano non è nello stesso mercato della GPU, ma delle CPU...
Il controller è quello della CPU cioè DDR3 PC3-12800 (1600Mhz) a 128bit...
Llano non è nello stesso mercato della GPU, ma delle CPU...
si ok ma tutti si aspetteranno l'integrazione definitiva ATI AMD in un unico prodotto e probabilmente l'assorbimento definitivo da parte di AMD.
marco XP2400+
28-11-2009, 22:36
si ok ma tutti si aspetteranno l'integrazione definitiva ATI AMD in un unico prodotto e probabilmente l'assorbimento definitivo da parte di AMD.
???????:confused:
edit: ma che significa mica amd deve produrre un solo prodotto per tutto il mercato che è diviso in segmenti???
poi come faresti a mettere un 5870 ad esempio in una cpu....fusion non è mica la fusione di tutti i prodotti in uno solo...
???????:confused:
edit: ma che significa mica amd deve produrre un solo prodotto per tutto il mercato che è diviso in segmenti???
poi come faresti a mettere un 5870 ad esempio in una cpu....fusion non è mica la fusione di tutti i prodotti in uno solo...
come no ?
che si significa ? c'è scritto pure.
FUSION Advance Processing Unit (APU) = cpu + gpu assieme.
io credevo che fusion avesse come obbiettivo l'integrazione grafica definitiva in una cpu come alternativa a larrabee.
capitan_crasy
29-11-2009, 10:38
come no ?
che si significa ? c'è scritto pure.
FUSION Advance Processing Unit (APU) = cpu + gpu assieme.
io credevo che fusion avesse come obbiettivo l'integrazione grafica definitiva in una cpu come alternativa a larrabee.
FUSION e Larrabee come concetto sono molto distanti...
Le APU di AMD saranno una vera e propria evoluzione delle CPU X86/X64, la quale fonderanno (nel prossimo futuro) i core CPU e gli elementi GPU in un solo e unico elemento...
Larrabee invece è una GPU (almeno così sembra) che integrerà tanti mini core X86 simili ai primi Pentium.
In poche parole le APU AMD non avranno nessuna difficoltà ad andare con gli attuali OS X86/X64 attualmente in commercio, sia per il campo server/workstation sia per il campo desktop.
Larrabee invece è più una "classica" GPU con la possibilità di eseguire istruzioni X86, ma credo proprio che non sarà in grado di far girare OS come Vista o Seven...
Per far "concorrenza" ad Intel, AMD potrebbe creare una classica GPU (tipo RV8x0) inserendo dei core X86 riveduti e corretti; ma questo dipenderà da quanto successo avrà il progetto Larrabee...
dovrebbe essere avantaggiata AMD in quanto possiede ATI, intel invece nel settore grafico non integrato non ha nulla.
capitan_crasy
30-11-2009, 11:28
Al Financial Analyst Day 2009, AMD ha mostrato per la prima volta un "modulo" Bulldozer, futura base delle CPU a 32nm per il mercato server e desktop.
Schema Modulo Bulldozer
http://www.pctunerup.com/up/results/_200911/20091130105301_ModuloBulldozer01.jpg
Anandtech ha contattato via mail AMD per dei chiarimenti su questo schema; la domanda del sito era se un modulo rappresentava due oppure quattro core.
La risposta è stata che il modulo Bulldozer visto al Financial Analyst per AMD rappresentava Due Core!
1 Core Bulldozer
http://www.pctunerup.com/up/results/_200911/20091130110141_CoreBulldozer01.jpg
Per fare un esempio pratico una CPU Bulldozer Quad core è composta da 2 moduli Bulldozer, mentre un 8 Core Bulldozer è composta da 4 moduli Bulldozer.
Quad Core Bulldozer
http://www.pctunerup.com/up/results/_200911/20091130111443_4coreBulldozer.jpg
8 Core Bulldozer
http://www.pctunerup.com/up/results/_200911/20091130111627_8coreBulldozer.jpg
La cache L3 dovrebbe rimanere condivisa per tutti i moduli Bulldozer.
Clicca qui... (http://www.anandtech.com/cpuchipsets/showdoc.aspx?i=3683)
astroimager
30-11-2009, 11:51
Speriamo di vedere a breve un sample funzionante della nuova architettura... magari 4 moduli Bulldozer per la fiera marzolina... chiedo tanto? :D
capitan_crasy
30-11-2009, 11:59
Speriamo di vedere a breve un sample funzionante della nuova architettura... magari 4 moduli Bulldozer per la fiera marzolina... chiedo tanto? :D
Mi aspetto di vedere i primi sample di Thuban a gennaio/febbraio...
Credo che un Bulldozer a marzo (Cebit) sia una previsione troppo ottimistica; forse si vedrà qualcosa i primi di Giugno al Computex 2010...
cosa vi fa pensare che bulldozer sia superiore ad intel ? :)
Al Financial Analyst Day 2009, AMD ha mostrato per la prima volta un "modulo" Bulldozer, futura base delle CPU a 32nm per il mercato server e desktop.
La risposta è stata che il modulo Bulldozer visto al Financial Analyst per AMD rappresentava Due Core!
Per fare un esempio pratico una CPU Bulldozer Quad core è composta da 2 moduli Bulldozer, mentre un 8 Core Bulldozer è composta da 4 moduli Bulldozer.
[I]
.[/URL]
a dire il vero io ho capito che anand ha chiesto se per un quad ci volessero 4 moduli o se ognuno valeva per 2 ne amd gli ha risposto che ogni coppia di unità intere vale come un unità che 4 core=4 moduli
altrimenti non avrebbe senso tutta la menata del cluster, iperthreading etc.
Clicca qui... (http://www.anandtech.com/cpuchipsets/showdoc.aspx?i=3683)
L'analisi della strategia APU/Buldozer l'avevo pensata anche io come hanno scritto su Anandtech.
In sostanza, quando si integrano core GPU sul die, è inutile mettere delle unità FP nella CPU. Si possono dirottare le istruzioni FP della CPU direttamente sulle pipeline grafiche, in concorrenza con i thread della scheda grafica.
Già adesso le pipeline grafiche della serie 4 e della serie 5 AMD/ATI sono potenti: ogni unità ha una pipeline a 128 bit che può eseguire 4 istruzioni a 32 bit FP, oppure 2 64 bit FP oppure 4 24 bit intere (si tratta di fare una leggera modifica per supportare tutti i casi delle istruzioni SSE/MMX/3D now), più una pipeline per le istruzioni FP complesse. Quest'ultima può essere modificata per esegiure tutte le istruzioni x87 (seno coseno ecc) e fino a 80 bit (attualmente mi pare che sia a 32 o 64 bit). La 5870 contiene 20 blocchi da 16 thread processor con queste 4+1 unità. Modificando leggermente queste 4+1 unità per supportare tutte le operazioni che potrebbero servire ad una CPU, si potrebbe attaccare a ognuno dei 20 blocchi da 16x5 processori, uno scheduler CPU che spedisce 8 threads a questo blocco. Una 5870 con queste aggiunte (che occuperebbero poca area in più), sarebbe in grado di eseguire 160 threads!!! E' chiaro che un mostro del genere non potrebbe andare oltre il GHz per questioni di dissipazione. Perciò invece di 20 blocchi, si può implementare uno solo di questi blocchi, ma a 3-4GHz, così da avere 8 thread a 3-4 GHz e anche prestazioni decenti GPU...
cosa vi fa pensare che bulldozer sia superiore ad intel ? :)
Se leggi l'articoolo ANAND, nel campo intero, a parità di clock, buldozer sarà il 30-35% più veloce, perchè sono 4 ALU+AGU, anzichè 3 ALU+AGU. In sostanza un core buldozer può eseguire fino a 8 istruzioni intere+2 FP per ciclo di clock, contro le 5 tra FP e intere del Nehalem (e del core 2).
Inoltre con un 5% in più di area si avranno il doppio dei core, rispetto a un disegno senza CMT... Quindi con dimensioni del die paragonabili a quelle del phenom II si avranno il doppio dei thread. Contrariamente all'hyperthreading, che da al massimo un 35% in più di prestazioni, il CMT ne da l'80%...
Siccome il nehalem è proprio il 30-35% più veloce del phenom II a parità di clock, queste modifiche porteranno a un pareggio nel campo monothread e un sorpasso nel campo multithread, sempre a parità di clock. Resta da vedere il 32nm INTEL e il 32nm AMD che clock riescono a dare... Ma fino ad adesso a parità di nanometria del processo produttivo, AMD è sempre riuscita a salire di più o a dissipare di meno... ;)
greeneye
30-11-2009, 12:39
Stavo per scrivere le stesse cose dette (ovviamente meglio) da bjt2.
Non vi sembra che si sia preso spunto dal niagara della sun?
NIGARA 2 poi però hanno integrato una fpu per core.
io pensavo adottassero una tecnica quado core+hypertreading come fa intel.
praticamente è come intel vendesse cpu a 8 core oggi.
ora se il cmt perde il 20% di preformances rispetto ad un dual core vero
e sto buldozzer va il 30% in più di un pehnom qualcosa non torna il margine per un dual core dovrebbe essere 10% in più, altro che pareggiare nehalem
Non cosa abbiano risposto ad Anand ma John Fruehe in proposito dice chiaramente che i core sono quelli interi e che quindi ogni modulo bulldozer è visto dai sistemi operativi come due core.
Dice anche che il modulo il consumatore deve scordarselo, è solo una nomenclatura architetturale che descrive l'atomo della nuova architettura e che viene assemblato con altri per costruire il prodotto con 2n cores.
Questo significa che:
1. Se fai una cpu con un modulo, allora hai un dual core; se fai una cpu con due moduli allora hai un quad core; ecc...
2. Non ci saranno derivazioni con un numero dispari di core, quindi niente triple core.
Però con numero dispari di moduli?
capitan_crasy
30-11-2009, 15:59
Direi che attualmente è prematuro ipotizzare cifre sulle prestazioni di Bulldozer in quanto, quasi sicuramente, non esiste ancora una CPU funzionante e AMD non ha ancora specificato alcuni elementi importanti su questa architettura...
capitan_crasy
30-11-2009, 16:14
Non cosa abbiano risposto ad Anand ma John Fruehe in proposito dice chiaramente che i core sono quelli interi e che quindi ogni modulo bulldozer è visto dai sistemi operativi come due core.
Dice anche che il modulo il consumatore deve scordarselo, è solo una nomenclatura architetturale che descrive l'atomo della nuova architettura e che viene assemblato con altri per costruire il prodotto con 2n cores.
Questo significa che:
1. Se fai una cpu con un modulo, allora hai un dual core; se fai una cpu con due moduli allora hai un quad core; ecc...
2. Non ci saranno derivazioni con un numero dispari di core, quindi niente triple core.
Il Triple core è la conseguenza di un core Deneb con un core fallato, comunque adatto alla vendita; un Bulldozer con un "core" fallato invece fa una brutta fine...
Su questo punto è un passo indietro...
Si legge parecchio in giro sul nuovo bulldozer e vedo che tutti più o meno si concentrano sulle potrenzialità teoriche dei core/cluster, ma se non ricordo male nelle cpu moderne conta altrettanto, se non di più, il "contorno", in particolare prefetch, branch prediction e gestione della cache. Ho sempre inteso che il punto di forza di intel fosse in queste fasi, grazie alle quali riesce a tenere alto il livello di occupazione delle proprie pipelines ed avere un numero di operazioni per ciclo "reali" non troppo più basso rispetto al teorico. Non ricordo cifre precise ma mi sembra che il tasso di utilizzo sia parecchio basso (tipo 1 a 4?). E' qui che AMD (ho sempre inteso) è più debole ed è qui che mi piacerebbe sapere che miglioramenti apporterà AMD in bulldozer.
Sbaglio?
no hai ragione al 100%
però amd si è sempre trovata a dover produrre cpu dove conta la forza bruta, che non dipendano da ottimizzazioni dei compilatori che solo intel ha.
infatto sulla carta un phenom2 sarebbe a livello di un i7 se si esclude il turbomode, sulla carta dico, poi ha un rendimento più basso e si perde per strada
NIGARA 2 poi però hanno integrato una fpu per core.
io pensavo adottassero una tecnica quado core+hypertreading come fa intel.
praticamente è come intel vendesse cpu a 8 core oggi.
ora se il cmt perde il 20% di preformances rispetto ad un dual core vero
e sto buldozzer va il 30% in più di un pehnom qualcosa non torna il margine per un dual core dovrebbe essere 10% in più, altro che pareggiare nehalem
In multithreading buldozer DOVREBBE superare nehalem, a quanto dice anandtech... Ma in monothread dovrebbe essere alla pari. Sempre a parità di clock.
Direi che attualmente è prematuro ipotizzare cifre sulle prestazioni di Bulldozer in quanto, quasi sicuramente, non esiste ancora una CPU funzionante e AMD non ha ancora specificato alcuni elementi importanti su questa architettura...
Che non esistano CPU funzionanti non è detto. Comunuqe è ANANDtech che nomina un 35% in più sugli interi. Probabilmente gliel'ha detto AMD, che se anche non ha CPU funzionanti, comunque ha sicuramente un simulatore della pipeline in software che gli consente di fare benchmark...
Si legge parecchio in giro sul nuovo bulldozer e vedo che tutti più o meno si concentrano sulle potrenzialità teoriche dei core/cluster, ma se non ricordo male nelle cpu moderne conta altrettanto, se non di più, il "contorno", in particolare prefetch, branch prediction e gestione della cache. Ho sempre inteso che il punto di forza di intel fosse in queste fasi, grazie alle quali riesce a tenere alto il livello di occupazione delle proprie pipelines ed avere un numero di operazioni per ciclo "reali" non troppo più basso rispetto al teorico. Non ricordo cifre precise ma mi sembra che il tasso di utilizzo sia parecchio basso (tipo 1 a 4?). E' qui che AMD (ho sempre inteso) è più debole ed è qui che mi piacerebbe sapere che miglioramenti apporterà AMD in bulldozer.
Sbaglio?
Si spera che aumentando le pipeline intere abbiano anche aumentati i decoder e il branch prediction, altrimenti è uno spreco, perchè già con 3 non si riuscivano a tenere tutte in attività...
no hai ragione al 100%
però amd si è sempre trovata a dover produrre cpu dove conta la forza bruta, che non dipendano da ottimizzazioni dei compilatori che solo intel ha.
infatto sulla carta un phenom2 sarebbe a livello di un i7 se si esclude il turbomode, sulla carta dico, poi ha un rendimento più basso e si perde per strada
Non c'è ottimizzazione che tenga: l'i7 è più efficiente.
astroimager
30-11-2009, 17:42
Sbaglio o qualche passo in avanti sull'architettura "di contorno" dovremmo vederlo con Lisbon / Magny Cours?
capitan_crasy
30-11-2009, 17:47
In multithreading buldozer DOVREBBE superare nehalem, a quanto dice anandtech... Ma in monothread dovrebbe essere alla pari. Sempre a parità di clock.
Bulldozer se la deve vedere soprattutto con SandyBridge; quindi teoricamente DEVE andare più del Nehalem; altrimenti sarebbe stato inutile cancellare il Bulldozer a 45nm per progettare una CPU cluster Core a 32nm con istruzioni AVX...
Che non esistano CPU funzionanti non è detto.
Io parlo di CPU a livello di ES e non di prototipi da laboratorio o da simulazioni via software...;)
Comunuqe è ANANDtech che nomina un 35% in più sugli interi. Probabilmente gliel'ha detto AMD, che se anche non ha CPU funzionanti, comunque ha sicuramente un simulatore della pipeline in software che gli consente di fare benchmark...
Non ci credo che qualcuno di AMD dica i risultati di una tecnologia allo stato embrionale di sviluppo come Bulldozer...:sofico:
però amd si è sempre trovata a dover produrre cpu dove conta la forza bruta, che non dipendano da ottimizzazioni dei compilatori che solo intel ha
Per quel che ho capito è anche per questo che sarebbe meglio puntare sulle fasi "di contorno" dato che tecnologie come l'hyperthreading Intel o il CMT ipotetico di bulldozer necessitano di supporto software per dare risultati, oltre a costare in termini di spazio nel die, miglioramenti delle fasi "di contorno" invece sono indipendenti dal software e dovrebbe costare molto poco in termini di spazio nel die. Il problema è che un buon branch predictor credo implichi un grande studio statistico del parco software (compreso i compilatori....) nonché un tocco d'arte. Ma non riescono a fare reverse engineering di quello intel?
Bulldozer se la deve vedere soprattutto con SandyBridge; quindi teoricamente DEVE andare più del Nehalem; altrimenti sarebbe stato inutile cancellare il Bulldozer a 45nm per progettare una CPU cluster Core a 32nm con istruzioni AVX...
Io parlo di CPU a livello di ES e non di prototipi da laboratorio o da simulazioni via software...;)
Non ci credo che qualcuno di AMD dica i risultati di una tecnologia allo stato embrionale di sviluppo come Bulldozer...:sofico:
Beh, aumento del 33% delle pipeline e auspicato aumento dell'efficienza del branch predicition, portano a un 30-35% di aumento... ;)
Per quel che ho capito è anche per questo che sarebbe meglio puntare sulle fasi "di contorno" dato che tecnologie come l'hyperthreading Intel o il CMT ipotetico di bulldozer necessitano di supporto software per dare risultati, oltre a costare in termini di spazio nel die, miglioramenti delle fasi "di contorno" invece sono indipendenti dal software e dovrebbe costare molto poco in termini di spazio nel die. Il problema è che un buon branch predictor credo implichi un grande studio statistico del parco software (compreso i compilatori....) nonché un tocco d'arte. Ma non riescono a fare reverse engineering di quello intel?
Gli algoritmi di branch prediction sono noti e pubblicati. Implementarli costa "solo" area di chip...
Gli algoritmi di branch prediction sono noti e pubblicati. Implementarli costa "solo" area di chip...
allora mi sfugge qualcosa, quello di intel ho sempre sentito dire essere nettamente migliore nonché punto di forza distintivo. è vero? se è vero e se è tutto noto non vedo cosa aspetti amd a "implementarlo", mi sembra che lo spazio occupato sia piccolo sopratutto rispetto ai grandi chip moderni con tanta cache. forse allora il branch predictor non conta così tanto?
sniperspa
01-12-2009, 00:14
allora mi sfugge qualcosa, quello di intel ho sempre sentito dire essere nettamente migliore nonché punto di forza distintivo. è vero? se è vero e se è tutto noto non vedo cosa aspetti amd a "implementarlo", mi sembra che lo spazio occupato sia piccolo sopratutto rispetto ai grandi chip moderni con tanta cache. forse allora il branch predictor non conta così tanto?
Direi invece che conta eccome...altrimenti l'efficenza della pipeline va a farsi benedire...tuttavia non penso sia così semplice implementarne uno all'altezza :boh:
allora mi sfugge qualcosa, quello di intel ho sempre sentito dire essere nettamente migliore nonché punto di forza distintivo. è vero? se è vero e se è tutto noto non vedo cosa aspetti amd a "implementarlo", mi sembra che lo spazio occupato sia piccolo sopratutto rispetto ai grandi chip moderni con tanta cache. forse allora il branch predictor non conta così tanto?
Se l'algoritmo è complicato, lo stadio di pipeline è troppo lento. Siccome il clock massimo è dato dalla velocità dello statdio della pipeline più lento, non puoi implementare algoritmi troppo complicati. ipotizzo che sia questo il motivo. Per migliorare la predizione puoi anche aumentare la grandezza delle tabelle, ma anche questo rallenta lo stadio di pipeline.
Passando a celle a 8 transistor forse anche AMD riuscirà a incrementare la velocità di tutte le memeorie (cache e registri compresi) e allora potrà permettersi tabelle più grandi e/o algoritmi più complicati senza penalizzare il clock... ;) Non è solo questione di area occupata... ;)
Per esempio Intel per far salire il Nehalem ha aumentato di un clock la latenza della cache L1 rispetto al core 2...
Passando a celle a 8 transistor forse anche AMD riuscirà a incrementare la velocità di tutte le memeorie (cache e registri compresi) e allora potrà permettersi tabelle più grandi e/o algoritmi più complicati senza penalizzare il clock... ;) Non è solo questione di area occupata... ;)
Interessante, allora si potrebbe dire che un punto di forza di intel è nella implementazione cmos delle celle/transistor? alias nella tecnologia hardware in senso stretto quindi, in ultima istanza, nelle proprie fabbriche? Hai qualche link da consigliare dove si descrivono queste cose hai accennato e le differenze intel amd e altri?
scusate se sono un po' OT e grazie bjt2
ps. speriamo allora che la nuova GlobalFoundry recuperi anche questo gap tecnico
il quadro che emerge è chiaro a mio avviso.
amd produrra cpu che a parità di core andranno un po' meno di sandy bridge.
ma
1° i chip saranno più piccoli ottenendo il secondo core con 5% in più di die
2° data la prima punterà a superare le cpu intel per n° di core proponendo cpu con 2 core in più rispetto al top della rivale(eguagliandone le prestazioni)
questo in teoria e imho
Interessante, allora si potrebbe dire che un punto di forza di intel è nella implementazione cmos delle celle/transistor? alias nella tecnologia hardware in senso stretto quindi, in ultima istanza, nelle proprie fabbriche? Hai qualche link da consigliare dove si descrivono queste cose hai accennato e le differenze intel amd e altri?
scusate se sono un po' OT e grazie bjt2
ps. speriamo allora che la nuova GlobalFoundry recuperi anche questo gap tecnico
Non è questione di tecnologia, ma di compromesso.
Le celle di memoria SRAM possono essere fatte a 6 o 8 transistor. Le celle a 6 transistor occupano meno spazio sul chip (ovviamente). Le celle a 8 transistor sono più veloci e/o possono essere alimentate a tensioni inferiori e quindi consumare di meno, sopratutto come leakage. Qui si spiega perchè INTEL l'ha usate: non avendo il SOI è stata obbligata a usare celle a 8T per ridurre la tensione di alimentazione e il leakage. Questa è più bassa anche, ovviamente, per l'high k e il metal gate...
Queste cose non ricordo dove le ho trovate in rete, ma comunque è raro trovare disamine della CPU a questo livello. Il sito che scende più in dettaglio è lostcircuits, ma non è aggiornato di frequente...
il quadro che emerge è chiaro a mio avviso.
amd produrra cpu che a parità di core andranno un po' meno di sandy bridge.
ma
1° i chip saranno più piccoli ottenendo il secondo core con 5% in più di die
2° data la prima punterà a superare le cpu intel per n° di core proponendo cpu con 2 core in più rispetto al top della rivale(eguagliandone le prestazioni)
questo in teoria e imho
Per i calcoli che ho fatto prima, a parità di clock AMD dovrebbe pareggiare in monothread con le CPU senza turbo mode e superare in multithread tutte le CPU INTEL. Se poi implementano anche il turbo mode...
Foglia Morta
04-12-2009, 00:10
http://msn.yesky.com/a/11050183.shtml
traduzione:
http://translate.google.de/translate?u=http%3A%2F%2Fmsn.yesky.com%2Fa%2F11050183.shtml&sl=zh-CN&tl=en&hl=de&ie=UTF-8
non vedo come ciò possa essere possibile, magari un altro traduttore darebbe una traduzione diversa :confused: :D
carlottoIIx6
04-12-2009, 03:25
Se leggi l'articoolo ANAND, nel campo intero, a parità di clock, buldozer sarà il 30-35% più veloce, perchè sono 4 ALU+AGU, anzichè 3 ALU+AGU. In sostanza un core buldozer può eseguire fino a 8 istruzioni intere+2 FP per ciclo di clock, contro le 5 tra FP e intere del Nehalem (e del core 2).
Inoltre con un 5% in più di area si avranno il doppio dei core, rispetto a un disegno senza CMT... Quindi con dimensioni del die paragonabili a quelle del phenom II si avranno il doppio dei thread. Contrariamente all'hyperthreading, che da al massimo un 35% in più di prestazioni, il CMT ne da l'80%...
Siccome il nehalem è proprio il 30-35% più veloce del phenom II a parità di clock, queste modifiche porteranno a un pareggio nel campo monothread e un sorpasso nel campo multithread, sempre a parità di clock. Resta da vedere il 32nm INTEL e il 32nm AMD che clock riescono a dare... Ma fino ad adesso a parità di nanometria del processo produttivo, AMD è sempre riuscita a salire di più o a dissipare di meno... ;)
intel
userà la tecnologia ad immersione introdotta da amd con i
phenom II
http://www.salvatoregallo.it/informatica/articoli/Amd%20pronta%20a%20passare%20a%2045nm.pdf
http://www.pcprofessionale.it/wp-content/uploads/2007/10/196-art-cpu.pdf
http://www.pcprofessionale.it/2008/12/12/intel-si-dedica-al-processo-produttivo-a-32-nm/
quindi la sfida sarà ad armi pari... con intel però con più esperienza e che anticiper
à i tempi!
la verà prospettiva per amd sarà l'integrazione più spinta tra gpu e cpu!
secondo me... non esistendo l'ottimizzazione perfetta del software vs hardware
l'integrazione cpu gpu spinta permettarà che ogni software trovi la sua "forma"
ideale sull'hardware... che sarà in grado di processare i calcoli paralleli spinti... medio paralleli... poco paralleli.... anche affondandoli contemporaneamente dividendo il lavoro tra le varie parti... che interagiscono con un chace comune...
se poi il sistema operativo riconosce l'hardware è compila
una parte del software secondo l'hardware
ciò farebbe in modo che le prestazioni
siano massime!
per me se la gioca su fusion!
amd arriverà prima a fondere cpu e gpu completamente => apu
apu = potenza di calcolo da ottimizzazione di software maggiore (oltre che tuttoil resto)
le gpu (chisa magari anche nelle scede video compariranno le cpu) esisteranno sempre.... perchè i giochi saranno spinti verso
un realismo estremo e questo farà aumentare l'esidenza di calcolo
magari ci saranno
cascate di apu!
:) vedremo
capitan_crasy
04-12-2009, 10:10
http://msn.yesky.com/a/11050183.shtml
traduzione:
http://translate.google.de/translate?u=http%3A%2F%2Fmsn.yesky.com%2Fa%2F11050183.shtml&sl=zh-CN&tl=en&hl=de&ie=UTF-8
non vedo come ciò possa essere possibile, magari un altro traduttore darebbe una traduzione diversa :confused: :D
Grazie per la segnalazione...
Forse chi ha scritto la notizia si è confuso tra 2010 e 2011...
Credo che, miracoli esclusi, sarà impossibile vedere in commercio Llano all'inizio del 2010...
capitan_crasy
04-12-2009, 11:13
mai dire mai Capitano :D
Lo so, ma in questo caso mi sembra improbabile...
GF sta ancora testando i 32nm e secondo la loro roadmap cominceranno ad accettare ordini solamente nella seconda parte del 2010.
La prima produzione in volumi è fissata durante o dopo il terzo trimestre 2010; con queste date è quasi impossibile che AMD esca con Llano entro l'inizio del 2010...
http://www.agner.org/optimize/blog/read.php?i=25
Software programmers may expect the compilers and software libraries to take care of all the intricacies of instruction sets for them. And the obvious way to deal with incompatible instruction sets is to make multiple branches of the code. Ideally, you would have one branch of code optimized for the latest Intel instruction set, another branch for the latest AMD instruction set, and one or more branches for older CPUs with older instruction sets. The software should detect which CPU it is running on and then choose the appropriate version of the code. This is called CPU dispatching. If the compiler can put a CPU dispatching mechanism into your code then you don't have to care about incompatible instruction sets - or do you?
The only compiler I have found that has such a feature for automatic CPU dispatching is Intel's compiler. The Intel compiler can put a CPU dispatcher into your code so that it checks which instruction set (SSE, SSE2, SSE3, etc.) is supported by the CPU and chooses a branch of code that is optimized for that instruction set - but only as long as it is running on an Intel CPU! It refuses to choose the optimal branch if the CPU doesn't have the "GenuineIntel" mark, even if the non-Intel CPU if fully compatible with the optimized code. And who would want to sell a software package that works poorly on AMD and VIA processors?
The situation is only slightly better when it comes to software libraries. Most compilers are equipped with libraries of standard functions, or you can use third party libraries. Some of the best optimized software libraries are published by Intel, but again they are optimized for Intel processors, and some of the functions work sub-optimally or not at all on non-Intel processors. AMD also publishes software libraries, and the AMD libraries work well on Intel processors, but of course the AMD libraries don't have a code branch that is optimized for instructions that are only available on Intel processors. There are many other libraries available, but they are typically less optimized and have little or no CPU dispatching. The GNU people are beginning to build a - long overdue - CPU dispatch mechanism into the GNU C library. The GNU library is open source, and of course it must support all x86 CPUs. But this work is done mostly by an Intel guy who has his natural focus on the latest Intel instruction sets and who has so far tested his improvements mainly on Intel processors. The best optimized code branches will work on AMD and VIA processors only with a few years delay when AMD and VIA have copied the Intel instruction sets into their processors. I am not aware of any AMD people contributing the GNU C library
In sintesi. I compiler c'entrano eccome sulle performance di una cpu...
http://www.agner.org/optimize/blog/read.php?i=25
Software programmers may expect the compilers and software libraries to take care of all the intricacies of instruction sets.....
Cut
In sintesi. I compiler c'entrano eccome sulle performance di una cpu...
Ecco perché su os open source un misero phen x3 da filo da torcere ad un i7....:rolleyes:
Amd non ha dei compilatori propietari?
Visto che potrebbe anche avere le cpu più potenti del mondo ma se i compilatori intel le fanno andare come dei 386 è meglio lasciare stare...
Cmq, secondo me per chi ha 2-4 core sarebbe più sensato aspettare il 32NM.. Magari passando direttamente a 6 Core
Cioè saltare il 2010 praticamente è aspettare l'Am3r2 per non rimanare di anno in anno indietro :p
Che dite?
Si sopravvive con 2 Core per un anno :p ?
Cmq, secondo me per chi ha 2-4 core sarebbe più sensato aspettare il 32NM.. Magari passando direttamente a 6 Core
Cioè saltare il 2010 praticamente è aspettare l'Am3r2 per non rimanare di anno in anno indietro :p
Che dite?
Si sopravvive con 2 Core per un anno :p ?
Io sopravvivo con un single da 1.6 ghz da 3 anni :cry:
carlottoIIx6
08-12-2009, 03:23
Ecco perché su os open source un misero phen x3 da filo da torcere ad un i7....:rolleyes:
Amd non ha dei compilatori propietari?
Visto che potrebbe anche avere le cpu più potenti del mondo ma se i compilatori intel le fanno andare come dei 386 è meglio lasciare stare...
è quel dicevo!
anche senza esagerare... per esempio via è di fatto tagliata fuoori!
era logico e lineare che fosse così!
se pensate che amd e intel hanno lo stesso numero di transistor, le operazioni che possono fare almeno sulla carta sono comparabili.
ma è qui che viene il bello del progetto fusion!
con il magior numero di transistor e le specifiche dell'apu
l'hardware potrebbe adattarsi come un guanto al
software!
inoltre se amd propone prima un nuovo standart
potrebbe avvantagiarsi su intel!!!
peccato che via sia tagliata
fuori!!!
inoltre qui dico che le apu sono avvantagiata sulle
gpgpu!
(per motivi che vi ho detto nell'altro
thread e ragioni
"di fisica"
che non vi sto a specificare
)
e posto questo commento
per dire che windows fa la aprte sua
ricordate il ritardo dei sistemi 64bit?
Commento di Il_Saggio pubblicato in data 07 dicembre 2009 alle ore 21:09
Il fatto è che quando si avranno i 22nm ATI e nvidia non staranno certo lì ancora
con l'architettura odierna (quantomeno ATI non ce l'avrà se vuole competere nel GPGPU)
per cui Intel si troverà ancora indietro (e molto).
L'architettura x86 è inefficiente. L'unica cosa che la tiene in vita è Windows. Elimina
Windows o metti che domani questo esca per altre architetture (ARM, PPC) e tutti i GFlops
che Intel si vanta di avere ora finiscono nella tazza del cesso. Fine del monopolio.
Inizio del vero sviluppo informatico dove conta chi fa più con meno.
Non c'è modo che core x86 possano tenere il passo di core fatti ad hoc per il calcolo
parallelo. Neanche la tanto pubblicizzata "facilità di programmazione perchè sono x86"
ha senso. I compilatori Intel, per quanto ottimi, hanno come target qualcosa che consuma
un sacco di corrente per fare quello che altri fanno con 1/3 della stessa. Altri possono
permettersi compilatori meno ottimizzati, ma con un HW molto più efficiente di quanto
faccia una ottimizzazione su x86, anche HW con tutti quelle parti nel micro che fanno
riordinamento e bufferizzazione della complessa decodifica usando ulteriori milioni di
transistor (e corrente).
La storia dei compilatori, nota da tempo, credo sia molto importante ma c'è qualcosa che non mi torna. Se fosse così importante perché AMD non ha mai fatto un suo compilatore? Perché in pubblico non ha mai denunciato che la differenza fra le sue cpu e quelle intel è per la maggior parte dovuta al compilatore Intel (che è il più usato)?
greeneye
08-12-2009, 10:49
Lo ha fatto: uno dei capi di accusa nel processo contro intel è l'ottimizzazione fantasiosa dei suoi compilatori.
Non mi ricordo il programma (mi pare povray) dove bastava rinominare una dll (facendogli caricare la stessa che usava con i processori intel che i phenom volavano (....andavano meglio....)
carlottoIIx6
08-12-2009, 18:53
La storia dei compilatori, nota da tempo, credo sia molto importante ma c'è qualcosa che non mi torna. Se fosse così importante perché AMD non ha mai fatto un suo compilatore? Perché in pubblico non ha mai denunciato che la differenza fra le sue cpu e quelle intel è per la maggior parte dovuta al compilatore Intel (che è il più usato)?
se ti leggi l'articolo indicato da pihippo
http://www.agner.org/optimize/blog/read.php?i=25
ti rendi conto che è più che il compilatore
ma
anche
una lotta ad imporre un standart
cosi mi sembra di aver capito...
chi riesce ad imporre uno standart (ai progammatori) infine ha i programmi più ottimizzati...
poi c'è anche la compilazione che agiunge!
amd ha vinto solo ocn le istruzioni a 64bit
ed è stato il periodo in cui intel era in crisi!
per me un solo standard appiattirebbe le cose
per me dovrebbero mettere i programmotori in grado di scrivere indipendentemente dai vari standard
e permettere ai compilatori di compilare scegliendo le librerie
ecc
in funzione
dell'hardware
così amd, intel, via
nvidia con le gpgpu
possono farsi le loro istruzioni
e il compilatore
ottimizzare per hardware!
spero di non essere troppo fantasiosi, anche se a occhio e croce si può fare.
PS mi scuso, perchè cmq
scrivo
in fretta, per gli errori :)
perdonate la mia svogliatezza nel leggere questo manoscritto
ma ho una domanda da fare:
qua si parla dell architettura bulldozer per il 2011
quindi per tutto il 2010 non ci sara' alcuna cpu superiore al 965???
parlo in ambito desktop
capitan_crasy
09-12-2009, 13:26
perdonate la mia svogliatezza nel leggere questo manoscritto
ma ho una domanda da fare:
qua si parla dell architettura bulldozer per il 2011
quindi per tutto il 2010 non ci sara' alcuna cpu superiore al 965???
parlo in ambito desktop
Ci sarà sicuramente il core "Thuban" CPU AMD 6 core desktop e forse il 975 @ 3.60Ghz...
carlottoIIx6
09-12-2009, 13:30
pechè fare una cosa del genere ? comporterebbe un lavoro allucinante per i programmatori. Nessuno è così pazzo da sacrificarsi per uan fetta di mercato così minuscola come VIA e AMD. ovvio che quando un programmatore fa un applicativo usa sempre le istruzioni e il compilator intel che rappresenta la fetta più grande in assoluto.
nella mia idea il programmatore scrive in un linguaggio
indipendente che vle per tutti
mentre le librerie e la compilazione dipendono dall'hardware!
il vantaggio è per l'utente
aumentanto la competizione abbiamo più prestazioni a meno prezzo
e per il programmatore che
a questo punto deeve pensare solo al programma
intel non è un monopolio, ma vorrebbe esserlo!
poi non esiste solo
windows!
intel voleva di fatto "eliminare" le gpu
con il terribile progetto della gpu-x86!
in pratica voleva determinare lo standard delle gpu
quindi fine della concorrenza!
nvidia morta... amd no ma...
edit: per avere concorrenza deve esserci un quadro su cui ogni produttore può intervenire. il programmatore non vede essere chiamato in causa, ma deve avere la strda spianata, poichè i cambiamenti devono essere a monte.
sti x86, sono una minaccia!
amd dice sulla mancata produzione
di larrabee
(la gpu =tanti cpux86)
"Fin dall'inizio, abbiamo visto Larrabee come un'ulteriore conferma dell'importanza del visual computing. Continuiamo a dire che la GPU è essenziale per l'esperienza con il computer, di oggi e di domani. AMD è leader nella tecnologia GPU per la grafica 3D, il video e il calcolo", ha dichiarato Dave Erskine, Graphics Public Relations di AMD.
"Quando si ha solamente la CPU o la GPU, un'azienda è costretta a far ricorso alle proprie capacità per rispondere alle necessità dell'industria. AMD è l'unica azienda con diverse proprietà intellettuali su GPU e CPU. In risposta alla direzione presa dell'industria, stiamo mettendo insieme la CPU e la GPU nel progetto Fusion".
le apu amd sono la
a mio modesto avviso
di non esperto del campo
l'unica vera apertura a un monopolio che è un deserto
di idee
una specie di matrix, che ci fa contenti ma usa le nostre energie!
E' sempre lo stesso funboy intel...lascialo perdere.....
Ci sarà sicuramente il core "Thuban" CPU AMD 6 core desktop e forse il 975 @ 3.60Ghz...
dando un rapido sguardo in rete thuban dovrebbe arrivare sugli scaffali nel terzo trimestre del 2010
molto in ritardo rispetto al core i9 che dovrebbe debuttare verso febbraio
insomma anche a questo giro amd è abbastanza indietro
gia il 965 rispetto ai core i7 soffre visibilmente.
non va bene!!, intel per inizio anno continuera a fare da padre padrone
dettando legge nel mercato
capitan_crasy
09-12-2009, 14:50
dando un rapido sguardo in rete thuban dovrebbe arrivare sugli scaffali nel terzo trimestre del 2010
Thuban sarà presentato nel secondo trimestre 2010 (si parla di aprile) con la piattaforma LEO
molto in ritardo rispetto al core i9 che dovrebbe debuttare verso febbraio
Thuban dovrebbe costare MOLTO meno dei Nehalem 6 core...
insomma anche a questo giro amd è abbastanza indietro
gia il 965 rispetto ai core i7 soffre visibilmente.
non è una novita...
non va bene!!, intel per inizio anno continuera a fare da padre padrone
dettando legge nel mercato
Nel mercato conta molto il prezzo finale della CPU e attualmente i K10 hanno un buon prezzo che si abbasserà ancora nel corso del 2010...
carlottoIIx6
09-12-2009, 15:41
insomma anche a questo giro amd è abbastanza indietro
gia il 965 rispetto ai core i7 soffre visibilmente.
non va bene!!, intel per inizio anno continuera a fare da padre padrone
dettando legge nel mercato
hmm se i phenom arrivano a 4GHz competono cin gli i7 in prestazioni su software che penalizza amd!
vedi guru3d recensione su 965
l'importante e che il tdp rimanga
uguale!
man mano che la frequanza aumenta il prezz resta uguale
e quindi più competitivi
965 e i5 se la giocano...
mentre gli i7 sono per chi vuole il top ed
è disposto a pagarlo... troppo direi!
penso che la grossa fetta del mercato se la giocano i5 e
phenom II!
se solo fosse confermata la mia supposizione, che amd stia vendendo i proci... peggiori e stia ammucchiando
i 975
e magari gli
985...
una notizia del genere sarebbe data solo all'ultimo momento per non interferire con le vendite del 965
carlottoIIx6
10-12-2009, 16:36
http://www.appuntidigitali.it/5393/la-guerra-dellisa-x86-limpatto-su-decoder-compilatori-e-implicazioni-varie/
http://www.chip-architect.com/news/2003_09_21_Detailed_Architecture_of_AMDs_64bit_Core.html#4
"
Infine sull’argomento supporto la situazione è effettivamente quella descritta: a conti fatti soltanto Intel viene supportata, perché ha in mano la maggioranza del mercato ed è l’unica che produce compilatori di qualità (ma supporta anche il GCC) che, per ovvie ragioni, funzionano bene o esclusivamente sui suoi prodotti. I concorrenti non hanno sufficiente know-how o risorse da dedicare allo scopo, e ciò inevitabilmente gli si ritorce contro.
"
"
Secondo l’autore dell’articolo buona parte dei problemi esposti finora si risolverebbero se l’evoluzione dell’architettura fosse affidata a un collegio di aziende anziché all’arbitrarietà delle singole. Questo è in parte vero, perché eviterebbe sicuramente che ognuno reinventi la ruota (cioè istruzioni & opcode diversi per fare esattamente la stessa cosa) e costringa poi gli altri a supportarla, ma non sarebbe la soluzione definitiva, e questo per due motivi.
"
"
In definitiva il problema dei code path diversi continuerebbe comunque a esistere sia per le inevitabili estensioni (il mercato si evolve, e le ISA pure perché devono soddisfarne le esigenze) sia per le diverse implementazioni (tanto più se confrontiamo un Core Duo 2 con un Atom: le differenze sono abissali), ed è bene che i programmatori ne prendano atto…
"
il problema dell'ottimizzazione c'è addirittura all'interno della stessa casa per differenti architetture...
il decoder è comunque una piccola parte del chip... vedi secondo link citato...
qual è il problema? che intel viene supportata... non nelle differenze
prestazionali
dei chip!
Gcc (quindi linux) anche viene supportato... qui quindi emerge un quadro diverso!
ma mi sembra che Gcc non ottimizza per processore
quindi risalta di più
l'architettura
The Incredible
10-12-2009, 16:39
su toms parlano dei 975...
capitan_crasy
10-12-2009, 16:51
su toms parlano dei 975...
Notizia OT...
Questo thread è dedicato alle CPU AMD a 32nm...;)
Comunque sia la notizia è di FUDZILLA che a sua volta la presa da altre fonti...
capitan_crasy
15-12-2009, 22:38
AMd pubblica i primi documenti tecnici sull' istruzioni a 128/256Bit.
Clicca qui... (http://support.amd.com/us/Processor_TechDocs/43479.pdf)
La parola agli esperti...
spero athlon spermegapowerultra
capitan_crasy
16-12-2009, 12:01
E via al toto-nome :asd:
Quale sarà il nome commerciale desktop di Bulldozer?
Scorpion? :asd:
Neon? :eek:
Python? :Perfido:
Cthulhu? :sofico:
:eek: Ugh Zan III:eek:
http://www.pctunerup.com/up/results/_200912/20091216120105_AMDcoreUgh-ZanIII.jpg
:D
Skroton 3.74 ⅜ :sofico: :sofico: :D :D :asd: :asd:
jrambo92
16-12-2009, 12:58
Phenom III? :stordita:
quoto, sarebbe più logico imho :)
Athlon 64 3000+
16-12-2009, 13:09
Sicuramente gli daranno un nome differente visto che sarà una architettura nuova rispetto al K10.
Mi sembra oppure Buldozzer sarà a livello architetturale molto diverso dal K10?
Oppure non avrà niente in comune con i Phenom II attuali?
capitan_crasy
16-12-2009, 14:01
Sicuramente gli daranno un nome differente visto che sarà una architettura nuova rispetto al K10.
Mi sembra oppure Buldozzer sarà a livello architetturale molto diverso dal K10?
Oppure non avrà niente in comune con i Phenom II attuali?
Architettura nuova di zecca...
jrambo92
16-12-2009, 14:05
Architettura nuova di zecca...
Ottimo... http://img35.imageshack.us/img35/3043/emoticonvillagesorriso2.gif
Quindi Phenom III sarebbe ancora più azzeccato di Phenom II FX :D :D
quoto, sarebbe più logico imho :)
il phenom è precepito come processore poco prestazionale.
amd infatti non ha continuato a chimarli athlon, nome che ci starebbe tutto su ste nuove cpu
athlon 128 x4
papafoxtrot
16-12-2009, 14:41
AMd pubblica i primi documenti tecnici sull' istruzioni a 128/256Bit.
Clicca qui... (http://support.amd.com/us/Processor_TechDocs/43479.pdf)
La parola agli esperti...
Secondo voi è possibile che già bulldozer sia a 128bit?
Microsoft parla di supporto ai 128bit già con windows 9 e forse forse con l'8...
Per il nome... io credo amd cambierà sia athlon che phenom...
Secondo voi è possibile che già bulldozer sia a 128bit?
Microsoft parla di supporto ai 128bit già con windows 9 e forse forse con l'8...
Per il nome... io credo amd cambierà sia athlon che phenom...
sono solo m*****ate sparate da chissà chi nel web.
windows 8 sarà al 100% a 64 bit e basta e forse anche
windows 9 sarà al 100% a 64 bit essendo una evoluzione di w8,
come windows 7 è una evoluzione di windows vista.
Ma se l'intera panorama è ancora a 32 bit e solo ora si inizia a migrare ai 64 , come potranno mai supportare i 128 tra soli 2 anni e qualcosa??
è solo fuffa , la stassa microsoft ha poi smentito ufficialmente i 128 bit.
servono anni di test oltre che di sviluppo x i128 bit , cambierebbe interamente un modo di pensare..
dato che lo stesso windows 8 sarà una evoluzione di windows 7 e sarà solo a 64 bit , finchè poi tutto il panorama software passi ai 64 bit , ci vogliono almeno altri 2 anni abbondanti.
Ergo i 128 bit sono solo una bufala x i prossimi 3 anni , se ne parla a partire dal 2013-2014 in poi.
fidatevi!
Logicamente è lecito pensare che sarà cosi.
mancano proci a 128 bit , su cosa testano windows 8 già ora in sviluppo se non esiste hardware x86 a 128 bit??
:read:
papafoxtrot
17-12-2009, 00:50
:D
Ne sono abbastanza convinto che sia così, e aggiungo una motivazione...
Il passaggio ai 64bit è stato necessario per ampliare l'indirizzamento, in particolare per la memoria... La solita questione per cui 2^32 fa 4GB per cui più di 4GB di ram non si poteva allocare, dovendo poi togliere i vari indirizzi per periferiche, espansione, cache, buffer e quant'altro.
2^64 fanno circa 16 mila petabyte di indirizzi... Direi che ne abbiamo abbastanza, no??
Se il processore è a 32bit, non è detto che debba esserlo l'indirizzamento di memoria.
Per esempio l'8086, processore a 16bit, aveva un bus di memoria a 20 bit (fino a 1MB di ram).
Allo stesso modo i processori attuali non hanno 64 bit di indirizzamento ma meno: per esempio un Athlon 64 ha 40 bit, che consente fino a 1TB di memoria indirizzata (cosa che se non sbaglio vale anche per Phenom e i5/i7, mentre i core 2 indirizzano fino a 64GB con un bus di 36 bit).
In ogni caso concordo, con 64 bit di indirizzamento possiamo campare ancora a lungo.
papafoxtrot
17-12-2009, 13:16
Ti ringrazio per le informazioni! Questo non lo sapevo! Però un processore a 64bit non può avere indirizzamento di memoria a più di 64bit, vero?
carlottoIIx6
17-12-2009, 18:44
http://translate.googleusercontent.com/translate_c?hl=it&sl=en&u=http://en.wikipedia.org/wiki/FMA4_instruction_set&prev=/search%3Fq%3DXOP%2Band%2BFMA4%2BInstructions%26hl%3Dit%26client%3Dfirefox-a%26rls%3Dorg.mozilla:it:official%26hs%3DQC0&rurl=translate.google.it&usg=ALkJrhj1717g5EPSbXq6sEz6VAVoj5sU7Q
http://translate.google.it/translate?hl=it&sl=en&u=http://en.wikipedia.org/wiki/XOP_instruction_set&ei=WW0qS4i1GND__AbfnsyPCQ&sa=X&oi=translate&ct=result&resnum=1&ved=0CAsQ7gEwAA&prev=/search%3Fq%3DXOP%2Band%2BFMA4%2BInstructions%26hl%3Dit%26client%3Dfirefox-a%26rls%3Dorg.mozilla:it:official%26hs%3DQC0
quel che ho capito
è che così si possono fare operazioni 64 bit contemporaneamente!
nei due linck si cita buldozzer
Foglia Morta
17-12-2009, 21:06
http://www.xbitlabs.com/news/cpu/display/20091217115203_AMD_to_Start_Production_of_First_Bulldozer_Processors_in_1H_2011_Sources.html
AMD to Start Production of First Bulldozer Processors in 1H 2011 – Sources.
AMD Opteron “Interlagos” to Enter Production in the First Half of 2011
Advanced Micro Devices will initiate production of its first-processor based on Bulldozer micro-architecture in the first half of 2011, a source familiar with the plans of the world’s second largest supplier of microprocessors has revealed. Potentially, this may mean that the long-awaited micro-architecture from AMD will be available earlier than expected.
According to a source familiar with AMD’s server plans, the chipmaker plans to commence mass production of certain versions of its code-named Interlagos microprocessors with 12 or 16 cores already in the first half of 2011. Other versions of the chips, e.g. with reduced power consumption or increased performance, will still be produced in the second half of the year.
While generally AMD formally unveils microprocessors when it begins mass production or revenue shipments of its chips. However, it is not set on stone that initiation of mass production means formal announcement. From the current point of view the information means that AMD has equal chances of launching its sixteen-core or twelve-core AMD Opteron “Interlagos” processors either in the first half of the year or in the second half of the year.
AMD Opteron 6000 “Interlagos” will be compatible with AMD’s Maranello server platform with G34 (1944-pin) sockets. It is expected that Interlagos features two code-named 32nm SOI Valencia chips with six or eight cores on the same piece of substrate.
Based on the information provided by AMD during its annual Analyst Day in November, the first Bulldozer chip code-named Zambezi (which belongs to Orochi family of desktop chips, according to the firm) will feature eight x86 processing engines with multithreading technology, two 128-bit FMAC floating point units, shared L2 cache, shared L3 cache as well as integrated memory controller. AMD also states that the new CPU will feature “extensive new power management innovations”. Based on the diagram that AMD demonstrated, the company intends to dramatically improve multithreading performance of its CPUs: two INT schedulers, an FP scheduler and separate data caches for each of four cores should do the job very well.
AMD did not comment on the news-story.
capitan_crasy
17-12-2009, 23:59
http://www.xbitlabs.com/news/cpu/display/20091217115203_AMD_to_Start_Production_of_First_Bulldozer_Processors_in_1H_2011_Sources.html
AMD to Start Production of First Bulldozer Processors in 1H 2011 – Sources.
AMD Opteron “Interlagos” to Enter Production in the First Half of 2011
Advanced Micro Devices will initiate production of its first-processor based on Bulldozer micro-architecture in the first half of 2011, a source familiar with the plans of the world’s second largest supplier of microprocessors has revealed. Potentially, this may mean that the long-awaited micro-architecture from AMD will be available earlier than expected.
According to a source familiar with AMD’s server plans, the chipmaker plans to commence mass production of certain versions of its code-named Interlagos microprocessors with 12 or 16 cores already in the first half of 2011. Other versions of the chips, e.g. with reduced power consumption or increased performance, will still be produced in the second half of the year.
While generally AMD formally unveils microprocessors when it begins mass production or revenue shipments of its chips. However, it is not set on stone that initiation of mass production means formal announcement. From the current point of view the information means that AMD has equal chances of launching its sixteen-core or twelve-core AMD Opteron “Interlagos” processors either in the first half of the year or in the second half of the year.
AMD Opteron 6000 “Interlagos” will be compatible with AMD’s Maranello server platform with G34 (1944-pin) sockets. It is expected that Interlagos features two code-named 32nm SOI Valencia chips with six or eight cores on the same piece of substrate.
Based on the information provided by AMD during its annual Analyst Day in November, the first Bulldozer chip code-named Zambezi (which belongs to Orochi family of desktop chips, according to the firm) will feature eight x86 processing engines with multithreading technology, two 128-bit FMAC floating point units, shared L2 cache, shared L3 cache as well as integrated memory controller. AMD also states that the new CPU will feature “extensive new power management innovations”. Based on the diagram that AMD demonstrated, the company intends to dramatically improve multithreading performance of its CPUs: two INT schedulers, an FP scheduler and separate data caches for each of four cores should do the job very well.
AMD did not comment on the news-story.
Grazie per la segnalazione...;)
capitan_crasy
18-12-2009, 22:57
Notizia di Hwupgrade del 18.12.2009
Il primo processore AMD ad essere basato su architettura Bulldozer potrebbe essere prodotto già entro la prima metà del 2011, secondo quanto riportato dal sito Xbitlabs (http://www.xbitlabs.com/news/cpu/display/20091217115203_AMD_to_Start_Production_of_First_Bulldozer_Processors_in_1H_2011_Sources.html) che cita una fonte anonima ma ritenuta essere al corrente dei piani dell'azienda.
Secondo la fonte sarà il chip conosciuto con il nome in codice di "Interlagos" la prima soluzione realizzata su architettura Bulldozer. Il nome del celebre circuito automobilistico brasiliano sta ad indicare una soluzione destinata al mercato server, il cui nome commerciale sarà AMD Opteron 6000.
Questi processori saranno caratterizzati da 12 o 16 core di elaborazione, grazie alla produzione SOI a 32 nanometri che prevede l'affiancamento di due die "Valencia" a 6 o 8 core su un unico substrato. I processori AMD Opteron 6000 "Interlagos" saranno impiegati sulla piattaforma server "Maranello", caratterizzata dalla presenza dei nuovi socket G34 a 1944-pin.
Nel corso dell'Analyst Day dello scorso mese di Novembre AMD ha avuto modo di illustrare alcune caratteristiche della nuova architettura Bulldozer. Le riassumiamo brevemente, riproponendone il diagramma logico e rimandando all'articolo dedicato (http://www.hwupgrade.it/articoli/cpu/2323/il-futuro-di-amd-tra-roadmap-e-fusion_index.html) per ulteriori approfondimenti.
L'architettura Bulldozer prevede la presenza di due unità a virgola mobile FMAC a 128-bit gestite da un singolo Floating Point Scheduler che si affianca ad altri due scheduler per gli interi. Presente, ovviamente, il memory controller integrato mentre la gerarchia della cache prevede cache di secondo e terzo livello condivisa tra i core, e cache L1 per i dati separata per ciascuno dei core.
Bulldozer verrà impiegata anche per la realizzazione di CPU destinate all'ambito desktop: in questo caso la prima soluzione a vedere la luce sarà il processore "Zambezi" a quattro o otto core che verrà impiegato sulle piattaforme "Scorpius" destinate al segmento cosiddetto Enthusiast. Anche per questo processore si prevede il debutto nel corso del 2011, ma non sono al momento note informazioni o anche solo indiscrezioni riguardanti l'avvio della produzione in volumi.
Per il mese di Marzo 2010 è invece atteso il debutto delle prime soluzioni Opteron della serie 6000, basate per l'appunto su piattaforme con socket G34 a 1944-pin. Queste cpu, con architettura a 8 e a 12 core a seconda delle versioni, verranno proposte con valori di TDP pari a 85 Watt, 115 Watt oppure 140 Watt a seconda della serie, livelli leggermente più elevati rispetto a quelli delle soluzioni attualmente presenti sul mercato giustficati sia dal cambio di piattaforma sia dall'elevato numero di core che sono stati integrati.
Clicca qui... (http://www.hwupgrade.it/news/cpu/amd-bulldozer-la-produzione-in-volumi-per-la-prima-meta-2011_31108.html)
Alberello69
19-12-2009, 00:27
Molto bello l'articolo, ma potreste chiarirmi un paio di cose?
Prima leggo:
"Tra le novità più importanti: Bulldozer sarà compatibile esclusivamente con un nuovo tipo di socket, sarà caratterizzato da pipeline più lunghe rispetto a quelle di Barcelona e Shanghai e supporterà le memorie DDR3, Il nuovo core, in virtù dell'adozione di un nuovo socket, non permetterà la retrocompatibilità con le infrastrutture esistenti attualmente. Il passaggio ad un nuovo socket è dettato dalla necessità di utilizzare la nuova versione dell'architettura Direct Connect e Hyper Transport 3."
e poi sotto invece:
""Scorpius" sarà il nome della piattaforma la quale ospiterà le nuove CPU basate sull'architettura Bulldozer.
Secondo la roadmap, AMD avrebbe sostituito il nome del core da "Orochi" a "Zambezi" (); le CPU avranno da 4/8 core e sembra proprio che tali CPU utilizzeranno, ancora una volta, il socket AM3."
AM3 o no? :confused:
grazie.
AM3 o no? :confused:
Piacerebbe anche a me saperlo, mi piacerebbe poter sostituire i componenti uno alla volta, come ai tempi del socket A e non essere costretto a cambiare cpu, mobo e ram tutto in una volta.
Secondo le notizie circolate, si parlava di AM3r2, ora di AM3, ma temo bisognerà aspettare un po' prima di avere notizie certe. Sarei anche curioso di sapere, nel caso Bulldozer in versione desktop non fosse compatibile con le attuali mobo AM3 se almneo le attuali CPU AM3 saranno compatibili con le future mobo per Bulldozer.
capitan_crasy
19-12-2009, 12:17
Molto bello l'articolo, ma potreste chiarirmi un paio di cose?
Prima leggo:
"Tra le novità più importanti: Bulldozer sarà compatibile esclusivamente con un nuovo tipo di socket, sarà caratterizzato da pipeline più lunghe rispetto a quelle di Barcelona e Shanghai e supporterà le memorie DDR3, Il nuovo core, in virtù dell'adozione di un nuovo socket, non permetterà la retrocompatibilità con le infrastrutture esistenti attualmente. Il passaggio ad un nuovo socket è dettato dalla necessità di utilizzare la nuova versione dell'architettura Direct Connect e Hyper Transport 3."
e poi sotto invece:
""Scorpius" sarà il nome della piattaforma la quale ospiterà le nuove CPU basate sull'architettura Bulldozer.
Secondo la roadmap, AMD avrebbe sostituito il nome del core da "Orochi" a "Zambezi" (); le CPU avranno da 4/8 core e sembra proprio che tali CPU utilizzeranno, ancora una volta, il socket AM3."
AM3 o no? :confused:
grazie.
Errore mio, chiedo scusa...
Corretta la prima pagina:
Nuova architettura CPU di AMD, la quale andrà a sostituire l'attuale Tecnologia "Hammer" dove si basano gli attuali K8/K9/K10.
Bulldozer sarà infatti progettato completamente da zero, a differenza di quanto avvenuto con Barcelona e Shanghai che rappresentano evoluzioni dell'architettura K8. Bulldozer verrà utilizzato per processori destinati agli ambiti notebook, desktop e server.
Tra le novità più importanti Bulldozer sarà caratterizzato da pipeline più lunghe rispetto a quelle dei K10 a 45nm, supporterà unicamente le memorie DDR3 e nuove versioni dell'architettura Direct Connect e HyperTransport.
Il nuovo core, in virtù dell'adozione del socket AM3 di seconda generazione per le piattaforme Desktop e il socket C32/G34 (uscita prevista prima parte del 2010) per le piattaforme Server/Workstation permetterà la retrocompatibilità con le infrastrutture attualmente esistenti sul mercato grazie ad un aggiornamento BIOS della scheda mamma.
Bulldozer porterà inoltre con sé un nuovo set di istruzioni x86 che saranno esplicitamente indirizzate agli impieghi HPC e alla computazione di contenuti multimediali.
Le prime CPU con architettura Bulldozer saranno i core "Interlagos" 32nm da 12/16 core e il core "Valencia" 32nm da 6/8 core per il mercato Server/Workstation; la presentazione è prevista entro il 2011.
X-Wanderer
19-12-2009, 13:07
quindi, scusa la domanda cretina capitano, ma questo AM3 di seconda generazione che socket sarebbe? :confused: l'AM3r2?
capitan_crasy
19-12-2009, 13:19
quindi, scusa la domanda cretina capitano, ma questo AM3 di seconda generazione che socket sarebbe? :confused: l'AM3r2?
Mancano informazioni sulle caratteristiche...
Se però viene chiamato socket AM3 la retrocompatibilità è quasi sicura...
Il socket AM3 per Bulldozer dovrebbe rappresentare l'esempio tra il sochet AM2+ e il socket AM2, cioè compatibilità meccanica con qualche limitazione nelle nuove caratteristiche...
Mancano informazioni sulle caratteristiche...
Se però viene chiamato socket AM3 la retrocompatibilità è quasi sicura...
Il socket AM3 per Bulldozer dovrebbe rappresentare l'esempio tra il sochet AM2+ e il socket AM2, cioè compatibilità meccanica con qualche limitazione nelle nuove caratteristiche...
Cavolo si che sarebbe ottimo :) Certo poi ovviamente tutto dipenderà dai produttori delle schede madri a rilasciare i nuovi bios!
E sembra quasi certo che il primo chipset che avrà la compatibilità futura verso bulldozer possa essere 880FX...
Quindi con i chipset serie 7xx non si potrà montare giusto?
Athlon 64 3000+
19-12-2009, 15:38
I chipset AMD 8 series poi con l'arrivo del buldozzer usciranno anche con l'SB900 aggiungendo il supporto all'USB 3.0 un po' come è stato per l'SB750 con i chipset AMD 7 series.
<<hacker>>
19-12-2009, 15:49
ma il 3d dell'esacore desktop di amd esiste gia?
capitan_crasy
19-12-2009, 16:05
ma il 3d dell'esacore desktop di amd esiste gia?
Il thread ufficiale del K10 basta e avanza...
paolo.oliva2
20-12-2009, 13:53
eccomi
paolo.oliva2
20-12-2009, 16:16
Io sto aspettando (FINALMENTE) questo esa.
Mi sbilancio a fare previsioni.
Secondo me, perché sia appetibile commercialmente, l'esa dovrebbe garantire un clock stock il più vicino possibile ai quad, con il bonus di potenza del multicore.
Però, a fronte di questo, vorrei fare 2 considerazioni:
La prima è che il die dovrebbe aumentare di un solo 25% circa, a fronte di un IPC del 50% superiore (rispetto al quad) circa.
Va da se che, valutando il rapporto performances/potenza, il prezzo dell'esa potrebbe costare il 50% in più di un quad, però con un 25% in più di guadagno da parte di AMD, quindi ci potrebbero essere delle belle sorprese in ambito di prezzi.
Per il mio punto di vista, si dovrà valutare a che clock massimo sarà il clock commerciale dell'esa rispetto al quad.
Probabilmente anche l'esa avrà un TDP di 125W (max 140), quindi più AMD salirà di clock con lo stesso TDP, più sarà probabile che l'esa abbia lo stesso TDP di un quad in OC.
Bisogna anche valutare che già di per sé il C3 è ottimo in consumi, un D0 o D1 può solo essere migliore.
Forse, ad aria, qualche 200-300MHz si potrebbero perdere, in OC, rispetto al quad, ma sicuramente almeno con il liquido non credo sia improbabile avere un esacore a 4GHz.
Storicamente almeno possiamo sperare, perché il quad ha sempre avuto un clock maggiore o al limite uguale dei proci con un minor numero di core.
Se poi il D1 o D0 permetterà un guadagno come dal C2 al C3, beh, le cose potrebbero essere anche più felici.
Non saremmo nemmeno tanto distanti da quell'esacore a 4GHz ad aria di 2 anni fa....
capitan_crasy
20-12-2009, 17:59
Occhio paolo...
Questo thread è dedicato SOLO alle CPU AMD a 32/40nm...
Thuban è ancora una CPU a 45nm...;)
genesi86
22-12-2009, 20:09
Quindi con i chipset serie 7xx non si potrà montare giusto?
Scusami ma non riesco a capire. Se Bulldozer sarà montato su socket AM3r2 dovrebbe andare sulle attuali modo AM3. Però non ho capito se le mobo am3 con SB 7** saranno compatibili con bulldozer.
capitan_crasy
22-12-2009, 21:15
Scusami ma non riesco a capire. Se Bulldozer sarà montato su socket AM3r2 dovrebbe andare sulle attuali modo AM3. Però non ho capito se le mobo am3 con SB 7** saranno compatibili con bulldozer.
Il problema non saranno i chipset serie 700 ma le politiche dei produttori di schede mamme...
Come abbiamo già visto con il K10 le scelte di non distribuire i BIOS per la compatibilità delle nuove CPU sono state fin troppo alte...
Comunque sia AMD non ha ancora specificato le caratteristiche del socket che utilizzerà Bulldozer, quindi dobbiamo aspettare informazioni più dettagliate...
capitan_crasy
22-12-2009, 21:42
se sulla am3 funzionerebbe, sarebbe azzoppato ?
perchè dicono che il socket vero si chiama AM3r2
Lo ripeto...
AMD non ha rilasciato le caratteristiche del socket che utilizzerà Bulldozer...
Sulla Roadmap viene indicata il socket AM3, quindi al 90% sarà meccanicamente compatibile con quelli attuali...
questa roadmap è ancora valida?
http://www.pctunerup.com/up/results/_200912/20091230142137_gfroadmap.jpg
Snake156
31-12-2009, 10:13
Sì
speriamo bene
Foglia Morta
14-01-2010, 10:27
Non so se sia una novità: http://www.pcper.com/comments.php?nid=8255
GF is also keeping tight lipped about their 32 nm SOI/HKMG product, which is going to be the basis for AMD’s Fusion products (Phenom II + HD 5000 level graphics on one die), and perhaps more importantly, the upcoming Bulldozer and Bobcat cores. AMD is set to sample working Bulldozer silicon to select partners in the first half of this year, and there are those hinting that working silicon has been in AMD’s labs for some weeks now. It typically takes around a year from first working silicon to volume production of a CPU, and that is if everything goes fairly smoothly. If AMD is slightly above the curve, then we can expect the first Bulldozer chips to leak out to consumers around November, 2010
capitan_crasy
14-01-2010, 11:07
http://www.pcper.com/comments.php?nid=8255
Grazie per la segnalazione...
Secondo il sito PC Prospective AMD potrebbe consegnare i primi sample delle CPU a 32nm SOI (Bulldozer e APU Fusion) entro il primo trimestre 2010.
Se tutto andrà bene ci sarà la possibilità di vedere qualcosa di concreto entro il mese di novembre 2010.
Ricordo comunque che le CPU con architettura Bulldozer e le nuove APU con tecnologia Fusion sono attese per il 2011...
Athlon 64 3000+
19-01-2010, 15:30
Volevo fare una considerazione riguardo il possibile IPC del Buldozer.
Quello che voglio dire che per me un 35% in più di IPC rispetto al K10 in ambito multicore non basta perchè pareggierebbe il Nehalem nei benchmark e gia questo sarebbe un fallimento.
Il Buldozzer per essere veramente competitivo in ambito multicore deve e dico deve avere un IPC ben superiore anche all'attuale Nehalem e quindi anche un 50% in più del K10 perchè la cpu con cui si scontrerà sarà Sandy Bridge.
Dico questo perchè Sandy Bridge sarà una nuova architettura e rispetto al Nehalem avrà un aumento di IPC e scommetto di almeno il 20% rispetto a Nehalem e quindi il Buldozzer dovrà essere parecchio cazzuto per competere ad armi pari con Intel.
Athlon 64 3000+
19-01-2010, 15:51
C'è uno specifico dipendente di AMD a cui penso che ha detto numerose volte +60%.
se fosse veramente il 60% sarebbe veramente clamoroso e risulterebbe una cpu che nella versione a 8 core sarebbe devastante.:)
capitan_crasy
19-01-2010, 16:25
Volevo fare una considerazione riguardo il possibile IPC del Buldozer.
Quello che voglio dire che per me un 35% in più di IPC rispetto al K10 in ambito multicore non basta perchè pareggierebbe il Nehalem nei benchmark e gia questo sarebbe un fallimento.
Il Buldozzer per essere veramente competitivo in ambito multicore deve e dico deve avere un IPC ben superiore anche all'attuale Nehalem e quindi anche un 50% in più del K10 perchè la cpu con cui si scontrerà sarà Sandy Bridge.
Dico questo perchè Sandy Bridge sarà una nuova architettura e rispetto al Nehalem avrà un aumento di IPC e scommetto di almeno il 20% rispetto a Nehalem e quindi il Buldozzer dovrà essere parecchio cazzuto per competere ad armi pari con Intel.
Secondo me è troppo presto per stabilire IPC delle due architetture...
Sia Bulldozer, sia Sandy bridge hanno ancora un annetto buono di sviluppo. Personalmente sono curioso di sapere quanto un K10 a 32nm guadagni in prestazioni sull'attuale K10 45nm...
C'è uno specifico dipendente di AMD a cui penso che ha detto numerose volte +60%.
Si ma il 60% di cosa???:D
Mi fanno sempre paura queste uscite così allegre di alcuni dipendenti...
capitan_crasy
19-01-2010, 16:51
In ambito server, quindi multithreaded, per rispondere alla domanda dell'Athlone prima di te :)
Ok, ma dire che una nuova CPU possa avere il 60% di prestazioni (?) in più sulla generazione precedente ( almeno spero che questo sia il lato di paragone pur mancando frequenza, numero di core, consumi ect) senza uno straccio di parametri è come dire che una cometa va più veloce di un meteorite; affascinante ma non dimostrabile a livello pratico
Inoltre quel dipendente AMD per me poteva essere anche un addetto alle pulizie...:sofico:
Alberello69
19-01-2010, 18:41
Ok, ma dire che una nuova CPU possa avere il 60% di prestazioni (?) in più sulla generazione precedente ( almeno spero che questo sia il lato di paragone pur mancando frequenza, numero di core, consumi ect) senza uno straccio di parametri è come dire che una cometa va più veloce di un meteorite; affascinante ma non dimostrabile a livello pratico
Inoltre quel dipendente AMD per me poteva essere anche un addetto alle pulizie...:sofico:
Questi tread nascono proprio dalla necessitá di "speculare" su voci piú o meno attendibili, quindi nessuno deve dimostrare che questo dato (60%) sia vero, semmai é da dimostrare l'attendibilitá della "fonte".
Se dovessimo parlare solo avendo dati certi che gusto ci sarebbe?
Una volta che hai il processore e i bench, il gioco é finito.
Alcuni prototipi sicuramente sono stati prodotti e testati.... insomma intel ha giá prototipi di cpu con decine e decine di cores, credi che AMD non li abbia?
C'è uno specifico dipendente di AMD a cui penso che ha detto numerose volte +60%.
Ciao
JF su amdzone?
Comunque secondo me anche un 35% di ipc in più al k10 sarebbero ottimi, bisogna considerare che magari col polverone alzato dalla FTC sulle deottimizzazzioni, amd ed intel competeranno allo stesso livello. Sarei proprio curuioso di vedere un bench neutrale la differenza tra k10 ed i7. Secondo me non sarà del 35% ma di un 15% abbondante.
mack.gar
21-01-2010, 15:18
Ciao! Date un occhio a questo post sul forum di realworldtech:
http://www.realworldtech.com/forums/?action=detail&id=106752&threadid=106752&roomid=2
Cosa ne pensate, se le le info fossero attendibili?
capitan_crasy
22-01-2010, 00:57
Dopo aver clamorosamente sbagliato thread lo riposto qui :asd:
non solo, ti hanno anticipato clamorosamente (guarda il post prima del tuo)!!!:read: :Prrr:
Taurus19-T-Rex2
22-01-2010, 01:27
io adesso sto per passare dalla mia config con QX9650, al Phenom II 965...............voi direte che sono un pazzo, ma i soldi per passare a i7 non ci sono, secondo mi manca AMD:p , terzo amo i socket privi di condensatori attorno:sofico:
config attuale QX9650 C0; XFX 790i ultra; HD5970
AMD config PhII 965 C3; Gigabyte UD5; e ovviamente HD5970
Snake156
22-01-2010, 08:32
io adesso sto per passare dalla mia config con QX9650, al Phenom II 965...............voi direte che sono un pazzo, ma i soldi per passare a i7 non ci sono, secondo mi manca AMD:p , terzo amo i socket privi di condensatori attorno:sofico:
config attuale QX9650 C0; XFX 790i ultra; HD5970
AMD config PhII 965 C3; Gigabyte UD5; e ovviamente HD5970
sto per fare la tua stessa cosa :D
gianni1879
22-01-2010, 12:35
C'è uno specifico dipendente di AMD a cui penso che ha detto numerose volte +60%.
speriamo, tutti si augurano un grande ritorno di amd sulla fascia alta cpu
gianni1879
22-01-2010, 12:37
io adesso sto per passare dalla mia config con QX9650, al Phenom II 965...............voi direte che sono un pazzo, ma i soldi per passare a i7 non ci sono, secondo mi manca AMD:p , terzo amo i socket privi di condensatori attorno:sofico:
config attuale QX9650 C0; XFX 790i ultra; HD5970
AMD config PhII 965 C3; Gigabyte UD5; e ovviamente HD5970
se non hai i soldi per i7, terrei la tua cpu, non guadagneresti proprio nulla...
Grazie per la segnalazione...
Secondo il sito PC Prospective AMD potrebbe consegnare i primi sample delle CPU a 32nm SOI (Bulldozer e APU Fusion) entro il primo trimestre 2010.
Se tutto andrà bene ci sarà la possibilità di vedere qualcosa di concreto entro il mese di novembre 2010.
Ricordo comunque che le CPU con architettura Bulldozer e le nuove APU con tecnologia Fusion sono attese per il 2011...
mi scommetterei quasi le p*** che AMD giochi d'anticipo !!!!!!!!!!
E presenti e rilasci sul mercato a sorpresa Bulldozer a natale 2010 ???? :eek:
Sto sognando???
Sì :)
:D
be ogni tanto è bello sognare.
speravo fosse realtà..:cry:
Foglia Morta
23-01-2010, 10:59
http://www.isscc.org/isscc/2010/ISSCC2010_AdvanceProgram.pdf
5.6 An x86-64 Core Implemented in 32nm SOI CMOS
4:15 PM
R. Jotwani1, S. Sundaram1, S. Kosonocky2, A. Schaefer1, V. Andrade1, G. Constant1, A. Novak1,
S. Naffziger2
1AMD, Austin, TX 2AMD, Fort Collins, CO
The 32nm implementation of an AMD x86-64 core occupying 9.69mm2 and containing more than 35
million transistors (excluding L2 cache), operates at frequencies >3GHz. The core incorporates
numerous design and power improvements to enable an operating range of 2.5 to 25W and a zero-power
gated state that make the core well-suited to a broad range of mobile and desktop products
capitan_crasy
23-01-2010, 11:27
http://www.isscc.org/isscc/2010/ISSCC2010_AdvanceProgram.pdf
5.6 An x86-64 Core Implemented in 32nm SOI CMOS
4:15 PM
R. Jotwani1, S. Sundaram1, S. Kosonocky2, A. Schaefer1, V. Andrade1, G. Constant1, A. Novak1,
S. Naffziger2
1AMD, Austin, TX 2AMD, Fort Collins, CO
The 32nm implementation of an AMD x86-64 core occupying 9.69mm2 and containing more than 35
million transistors (excluding L2 cache), operates at frequencies >3GHz. The core incorporates
numerous design and power improvements to enable an operating range of 2.5 to 25W and a zero-power
gated state that make the core well-suited to a broad range of mobile and desktop products
:ave: Grazie della segnalazione. :ave:
Preso da un documento della conferenza "International Solid State Circuits Conference (http://www.isscc.org/isscc/2010/ISSCC2010_AdvanceProgram.pdf)", in una breve nota viene descritte alcune caratteristiche del core AMD X86-64, implementato alla tecnologia produttiva a 32nm.
Il core dovrebbe avere una dimensione di 9.62mm2 e più di 35 milioni di transistor non contando la cache L2.
La frequenza operativa dovrebbe essere superiore ai 3.00Ghz, con un consumo in watt che varia dai 2.5 ai 25W; inoltre nel mercato per desktop e mobile verrà introdotta un "gates state" pari a 0W (questa opzione dello spegnimento in tempo reale dei core gira già da quando AMD annunciò lo sviluppo di Bulldozer nel 2008).
La descrizione riguarderebbe un singolo core Bulldozer e non l'intera CPU...
La conferenza si terrà dal 7 al 11 febbraio; può darsi che in tal data ci siano nuove informazioni sulla nuova architettura AMD.
http://www.pctunerup.com/up/results/_201001/20100123113615_ScreenHunter_127.jpg
gianni1879
23-01-2010, 11:30
speriamo di avere altre informazioni per febbraio :)
dark.halo
23-01-2010, 14:38
Ciao a tutti.
Non ho capito una cosa, ma nell'architettura bulldozer il "core" indicato nell' articolo precedente si riferisce a quella sorta di "cluster" composto di 2 core, oppure ad un core K10 style.
Tutto questo mi sembra strano perché se effettivamente queste nuove cpu dovessero debuttare con unita anche da 8 core, significa che avranno un consumo di 200w e sarebbe eccessivo non trovate ? :confused:.
Ma se si usassero questi fantomatici core di nuova concezione il consumo scenderebbe ad un più realistico 100w.Facciamo 125 includendo anche la L3
Grazie per le delucidazioni :D
papafoxtrot
23-01-2010, 14:56
Infatti le CPU bulldozer di fascia più alta saranno CPU quad core nel senso stretto, in cui ogni core avrà due pipeline intere... In questo senso sono etichettate come CPU a 8 core.
A me però sarebbe piacuto vedere anche un SMT su bulldozer... Insomma è un implementazione che in termini di silicio costa poco e infatti diverse CPU di fascia più alta presentano qualcosa di simile... SUN, IBM, FUSJITSU... Hanno tutti almeno due thread per core...
Non credo che SMT e core a due pipeline rintere si escludano l'un l'altro...
In passato, in un intervista riportata qui su HWUP AMD aveva parlato di core in grado di amministrare più di due thread... c' qualche speranza :D ??
capitan_crasy
23-01-2010, 15:10
Ciao a tutti.
Non ho capito una cosa, ma nell'architettura bulldozer il "core" indicato nell' articolo precedente si riferisce a quella sorta di "cluster" composto di 2 core, oppure ad un core K10 style.
Tutto questo mi sembra strano perché se effettivamente queste nuove cpu dovessero debuttare con unita anche da 8 core, significa che avranno un consumo di 200w e sarebbe eccessivo non trovate ? :confused:.
Ma se si usassero questi fantomatici core di nuova concezione il consumo scenderebbe ad un più realistico 100w.Facciamo 125 includendo anche la L3
Grazie per le delucidazioni :D
Non lo specifica ma credo che riguardi il "modulo" bulldozer composto effettivamente da 2 core...
Infatti le CPU bulldozer di fascia più alta saranno CPU quad core nel senso stretto, in cui ogni core avrà due pipeline intere... In questo senso sono etichettate come CPU a 8 core.
A me però sarebbe piacuto vedere anche un SMT su bulldozer... Insomma è un implementazione che in termini di silicio costa poco e infatti diverse CPU di fascia più alta presentano qualcosa di simile... SUN, IBM, FUSJITSU... Hanno tutti almeno due thread per core...
Non credo che SMT e core a due pipeline rintere si escludano l'un l'altro...
In passato, in un intervista riportata qui su HWUP AMD aveva parlato di core in grado di amministrare più di due thread... c' qualche speranza :D ??
No...
AMD ha creato Bulldozer proprio perchè non crede nell' HyperThreading.
Clicca qui... (http://blogs.amd.com/work/2010/01/21/it%E2%80%99s-all-about-the-cores/)
Un 8 core Zambezi sarà composto da 4 moduli Bulldozer per un totale di 8 core; ci sono invece delle possibilità concrete di vedere il reverse HyperThreading.
Clicca qui... (http://www.hwupgrade.it/forum/showpost.php?p=29889361&postcount=286)
dark.halo
23-01-2010, 15:17
Infatti le CPU bulldozer di fascia più alta saranno CPU quad core nel senso stretto, in cui ogni core avrà due pipeline intere... In questo senso sono etichettate come CPU a 8 core.
A me però sarebbe piacuto vedere anche un SMT su bulldozer... Insomma è un implementazione che in termini di silicio costa poco e infatti diverse CPU di fascia più alta presentano qualcosa di simile... SUN, IBM, FUSJITSU... Hanno tutti almeno due thread per core...
Non credo che SMT e core a due pipeline rintere si escludano l'un l'altro...
In passato, in un intervista riportata qui su HWUP AMD aveva parlato di core in grado di amministrare più di due thread... c' qualche speranza :D ??
Ma non era un octo core nativo ??? Con in più una forma di HT all'ennesima potenza ?? L'SMT ci dovrebbe stare tutto a giudicare la lunghezza delle pipeline o mi sbaglio. Correggetemi dovessi dire castronerie :D
papafoxtrot
23-01-2010, 15:30
Non ti so proprio rispondere sulla lunghezza delle pipeline... Ad ogni modo pare che appunto AMD non sia propensa all'HT...
Ad ogni modo no. Saranno 4 "moduli" come li chiamano ora, ciascuno dotato di una unità floating point e due unità intere.
Curioso di vedere il reverse HT, anche se secondo me ormai arriva tardi... nel 2011 bene o male tutti software che richiederanno molta potenza si saranno spostati sul multicore...
Una domanda per gli specialisti: come mai succede che in un core di processore, sia x86 che non, l'occupazione non raggiunge mai il 100%, così da dover implementare soluzioni come il SMT??
Un altra domanda: sbaglio o il progetto fusion prevede in futuro la sostituzione della FPU con un unità derivante da un core grafico integrato? In tal caso come si potrà sfruttare una eventuale unità non x86??
blackshard
23-01-2010, 15:54
Una domanda per gli specialisti: come mai succede che in un core di processore, sia x86 che non, l'occupazione non raggiunge mai il 100%, così da dover implementare soluzioni come il SMT??
Per via degli stalli nelle pipeline, causati dai branch imprevisti, causati a loro volta dai salti condizionati nel codice eseguibile.
Se hai un salto condizionato, tutto quello che c'è nella pipeline prima dello stadio di execute diventa immondizia e deve essere ricaricato.
E' come il principio della catena di montaggio. Purtroppo vado di fretta, altrimenti ti farei un esempio.
papafoxtrot
23-01-2010, 16:02
Credo di aver capito.
Si può dire che siano gli algoritmi di brench prediction che non riescono a prevedere ciò che sarà da caricare in presenza di un salto condizionato o è proprio l'esecuzione del processo che si ferma nella pipeline e deve partire dall'inizio della pipeline una nuova esecuzione?
Voglio dire... le due cose sono collegate?
Comunque: ecco perché a informatica alle superiori dicevano sempre di evitare i salti condizionati!!
Ad ogni modo una pipeline più lunga dovrebbe soffrire maggiormente in questo caso, giusto? Per questo dark qui sopra diceva che la lunghezza delle pipeline rendeva possibile l'adozione dell'SMT? Possibile quindi in senso di "vantaggioso"??
Credo di aver capito.
Si può dire che siano gli algoritmi di brench prediction che non riescono a prevedere ciò che sarà da caricare in presenza di un salto condizionato o è proprio l'esecuzione del processo che si ferma nella pipeline e deve partire dall'inizio della pipeline una nuova esecuzione?
Voglio dire... le due cose sono collegate?
Comunque: ecco perché a informatica alle superiori dicevano sempre di evitare i salti condizionati!!
Ad ogni modo una pipeline più lunga dovrebbe soffrire maggiormente in questo caso, giusto? Per questo dark qui sopra diceva che la lunghezza delle pipeline rendeva possibile l'adozione dell'SMT? Possibile quindi in senso di "vantaggioso"??
Anche quando si attende un dato da memoria...
Comunque quel core potrebbe essere anche un semplice core K10. 35 milioni di transistor mi sembrano pochi per un cluster bulldozer: ricordo che l'unità FPU per il cluster di due core è una sola, ma è potente più del doppio di quella di un singolo core K10, perchè può fare 2 FMAC a 128 bit o 1 FMAC a 256 bit, ossia ha 8 addizionatori e 8 moltiplicatori FP a 32 bit (riconfigurabili a 4+4 a 64 bit), più la logica per le SSE intere (a 128 e 256 bit), senza contare le 8 pipeline intere, i 4 decoder che sono tutti semplici + microcodice... E poi questo "esperimento" potrebbe essere per il successore del geode per applicazioni embeeded o per un concorrente dell'ATOM...
blackshard
23-01-2010, 18:51
Credo di aver capito.
Si può dire che siano gli algoritmi di brench prediction che non riescono a prevedere ciò che sarà da caricare in presenza di un salto condizionato o è proprio l'esecuzione del processo che si ferma nella pipeline e deve partire dall'inizio della pipeline una nuova esecuzione?
Voglio dire... le due cose sono collegate?
Comunque: ecco perché a informatica alle superiori dicevano sempre di evitare i salti condizionati!!
Ad ogni modo una pipeline più lunga dovrebbe soffrire maggiormente in questo caso, giusto? Per questo dark qui sopra diceva che la lunghezza delle pipeline rendeva possibile l'adozione dell'SMT? Possibile quindi in senso di "vantaggioso"??
Diciamo che l'algoritmo di branch prediction serve appunto a prevedere il branch prima che questo si verifichi, in modo da caricare la pipeline con le istruzioni giuste.
Essenzialmente ogni salto condizionato ha due scelte. Se l'algoritmo ha beccato quella giusta, allora la pipeline è già caricata con le istruzioni giuste e prosegue l'esecuzione come se nulla fosse successo. Se invece l'algoritmo di branch prediction ha sbagliato la predizione, nella pipeline ci sono istruzioni sbagliate che non vanno eseguite ma scaricate (flush) e lì si crea quella che viene chiamata "bolla".
Hyperthreading, almeno nella sua prima implementazione, "iniettava" nella bolla le istruzioni assegnate ad un altro processore, per fare in modo che le unità esecutive non rimanessero mai senza lavoro. Da questo punto di vista l'ht è vantaggioso per i Pentium 4 perchè la loro pipeline era molto lunga (20 stadi i Northwood e ben 31 stadi i Prescott). A sua volta, il vantaggio della pipeline lunga è che puoi salire maggiormente col clock, perchè ogni stadio della pipeline è più semplice e quindi impiega meno tempo per fare quello che deve fare, cioè eseguire l'istruzione. D'altro canto quando hai un branch miss, avendo un pipeline più lunga, devi aspettare più tempo affinchè le unità esecutive possano rimettersi di nuovo al lavoro, e quindi l'IPC diminuisce.
dark.halo
23-01-2010, 19:50
La questione dei moduli mi intriga parecchio però non vorrei che vada a finire col rallentare le prestazioni in singletreadh.
Nella mia fervida immaginazione vedo bulldozer come l'anello mancante tra i multicore classici e il cell.
Per caso si sa se AMD lancerà una evoluzione della tecnologia VT???
sarebbe fantastico assegnare un modulo ad ogni virtual machine
papafoxtrot
24-01-2010, 11:19
Grazie mille per la spiegazione, sia bjt che black.
Diciamo che l'algoritmo di branch prediction serve appunto a prevedere il branch prima che questo si verifichi, in modo da caricare la pipeline con le istruzioni giuste.
Essenzialmente ogni salto condizionato ha due scelte. Se l'algoritmo ha beccato quella giusta, allora la pipeline è già caricata con le istruzioni giuste e prosegue l'esecuzione come se nulla fosse successo. Se invece l'algoritmo di branch prediction ha sbagliato la predizione, nella pipeline ci sono istruzioni sbagliate che non vanno eseguite ma scaricate (flush) e lì si crea quella che viene chiamata "bolla".
Hyperthreading, almeno nella sua prima implementazione, "iniettava" nella bolla le istruzioni assegnate ad un altro processore, per fare in modo che le unità esecutive non rimanessero mai senza lavoro. Da questo punto di vista l'ht è vantaggioso per i Pentium 4 perchè la loro pipeline era molto lunga (20 stadi i Northwood e ben 31 stadi i Prescott). A sua volta, il vantaggio della pipeline lunga è che puoi salire maggiormente col clock, perchè ogni stadio della pipeline è più semplice e quindi impiega meno tempo per fare quello che deve fare, cioè eseguire l'istruzione. D'altro canto quando hai un branch miss, avendo un pipeline più lunga, devi aspettare più tempo affinchè le unità esecutive possano rimettersi di nuovo al lavoro, e quindi l'IPC diminuisce.
Ciao
Sebbene l'Hyperthreading serva a superare le bubbles che si formano in una pipeline, ad ex quado esegui(l'operazione dall'issue slot è passata negli stadi della pipeline) un add che richiede il risultato di un mul non ancora eseguito (errore di scheduling nel R.O.B ad esempio) oppure la pipeline è in stallo perchè gli operandi non sono disponibili (e nel caso di cache miss DMA verso la memoria), secondo me la cosa più pericolosa che diminuisce le performance è che anche il thread che dovrebbe sopperire ad uno stallo della pipeline , nei casi ad esempio descritti prima, si trova ad utilizzare le stesse risorse, ed in particolare gli stessi buffer e le stesse L\S unit. Ciò è male sopratutto nei casi in cui la cpu si trova a lavorare essenzialmente con la memoria, ad ex nei giochini quando la cpu spende essenzialmente buona parte del tempo a caricare operandi\vertici dalla ram centrale alla vram ed ad aggiornare la gpu sulla posizione dei vertici, quindi potenzialmente un casino di operazioni di load e di store, ma che per l'HT andranno ad essere esguite sulla metà delle risorse disponibili...
blackshard
24-01-2010, 20:10
Ciao
Sebbene l'Hyperthreading serva a superare le bubbles che si formano in una pipeline, ad ex quado esegui(l'operazione dall'issue slot è passata negli stadi della pipeline) un add che richiede il risultato di un mul non ancora eseguito (errore di scheduling nel R.O.B ad esempio) oppure la pipeline è in stallo perchè gli operandi non sono disponibili (e nel caso di cache miss DMA verso la memoria), secondo me la cosa più pericolosa che diminuisce le performance è che anche il thread che dovrebbe sopperire ad uno stallo della pipeline , nei casi ad esempio descritti prima, si trova ad utilizzare le stesse risorse, ed in particolare gli stessi buffer e le stesse L\S unit. Ciò è male sopratutto nei casi in cui la cpu si trova a lavorare essenzialmente con la memoria, ad ex nei giochini quando la cpu spende essenzialmente buona parte del tempo a caricare operandi\vertici dalla ram centrale alla vram ed ad aggiornare la gpu sulla posizione dei vertici, quindi potenzialmente un casino di operazioni di load e di store, ma che per l'HT andranno ad essere esguite sulla metà delle risorse disponibili...
Si, poi è anche una questione di arbitraggio su quale "thread" viene mandato in esecuzione prima e dopo lo stallo. Insomma, in situazioni limite come quelle dei giochi, accade proprio che hyperthreading può fare qualche danno.
Si, poi è anche una questione di arbitraggio su quale "thread" viene mandato in esecuzione prima e dopo lo stallo. Insomma, in situazioni limite come quelle dei giochi, accade proprio che hyperthreading può fare qualche danno.
Ciao
Certo. Putroppo lo scheduler di windows, ed a quanto ne sappia io, di linux non hanno capacità discernente tra core logico, quindi con buffer, porte verso la chache registri L\S unit e chi più ne ha ne metta dimezzati, e core reali e dunque le performance un pò ballerine.
La cosa che un pò mi fa sorridere che in ambito server ed HPC dove i programmi sono avidi di cores, l'HT viene disabilitato nella maggioranza dei casi.
Un esempio applicazioni per HPC quindi con codici ricchi di operazioni in Floating point e dunque che necessitano di tonnellate di Bandwidth verso la memoria.
Ci sarebbe da ridere se il thread che interviene nel caso di stallo succhi risorse, super utilizzate, a gia core che di loro sono impegnati a combattere tra di loro negli accessi verso la memoria.....
capitan_crasy
29-01-2010, 16:30
Per una scoperta del tutto fortuita mi sono imbattuto nella lista "Hardware Components Supported" del programma HWiNFO32 e guardate cosa ho trovato:
http://www.pctunerup.com/up/results/_201001/20100129162021_ScreenHunter_04.jpg
AMD Family 10h (DR-Ax/Bx, RB-Cx, BL-Cx, DA-Cx, HY-Dx, PH-Ex):
- AM2r2/AM3: Athlon/Sempron (Lima, Sargas), Athlon II/Neo (Kuma, Regor, Rana, Propus), Phenom II/Neo (Agena, Deneb, Callisto, Heka, Toliman), TWKR Black Edition
- Fr2/Fr4: Opteron (Barcelona, Shanghai, Suzuka, Budapest, Istanbul)
- G34: Opteron 61xx (Magny Cours)
- S1g3/g4: Turion II/Ultra, Athlon II, Phenom II
- ASB2: Athlon II Neo K, Turion II Neo K
AMD Family 11h (LG-Ax/Bx): S1g2: Sempron SI/NI/X2, Athlon QI/QL (Sable), Turion X2 Ultra/RM (Griffin)
AMD Family 12h (FS1)
AMD Family 15h: Bulldozer
Bulldozer verrà classificato da AMDo come appartenente alla famiglia 15, quindi in teoria dovrebbe chiamarsi K15; se il programma supporta tale CPU significa che AMD ha già i primi prototipi di Bulldozer funzionanti!!!
Clicca qui... (http://www.hwinfo.com/index.html)
Alberello69
29-01-2010, 16:34
Qualche giorno fa ho letto al notizia sulla disponibilitá nei prossimi mesi di cpu a 6 core su socket AM3, ci sono novitá invece sulla eventuale disponibilitá dell'architettura Buldozzer su questo socket?
capitan_crasy
29-01-2010, 16:50
Qualche giorno fa ho letto al notizia sulla disponibilitá nei prossimi mesi di cpu a 6 core su socket AM3, ci sono novitá invece sulla eventuale disponibilitá dell'architettura Buldozzer su questo socket?
Da Roadmap AMD il core Zambezi sarà basato sul socket AM3; se sia uguale a quello attuale non lo si sa...
dark.halo
29-01-2010, 20:45
Da Roadmap AMD il core Zambezi sarà basato sul socket AM3; se sia uguale a quello attuale non lo si sa...
Speriamo sia davvero così sarebbe un'ottima notizia :)
capitan_crasy
01-02-2010, 11:53
In una nuova brochure GlobalFoundries annuncia che nel Q1 2010 sarà in grato di produrre in volumi silicio con tecnologia "High K Metal Gate".
"Customer Product Introductions in Q1 2010:
GLOBALFOUNDRIES’ customers will begin to
announce HKMG product results in early 2010 - not
test chips, not 64M SRAMS, not IP shuttle results,
but full products. As with the 45/40nm ramp, this
will be far ahead of any other pure play foundry."
Ricordo che le CPU Bulldozer e Llano saranno costruite con tecnologia 32nm SOI e HKMG.
Clicca qui... (http://citavia.blog.de/2010/01/31/globalfoundries-flyer-about-hkmg-7909891/comment_ID/12177024/comment_level/1/#c12177024)
Athlon 64 3000+
01-02-2010, 13:46
Quindi significa che Buldozer non subirà ritardi e sta seguendo la roadmap prevista.
capitan_crasy
01-02-2010, 14:13
Perché ho il sospetto che non si riferiscano alle CPU? :rolleyes:
Chiaramente non si sarà un anticipo sulle CPU AMD a 32nm, ma almeno non sono in ritardo; inoltre sulla slide dice che i primi sample saranno disponibili nel corso del 2010...
GLOBALFOUNDRIES supports a leader
in x86 CPU’s that ramps large complex high
performance die to drive low defect density with
high manufacturability and yields. Initial 32nm CPU
products will be sampling in 2010. The 32nm HKMG
ramp will precede the 28nm HKMG ramp of other
GLOBALFOUNDRIES customers by about one
quarter. Thus, the CPU leader provides a unique
capitan_crasy
01-02-2010, 16:16
Dice anche che i primi prodotti HKMG saranno sul mercato nel 2010, considerando che HKMG è stato riservato unicamente a processi 32nm o inferiori sai a cosa sto pensando, vero? :Perfido:
In arrivo il 32/28nm ATI?
marco XP2400+
01-02-2010, 19:19
HKMG si userebbe anche per le gpu?? io ero rimasto al semplice bulk e forse all'adozione del soi...
marco XP2400+
02-02-2010, 00:39
Il 28nm di TSMC sarà HKMG, così come i processi 32nm e 28nm di GF. Non c'è molta scelta :D
grazie della risposta ultimamente non posso seguire il forum causa esami e non mi trovo sempre aggiornato
comunque mi sembra una buona notizia che lascia anche spazio all'ottimismo, bisognerà poi fare le dovute valutazioni quando usciranno i primi prodotti, ricordo che le indiscrezioni davano i primi nuovi processi produttivi applicati alle gpu verso fine anno 2010 anche se poi yossarian ha parlato di inizio nuovo anno 2011 come data realistica...
Il 28nm di TSMC sarà HKMG, così come i processi 32nm e 28nm di GF. Non c'è molta scelta :D
questa notizia mi fa essere molto felice !
:D
quindi "Ati 5890" in odore 32 Nm HKMG
:D
marco XP2400+
02-02-2010, 14:35
questa notizia mi fa essere molto felice !
:D
quindi "Ati 5890" in odore 32 Nm HKMG
:D
penso di no
se ci saranno schede con nuovo processo produttivo queste dovrebbero essere quelle della fascia media, in uscita verso fine 2010 inizio 2011,
quindi successivamente il nuovo processo produttivo dovrebbe essere utilizzato per la nuova serie gpu ati NI attesa per il 2011.
comunque sono ancora moltissimi i dubbi e le speculazioni, io ad esempio avevo letto che per nuovo processo produttivo si intendessero i 28nm e non i 32 nm...
papafoxtrot
02-02-2010, 15:05
Produzione in volumi a 45nm HKMG?? Ma che cos'hanno da produrre?
Non è che i nuovi step per phenom II prevedono HKMG?
Per le GPU che io sappia sono previsti sia SOI che HKMG sia per TSMC che per GF sui 32/28nm...
A meno che global foundries non sia pronta a produrre GPU per ATI... questa cosa sarebbe interessantissima! 40nm HKMG vorrebbe dire un drastico calo dei consumi! 5890 @40nm HKMG yum!
L'annunciato refresh della serie 5000 quindi si sposa bene con un cambio di processo produttivo :)
E' impossibile??:stordita:
papafoxtrot
02-02-2010, 17:42
In una nuova brochure GlobalFoundries annuncia che nel Q1 2010 sarà in grato di produrre in volumi silicio con tecnologia "High K Metal Gate".
"Customer Product Introductions in Q1 2010:
GLOBALFOUNDRIES’ customers will begin to
announce HKMG product results in early 2010 - not
test chips, not 64M SRAMS, not IP shuttle results,
but full products. As with the 45/40nm ramp, this
will be far ahead of any other pure play foundry."
Ricordo che le CPU Bulldozer e Llano saranno costruite con tecnologia 32nm SOI e HKMG.
Clicca qui... (http://citavia.blog.de/2010/01/31/globalfoundries-flyer-about-hkmg-7909891/comment_ID/12177024/comment_level/1/#c12177024)
Io l'ho letto qui... parlano di produzione in volumi nel Q1 2010... Il post dopo si parla di saple a 32nm nel Q1.. per cui avevo dedotto che la produzione con hkmg nel q1 fosse a 4x nanometri... ho sbagliato tutto o ho capito proprio male?
Thunderx
04-02-2010, 11:22
cacchio...iscritto
papafoxtrot
04-02-2010, 11:39
Ehsicurohe anche o sapevo così... E' solo che ho visto l'annuncio che erano pronti a produrre in volumi con hkmg nel 2010 e non poteva essere il 32nm.,.. Ecco tutto...
Ma il SOI è implkementato assieme ad hkmg? Ed è ancora così importante?
Thunderx
04-02-2010, 13:36
Ehsicurohe anche o sapevo così... E' solo che ho visto l'annuncio che erano pronti a produrre in volumi con hkmg nel 2010 e non poteva essere il 32nm.,.. Ecco tutto...
Ma il SOI è implkementato assieme ad hkmg? Ed è ancora così importante?
il soi è assolutamente fondamentale per la diminuzione drastica delle correnti di perdita tra source , drain e substrato nei mos, che oltre a diminuire l'efficienza energetica, aumentano le capacità parassite dei singoli transistor. inoltre in ottica oc diminuisce l' effetto di alcuni fenomeni molto poco simpatici all'aumentare della tensione
papafoxtrot
04-02-2010, 20:39
ok... è che non sentivo più parlare di soi nel 32nm e mi stavo preoccupando :D
Ad ogni modo thunder questo l'ho capito. E' che magari una volta implementato il metal gate, con la riduzione delle tensioni di soglia che ne risulta, il leakage scende già abbastanza, e così il soi diventa meno utile... Insomma avevo questo dubbio qui. Le due cose non sono esclusive, ma di certo se ognuna porta un certo vantaggio X, una volta implementata l'una il vantaggio derivante dall'implementare anche la seconda diminuisce...
Poi che AMD sia stata assieme ad IBM pioniera del SOI e che sia difficile che lo abbandoni ci credo...
Alberello69
04-02-2010, 21:09
scusate ragazzi, ho perso un articolo che avevo sui futuri chipset AMD, asus credo che aveva anche presentato un prototipo funzionante in uno degli ultimi eventi... qualcuno mi aiuta a trovarlo?
grazie mille....
Thunderx
05-02-2010, 00:32
ok... è che non sentivo più parlare di soi nel 32nm e mi stavo preoccupando :D
Ad ogni modo thunder questo l'ho capito. E' che magari una volta implementato il metal gate, con la riduzione delle tensioni di soglia che ne risulta, il leakage scende già abbastanza, e così il soi diventa meno utile... Insomma avevo questo dubbio qui. Le due cose non sono esclusive, ma di certo se ognuna porta un certo vantaggio X, una volta implementata l'una il vantaggio derivante dall'implementare anche la seconda diminuisce...
Poi che AMD sia stata assieme ad IBM pioniera del SOI e che sia difficile che lo abbandoni ci credo...
in linea di massima hai ragione, ma non del tutto;) .il principale scopo dell'hkmg è quello di ridurre le correnti non volute verso il gate, limitando l'effetto tunnel e mantenendo il più possibile costante , nonostante lo scaling, la capacità dell'ossido per avere un buon livello di corrente che passa tra D ed S.L'hkmg agisce ul gate, il soi sul substrato, quindi siamo su due livelli diversi l'uno non esclude o rtende meno utile l'altro anzi. ad esempio per tensioni alte di drain il soi previene la polarizzazione diretta delle giunzioni di drain con il substrato, che causerebbero disastri inenarrabili, come la creazione all'interno del mos di un "effetto bipolare" con correnti di perdita amplicate all'interno della struttura mos, insomma non proprio il massimo. su tutte queste problematiche l'hkmg non agisce, il soi si;)
greeneye
08-02-2010, 00:25
Domani (o meglio oggi) all'ISSCC Amd presenterà Liano:
AMD is set to describe an upcoming 32nm mobile processor that may be either the Bobcat part revealed in November of last year, or the company's first "Fusion" processor, codenamed Llano. What follows is the very brief, cryptic program description:
The 32nm implementation of an AMD x86-64 core occupying 9.69mm2 and containing more than 35 million transistors (excluding L2 cache), operates at frequencies >3GHz. The core incorporates numerous design and power improvements to enable an operating range of 2.5 to 25W and a zero-power gated state that make the core well-suited to a broad range of mobile and desktop products.
http://arstechnica.com/business/news/2010/02/16--and-48-core-monster-chips-on-tap-at-next-weeks-isscc.ars?utm_source=rss&utm_medium=rss&utm_campaign=rss
https://submissions.miracd.com/ISSCC2010/WebAP/PDF/AP_Session5.pdf
capitan_crasy
08-02-2010, 11:56
Notizia di Hwupgrade del 08.02.2010
A partire dal 2012 AMD inizierà ad integrare una GPU nei propri processori per sistemi server mainstream, chiara indicazione di come per il produttore americano le potenzialità di elaborazione future passino necessariamente attraverso l'utilizzo delle GPU per l'elaborazione parallela general purpose.
Gina Longoria, direttore della divisione product management e workstation di AMD, ha confermato questa informazione nel corso di un'intervista con Computerworld (http://www.computerworld.com.au/article/335351/amd_aims_gpus_mainstream_servers_starting_2012/). Se è vero che non è elevato ancora il numero di applicazioni che possono beneficiare delle potenzialità nell'elaborazione parallela delle GPU, è altresì vero che quelle che possono essere adattate all'elaborazione su GPU ottengono benefici prestazionali di notevole portata.
Alla base, quindi, la necessità di avere scenari di elaborazione che possano essere facilmente adattati all'elaborazione parallela su un elevato numero di processori o core, come per l'appunto sono quello integrati all'interno delle moderne GPU. Sono in particolare le elaborazioni di tipo scientifico e matematico quelle che meglio si adattano alla migrazione da CPU a GPU.
Benché estremamente interessante, l'elaborazione general purpose via GPU rimane ancora una nicchia di mercato. La strategia di AMD è pertanto quella di iniziare ad offrire un qualche livello di integrazione nelle proprie CPU per sistemi server, sfruttando in questo il know how tecnologico di ATI, per poi valutare nei prossimi anni a che punto potrà giungere la domanda di potenza elaborativa con GPU da parte degli utilizzatori di server.
Lo scenario finale, pertanto, potrebbe essere molto frammentato, in funzione di quanto rapidamente il software potrà adattarsi a sfruttare le notevoli capacità di elaborazione parallela delle GPU. AMD potrebbe quindi optare per dotare le proprie future cpu per sistemi server di una GPU integrata di notevole potenza, sacrificando magari in questo parte della capacità elaborativa della CPU onde mantenere un determinato livello di consumo massimo, oppure rimandare questa integrazione nel momento in cui la possibilità di sfruttare le GPU per elaborazione parallela non fosse accessibile che ad un ristretto numero di applicazioni professionali.
Clicca qui... (http://www.hwupgrade.it/news/business/cpu-e-gpu-integrate-nelle-future-cpu-opteron_31532.html)
http://www.anandtech.com/cpuchipsets/showdoc.aspx?i=3736
capitan_crasy
09-02-2010, 11:01
Articolo di Hwupgrade del 08.0202010
Fusion: questo brand ha rappresentato nella genesi di AMD uno svariato numero di prodotti e iniziative nel corso degli ultimi anni, generando oggettivamente non poca confusione. Inizialmente il nome Fusion è stato utilizzato per indicare la serie di architetture AMD nelle quali componente GPU e CPU sono integrate. In seguito questo concetto ha sposato la sigla di APU, Accelerated Processing Unit; Fusion è allora diventato il nome adatto per identificare una strategia marketing di AMD a livello globale, della quale abbiamo sentito parlare circa 2 anni fa. In seguito Fusion con logo corrispondente sono diventati delle sorte di alter ego del brand AMD: in ogni presentazione del produttore americano, a prescindere dal tema trattato, questo logo fa sempre la sua chiara presenza.
Fusion è tuttavia rimasto nella mente degli utenti più appassionati come sinonimo delle architetture del futuro di AMD, quelle nelle quali la componente GPU e quella CPU sono unificate. Rimane quindi la percezione iniziale, complice anche il significato di Fusion, fusione, che rende molto bene l'idea di due componenti unificati tra di loro a operare come un'unica entità.
Nella giornata odierna, in concomitanza con l'International Solid-State Circuits Conference di San Francisco, AMD ha divulgato alcune nuove informazioni architetturali sulla famiglia di processori indicata con il nome in codice di Llano; si tratta della prima generazione di soluzioni APU, Accelerated Processing Unit, che AMD immetterà in commercio nel corso del prossimo anno. Prima di passare all'analisi delle nuove informazioni rese disponibili da AMD vediamo quali siano gli elementi base attualmente noti:
* tecnologia produttiva a 32 nanometri;
* architettura di processore quad core;
* GPU integrata compatibile con le API DirectX 11;
* controller memoria integrato, compatibile con moduli DDR3;
* primi sample a disposizione per validazione e testing nel corso della prima metà del 2010;
* prodotti pronti per la commercializzazione attraverso i partner OEM nel corso del 2011.
http://www.hwupgrade.it/articoli/cpu/2376/llano_1.jpg
Ciascuno dei core x86 implementati nella APU avrà una superficie complessive molto contenuta, pari a 9,69 millimetri quadrati, per un totale di poco più di 35 milioni di transistor; da questo conteggio è esclusa la cache L2 da 1 Mbyte, indipendente per ciascuno dei core. AMD dichiara un range di consumo variabile da un minimo di 2,5 Watt sino a 25 Watt per ciascuno dei core: questo implica, a nostro avviso, che sarà possibile vedere sul mercato versioni di APU con valori di TDP che potranno differire sensibilmente tra di loro.
Un consumo massimo di 25 Watt per ogni core implica uno scenario massimo di 100 Watt di consumo per una cpu quad core, valore al quale bisognerà affiancare anche quanto consumato dalla componente GPU. Possiamo pensare che alcune proposte APU, almeno in via teorica, potranno giungere sino ad un valore di TDP massimo di 125 Watt, ma tendiamo a ritenere che AMD vorrà proporre solo soluzioni che si mantengano entro un TDP massimo, sommando CPU e GPU, ben più contenuto.
Per questi core x86 AMD dichiara frequenze di target superiori a 3 GHz, con tensioni di alimentazione variabili da 0,8V a 1.3V a seconda della frequenza e della modalità di risparmio energetico. Quali sono le caratteristiche tecniche di questi core? Di fatto si tratta delle stesse soluzioni implementate da AMD nelle cpu della famiglia Stars, cioè quelle Phenom II; per le proprie APU AMD ha ripreso quindi un core già a disposizione, ottimizzandone l'architettura per il funzionamento in contesti nei quali il contenimento dei consumi sia di primaria importanza.
La prima soluzione APU di AMD integrerà componente CPU, quad core, e GPU, compatibile DirectX 11, in un unico componente. AMD non ha voluto fornire, almeno per il momento, ulteriori informazioni ma con un certo margine di sicurezza possiamo affermare che si tratti di un design a singolo chip, differente quindi da quello scelto da Intel per le proprie prime cpu dotate di GPU integrata sullo stesso package. Le due componenti CPU e GPU saranno quindi costruite sulla stessa componente di silicio, restando tuttavia distinte: non vi sarà ancora, quantomeno con la prima generazione di soluzioni APU di AMD, una completa integrazione a livello architetturale tra CPU e GPU.
Abbiamo provato a chiedere ad AMD se il memory controller DDR3 verrà gestito dalla componente CPU o da quella GPU, e dalla restante utilizzato in condivisione; AMD non ha voluto fornire una precisazione a riguardo, evidenziando solo come l'integrazione a livello di silicio permetterà di mantenere latenze di accesso particolarmente ridotte. A titolo di confronto le cpu Intel della famiglia Westmere, soluzioni dual core con GPU integrata sullo stesso package, hanno memory controller integrato nella GPU, con una latenza di accesso che è superiore rispetto a quella riscontrabile in architetture di CPU Intel che integrano al proprio interno il memory controller.
http://www.hwupgrade.it/articoli/cpu/2376/llano_3.jpg
Una delle principali innovazioni che AMD ha dichiarato di aver implementato all'interno delle proprie soluzioni della famiglia Llano riguarda l'ottimizzazione del risparmio energetico. Queste soluzioni APU verranno costruite utilizzando tecnologia produttiva a 32 nanometri SOI, approccio che permette di abilitare un approccio cosiddetto "power gating to ground".
Questo implica la possibilità di spegnere dinamicamente uno qualsiasi dei core, a seconda del tipo di workload venga richiesto istante per istante, unitamente alla cache L2 da 1 Mbyte associata a ciascuno. L'approccio porta ad avere un livello di risparmio energetico più consistente rispetto a quanto ottenibile con le tecniche applicate alle cpu AMD in commercio, senza un impatto negativo in termini di latenza. AMD ha confermato che l'uscita del core dalla fase di power gating down è equivalente, come latenza addizionale, a quella di ripristino del processore dalla più spinta modalità di risparmio energetico attualmente a disposizione.
Una tecnica di questo tipo lascia spazio, fissato un determinato power budget, ad una gestione dinamica della frequenza di clock finale del processore. AMD conferma quindi direttamente come le soluzioni Llano implementeranno una gestione dinamica della frequenza di clock dei core, in funzione del carico di lavoro istantaneo, del power budget totale a disposizione e del tipo di applicazione. Detto in altro modo, esattamente come opera la tecnologia Turbo Boost implementata da Intel in buona parte dei processori basati su architettura Nehalem.
Per poter assicurare un'ottimale gestione del consumo dei vari core AMD ha implementato nelle soluzioni Llano un Digital APM Module, grazie al quale poter tenere sotto controllo istante per istante consumo e temperature di vari componenti del processore. Nel complesso sono oltre 100 i punti di rilevazione che vengono monitorati da questo sistema.
L'approccio scelto da AMD, con modulo digitale, si differenzia dal tradizionale approccio analogico utilizzato per i processori. Con questo è possibile ottenere una scalabilità delle rilevazioni più precisa, non influenzata da variabili ambientali quali la temperatura all'interno dello chassis o da differenze esistenti passando da un die all'altro. La maggiore precisione del sistema digitale permette quindi di evitare l'introduzione di margini di errore nelle rilevazioni, necessari per un sistema analogico, ottenendo quale conseguenza una migliore rilevazione dell'effettivo livello di consumo del processore.
Altre innovazioni introdotte da AMD nel core x86 Llano riguardano il design del clock grid; le modifiche introdotte hanno permesso di contenere la potenza consumata nello switch delle frequenze di clock, oltre a calibrare al meglio il livello di clock richiesto così da ridurre di circa il 50% il numero di buffers di clock integrati nella CPU.
Come noto, AMD non è stata in grado di presentare le prime soluzioni APU secondo quanto indicato nelle proprie roadmap iniziali. Abbiamo sentito nel corso degli anni varie spiegazioni legate alla cancellazione delle architetture APU precedenti a Llano, con una regola comune a tutte: la necessità di avere a disposizione tecnologia produttiva a 32 nanometri affinché una soluzione di questa complessità potesse venir completata.
Le prime APU di AMD verranno pertanto sviluppate con tecnologia produttiva a 32 nanometri SOI, con interconnessioni High-K Metal Gate, mantenendo un design a 11 layers metallici così come adottato per le attuali generazioni di processori AMD costruiti con processo a 45 nanometri. GlobalFoundries adotterà per queste soluzioni anche la seconda generazione di litografia ad immersione, oltre a strained silicon a base di Germanio grazie al quale migliorare le prestazioni complessive in termini sia di frequenze di clock sia di leakage. E' interessante segnalare come le soluzioni Llano dovrebbero essere le prime GPU, pur se come componente di una CPU e non come realtà indipendente, costruite da GlobalFoundries, adottando inoltre tecnologia produttiva SOI al posto di quella Bulk tipicamente utilizzata per le GPU moderne.
Clicca qui... (http://www.hwupgrade.it/articoli/cpu/2376/amd-llano-la-prima-soluzione-con-cpu-e-gpu-integrate_3.html)
AndryTAS
09-02-2010, 13:04
naturalmente non si sà se funzioneranno su AM3 vero?
capitan_crasy
09-02-2010, 13:32
naturalmente non si sà se funzioneranno su AM3 vero?
90% Llano avrà un nuovo socket...
dark.halo
09-02-2010, 13:39
Potrebbe essere quindi che questo nuovo socket sia l'am3r2 ???
capitan_crasy
09-02-2010, 13:49
Potrebbe essere quindi che questo nuovo socket sia l'am3r2 ???
No...
AM3r2 è come il socket AM2+ che in principio si chiamava appunto AM2r2...
Il nuovo socket è legato alla particolare architettura di Llano; quest'ultimo non ha bisogno del classico northbridge montato sulla scheda mamma e i collegamenti video arrivano direttamente dai PIN della CPU; tutto questo rende necessario progettare un nuovo socket...
Io farei 100% :)
Giusto... :)
dark.halo
09-02-2010, 14:07
No...
AM3r2 è come il socket AM2+ che in principio si chiamava appunto AM2r2...
Il nuovo socket è legato alla particolare architettura di Llano; quest'ultimo non ha bisogno del classico northbridge montato sulla scheda mamma e i collegamenti video arrivano direttamente dai PIN della CPU; tutto questo rende necessario progettare un nuovo socket...
Capito...;)
papafoxtrot
09-02-2010, 15:01
Io a questo punto però spero che liano e bulldozer abbiano lo stesso socket...
Insomma prima o poi AMD dovrà cambiare socket anche in fascia alta e mi pare più giusto fare tutta una generazione col nuovo socket che non fare la fascia bassa di nuova generazione col socket nuovo e la fascia alta col socket vecchio...
Se fosse così sarebbe come per lynnfield... chi ha un dual core non può aggiornare alla fasica più alta, nel senso che al massimo può prendersi un 860 (visto cosa costa e cosa da l'870).
Inoltre chi volesse prendere uyn bulldozer dovrebbe comperare una scheda madre vecchia (se già non ce l'ha) e si troverebbe con la piattaforma nuova nuova... ma non ulteriormente aggiornabile.
Io insomma spero, visto che liano avrà socket diverso per i motivi giustamente già detti, e che prima o poi anche a bulldozer toccherà un cambio di socket, che la cosa avvenga in un colpo solo.
Fra l'altro io credo che AMD abbia bisogno di socket più evoluti per i processori di fascia più alta delle future generazioni... Adesso ha un socket da 940-941 pins. Intel già ha socket da 1156 e 1366 pins e per sandy bridge si prevede un LGA2000 e qualcosa... Penso che grosso modo AMD abbia bisogno di una struttura simile, no?
papafoxtrot
09-02-2010, 15:19
Certamente socket F 1207 pin... g34 avrà sempre lo stesso numero di pins? (esce fra poco con magny cours se non sbaglio).
Ad ogni modo anche bulldozer la generazione successiva passerà alla GPu integrata, almeno che io non abbia capito male, per cui anche lui avrà bisogno del nuovo socket... Io a qual punto preferirei un cambio unico ecco tutto.
AM3r2=AM3+ lo vedrei come socket per thuban visto che si parla di aumento della frequenza del northbridge...
Vediamo. Non mi arrabbierei se zambesi uscisse su un socket nuovo ecco.
AndryTAS
09-02-2010, 15:49
Quindi per capire Bulldozer può darsi che si possa montare su socket AM3? mentre questo con GPU integrata no? però può darsi che bulldozer più avanti integri anche la gpu no?
Scusate la confusione:D :D per capire se la mia scheda madre possa montare qualcosa in futuro.
capitan_crasy
09-02-2010, 16:22
Certamente socket F 1207 pin... g34 avrà sempre lo stesso numero di pins? (esce fra poco con magny cours se non sbaglio).
Ad ogni modo anche bulldozer la generazione successiva passerà alla GPu integrata, almeno che io non abbia capito male, per cui anche lui avrà bisogno del nuovo socket... Io a qual punto preferirei un cambio unico ecco tutto.
AM3r2=AM3+ lo vedrei come socket per thuban visto che si parla di aumento della frequenza del northbridge...
Vediamo. Non mi arrabbierei se zambesi uscisse su un socket nuovo ecco.
Mi sembra chiaro che ci sarà il socket AM3+ per le CPU Zambezi e un nuovo socket per le CPU Llano.
Non si può adattare il socket AM3+ per far funzionare le APU, in quanto i primi esemplari di Bulldozer avranno bisogno del northbridge, mentre Llano lo avrà integrato nel die...
Quindi, secondo me il nuovo socket di Llano sarà anche il futuro delle piattaforme desktop AMD, la quale dovrebbero essere compatibili con le APU costruite con architettura Bulldozer...
capitan_crasy
10-02-2010, 11:35
http://www.pctunerup.com/up/results/_201002/20100210113514_Llano-x86-Core.jpg
Clicca qui... (http://blogs.amd.com/fusion/2010/02/08/amd-talks-llano-x86-innovation-isscc/)
capitan_crasy
10-02-2010, 13:39
Osservazione interessante di Charlie di SemiAccurate:
Personalmente trovo la sua analisi molto ottimistica...
Staremo a vedere...
astroimager
10-02-2010, 16:32
Mi sembra chiaro che ci sarà il socket AM3+ per le CPU Zambezi e un nuovo socket per le CPU Llano.
Non si può adattare il socket AM3+ per far funzionare le APU, in quanto i primi esemplari di Bulldozer avranno bisogno del northbridge, mentre Llano lo avrà integrato nel die...
Quindi, secondo me il nuovo socket di Llano sarà anche il futuro delle piattaforme desktop AMD, la quale dovrebbero essere compatibili con le APU costruite con architettura Bulldozer...
Secondo me AM3 traghetterà fino a Bulldozer senza GPU, con al massimo la limitazione sulla tensione indipendente dei core.
Ora stanno per uscire le mobo con SB800, nel 2010 saranno semplicemente aggiornate per includere USB 3.0... e così avanti fino al 2012 almeno.
Per Fusion e Fusion II (Bulldozer + GPU), invece, utilizzeranno un nuovo socket/chipset.
capitan_crasy
10-02-2010, 17:44
Attualmente un sistema con socket AM2/AM2+/AM3 è studiato per avere una configurazione Northbridge Southbridge.
Il socket è collegato al northbridge attraverso Hypertransport, mentre il
southbridge e collegato dal northbridge attraverso un BUS molto simile al PCI-Express.
Llano avrà il northbridge integrato nella CPU, quindi il socket AM3 di oggi non può essere compatibile con le attuali schede mamme e il core Zambezi non potrà gestire le schede mamme per Llano, per via della mancanza del northbridge.
Per questi motivi il socket AM3 su Llano è una contraddizione, in quanto sarebbe inutile utilizzare il modello AM3 perchè le APU non saranno sicuramente compatibili con le schede attuali.
La storia dei socket AMD ha sempre stabilito che per non creare confusione o errati montaggi di processori non compatibili con alcune schede mamme, ha sempre cambiato i suoi socket (Vedi 939,AM2 e AM3).
Secondo me il nuovo socket per la piattaforma "Linx" verrà utilizzato per le APU composte da architettura Bulldozer; mentre l'eventuale socket AM3r2 verrà via via abbandonato...
Athlon 64 3000+
10-02-2010, 17:54
Riguardo a Buldozer anche se sarà molto probabilmente su socket AM3 do per scontato che avrà il supporto solo alle DDR3 e quindi non sarà compatibile con l'AM2+.
Invece per me il Thuban lo sarà.
Alberello69
10-02-2010, 22:31
Attualmente un sistema con socket AM2/AM2+/AM3 è studiato per avere una configurazione Northbridge Southbridge.
Il socket è collegato al northbridge attraverso Hypertransport, mentre il
southbridge e collegato dal northbridge attraverso un BUS molto simile al PCI-Express.
Llano avrà il northbridge integrato nella CPU, quindi il socket AM3 di oggi non può essere compatibile con le attuali schede mamme e il core Zambezi non potrà gestire le schede mamme per Llano, per via della mancanza del northbridge.
Per questi motivi il socket AM3 su Llano è una contraddizione, in quanto sarebbe inutile utilizzare il modello AM3 perchè le APU non saranno sicuramente compatibili con le schede attuali.
La storia dei socket AMD ha sempre stabilito che per non creare confusione o errati montaggi di processori non compatibili con alcune schede mamme, ha sempre cambiato i suoi socket (Vedi 939,AM2 e AM3).
Secondo me il nuovo socket per la piattaforma "Linx" verrà utilizzato per le APU composte da architettura Bulldozer; mentre l'eventuale socket AM3r2 verrà via via abbandonato...
Da quello che ho capito queste nuove soluzioni Llano saranno dedicate alla gamma medio/bassa, ma allora per le piattaforme hi-end? Faranno processori solo con CPU e Northbridge integrato senza GPU ? :confused:
capitan_crasy
10-02-2010, 23:40
Da quello che ho capito queste nuove soluzioni Llano saranno dedicate alla gamma medio/bassa, ma allora per le piattaforme hi-end? Faranno processori solo con CPU e Northbridge integrato senza GPU ? :confused:
Per quelle bisogna aspettare Bulldozer con integrato (nel vero senso della parola) la GPU...
Comunque sia Llano dovrebbe avere una GPU con 480 SP; niente male per il mercato medio/basso...
greeneye
11-02-2010, 09:12
Un articolo molto interessante su Liano è uscito su Semiaccurate: http://www.semiaccurate.com/2010/02/10/amd-finally-outs-32nm-llano-core/
Riassumo breventente la parti che mi sembrano più interessanti (in realtà è tutto notevolmente interessante)
The core itself is changed a bit, but if you are familiar with the current 45nm K10h parts, you will feel right at home. AMD upped the L2 cache to 1MB per core, up from the current 512K, but it maintains the current 16-way associativity. The instruction window is enlarged to 84 entries so things should be a bit more efficient, and the instruction scheduler is now 30 entries for Integer, 36 for FP.
Hardware integer divide is said to be improved and latency for FP instructions has been reduced as well. To fill these windows, there is a better prefetcher, cache lines transition between states faster, and memory fill speed is increased. The TLB is also improved for better residency.
The pictures released by AMD show only a single Llano core, not the entire chip, nor do they have any of the uncore, unless you count the L2 as uncore. It is almost as if it doesn't want the interesting parts out yet. That said, each core is more than 35 million transistors and occupies 9.69mm^2, and 110 million transistors and 17.7mm^2 if you count the L2 and power gating ring.
Power use is probably the overriding factor in modern chips, and AMD made a lot of changes to Llano to reduce power draw. It officially cites three main architectural changes - core power gating, digital APM (power management), and a clock grid redesigned for reduced power use.
Another big circuit change is in the L1 cache cell, which moves from a double-pumped 6T design to an 8T design. Mirroring some of the changes that Intel made from the 90nm to 65nm P4's, AMD is trading off a smaller and more complex design for a larger but much more robust one.
The current cache dates back to the K8, and is double pumped to allow two loads or stores per cycle. While this method works, it is complex and after six or seven years, has become a bit limiting. The solution trades complexity for 33 percent more transistors and the area they consume. Since the L1 is only 128K (64K Data, 64K Instruction), it is noticeable but hardly blows out the die budget. You can see the size on the die shot above.
Latency does not change, it is still 3 cycles, but the changes should allow the chip to scale to much higher clocks. Since this L1 architecture will likely live on for years to come, the change is almost mandatory to avoid a nasty ceiling on future clock scaling. This was necessary for future cores, Bulldozer in particular.
On the architectural level, the biggest change is called Core Power Gating, something Intel introduced in Nehalem. The idea is simple, even when off, as long as power can get to a transistor, some of it will get around the gate and be lost.
On top of the reduction in clock buffer count, AMD also gated them in a much finer way than ever before. At MaxPower, Llano has 32 percent of the clocks firing but only 12 percent when halted. This massively drops power when the CPU is sleeping. For the whole core, Llano only uses 68 percent of the static power and 84 percent of the dynamic power of its 45nm predecessor at a normalized clock.
Overall, it looks like Llano has brought AMD up to par with Intel's Nehalem core for power management, but as you might know, the Westmere cores are out now. According to a talk from Intel shortly before AMD's presentation, Westmere added uncore power gating to the mix, raising the bar a bit.
What you see in Llano is not just an x86 with an integrated GPU, but the preview of what to expect in the upcoming Bobcat and Bulldozer CPUs. It is the last of the old line and the first of the new line at the same time, and almost every part of the chip has been updated in some way. I can't wait for AMD to drop the curtain and tell us the rest of the secrets.
mack.gar
11-02-2010, 10:58
Un articolo molto interessante su Liano è uscito su Semiaccurate: http://www.semiaccurate.com/2010/02/10/amd-finally-outs-32nm-llano-core/
Riassumo breventente la parti che mi sembrano più interessanti (in realtà è tutto notevolmente interessante)
Le innovazioni in llano portate al core k10 sono importanti, molto più che un semplice step, di fatto lo hanno riprogettato. Bisogna dare atto ad AMD che si sono sbattuti davvero e hanno reagito alla concorrenza, riprogettando il k10 e facendo uscire un'architettura nuova più o meno contemporaneamente: non era mai accaduta una simile frenesia progettuale e produttiva. Ora bisogna cogliere i frutti...:D
astroimager
11-02-2010, 13:52
Le innovazioni in llano portate al core k10 sono importanti, molto più che un semplice step, di fatto lo hanno riprogettato. Bisogna dare atto ad AMD che si sono sbattuti davvero e hanno reagito alla concorrenza, riprogettando il k10 e facendo uscire un'architettura nuova più o meno contemporaneamente: non era mai accaduta una simile frenesia progettuale e produttiva. Ora bisogna cogliere i frutti...:D
Eh sì... dall'altra parte saranno pure agguerriti... già il fatto che vogliono presentare Sandy Bridge prima per fascia media e bassa la dice lunga...
Forza AMD!
astroimager
11-02-2010, 14:13
foto del die di Bulldozer ancora non si sono viste, vero?
TheBestFix
11-02-2010, 14:25
foto del die di Bulldozer ancora non si sono viste, vero?
perche' devi cambiare avatar? :asd:
astroimager
11-02-2010, 14:45
perche' devi cambiare avatar? :asd:
anche... :D
greeneye
11-02-2010, 15:09
Né di Bulldozer né di LIano, per il momento...
Non di tutto il die ma di parte si:
http://img710.imageshack.us/img710/6365/llanocore.png
Un confronto tra ilo core K10 (a sinistra) con liano (a destra)
http://img710.imageshack.us/img710/9844/436239226832b03fcl.jpg
Non di tutto il die ma di parte si:
http://img710.imageshack.us/img710/6365/llanocore.png
Un confronto tra ilo core K10 (a sinistra) con liano (a destra)
http://img710.imageshack.us/img710/9844/436239226832b03fcl.jpg
Vediamo i cerchietti dall'alto al basso... Sono le differenze rispetto al K10.
128 bit FPU: coerente con le migliorie alle latenze delle istruzioni SSE
Load/Store, i due segni vicini: mmmhhh... Hanno migliorato il load/store reordering?
Execute unit: probabilmente è l'allungamento da 3x8 a 3x10 della coda delle istruzionim intere. Guardando meglio (a saperlo dov'è) si dovrebbe anche vedere il divisore intero modificato...
mack.gar
11-02-2010, 17:32
Execute unit: probabilmente è l'allungamento da 3x8 a 3x10 della coda delle istruzionim intere. Guardando meglio (a saperlo dov'è) si dovrebbe anche vedere il divisore intero modificato...
Quello dovrebbe essere il ROB che dovrebbe passare da 72 a 84 istruzioni, quindi si allarga la finestra delle istruzioni.
La logica delle Load&Store unit è aumentata di parecchio... store speculativo?
Poiché Liano non dovrebbe avere la L3, la L2 è stata raddoppiata e l'IPC migliorato. Questa cpu non dovrebbe essere "high performance", (compito del buldozzer) quindi, forse, non hanno obbiettivi di clock e tdp molto alti... ed hanno cercato di massimizzare la resa per clock (latenze più basse?).
astroimager
11-02-2010, 17:37
Quello dovrebbe essere il ROB che dovrebbe passare da 72 a 84 istruzioni, quindi si allarga la finestra delle istruzioni.
La logica delle Load&Store unit è aumentata di parecchio... store speculativo?
Poiché Liano non dovrebbe avere la L3, la L2 è stata raddoppiata e l'IPC migliorato. Questa cpu non dovrebbe essere "high performance", (compito del buldozzer) quindi, forse, non hanno obbiettivi di clock e tdp molto alti... ed hanno cercato di massimizzare la resa per clock (latenze più basse?).
Mi sembra una cosa molto positiva per una CPU desktop... l'essere concepita appositamente per questo scopo... l'attuale K10 desktop, eccettuato il core Regor, è una derivazione di CPU server, con tutti gli svantaggi del caso.
Quello dovrebbe essere il ROB che dovrebbe passare da 72 a 84 istruzioni, quindi si allarga la finestra delle istruzioni.
La logica delle Load&Store unit è aumentata di parecchio... store speculativo?
Poiché Liano non dovrebbe avere la L3, la L2 è stata raddoppiata e l'IPC migliorato. Questa cpu non dovrebbe essere "high performance", (compito del buldozzer) quindi, forse, non hanno obbiettivi di clock e tdp molto alti... ed hanno cercato di massimizzare la resa per clock (latenze più basse?).
Ciao
Non penso che abbiano modificato il circuito delle L\S unit ma piuttosto abbiano allargato la coda della L\S 1 quella che permette di fare 128bit load e 64store da L1D, mentre la coda della L\S 2 è rimasta la stessa.
Alla fine era quella che si stalla molto spesso.
mack.gar
11-02-2010, 18:31
Ciao
Non penso che abbiano modificato il circuito delle L\S unit ma piuttosto abbiano allargato la coda della L\S 1 quella che permette di fare 128bit load e 64store da L1D, mentre la coda della L\S 2 è rimasta la stessa.
Alla fine era quella che si stalla molto spesso.
Il cerchietto rosso vicino alla cache dati L1 dovrebbe evidenziare la TLB (raddoppiata sembra). Per quanto riguarda la parte di logica "nuova" sopra, beh boh? :muro: E' parecchia area... anche se la tua ipotesi è plausibile, io non ho la minima idea di cosa possa effettivamente fare....
capitan_crasy
11-02-2010, 19:20
Attenzione:
Notizia da prendere con le dovute cautele!!!
:read: :read: :read:
Vi confermo che i primi sample di questa piattaforma composta da APU Llano + GPU DX11 e southbridge SB900 (nome in codice AMD Hudson) con USB 3.0 sono già funzionanti!:winner: :winner: :winner:
Non ho conferme precise ma sembrerebbe proprio che il socket di questa piattaforma sia completamente nuovo; ce da dire che non si capisce se sia una sample della piattaforma Lynx (Desktop) oppure di Sabrine (mobile).
Non ho dettagli sulla frequenza di clock della APU ma sembra che vedremo qualcosa di più interessante al Cebit 2010...
Attenzione:
Notizia da prendere con le dovute cautele!!!
:read: :read: :read:
Vi confermo che i primi sample di questa piattaforma composta da APU Llano + GPU DX11 e southbridge SB900 (nome in codice AMD Hudson) con USB 3.0 sono già funzionanti!:winner: :winner: :winner:
Non ho conferme precise ma sembrerebbe proprio che il socket di questa piattaforma sia completamente nuovo; ce da dire che non si capisce se sia una sample della piattaforma Lynx (Desktop) oppure di Sabrine (mobile).
Non ho dettagli sulla frequenza di clock della APU ma sembra che vedremo qualcosa di più interessante al Cebit 2010...
..link, link, link! :p
astroimager
11-02-2010, 22:19
Attenzione:
Notizia da prendere con le dovute cautele!!!
:read: :read: :read:
Vi confermo che i primi sample di questa piattaforma composta da APU Llano + GPU DX11 e southbridge SB900 (nome in codice AMD Hudson) con USB 3.0 sono già funzionanti!:winner: :winner: :winner:
Non ho conferme precise ma sembrerebbe proprio che il socket di questa piattaforma sia completamente nuovo; ce da dire che non si capisce se sia una sample della piattaforma Lynx (Desktop) oppure di Sabrine (mobile).
Non ho dettagli sulla frequenza di clock della APU ma sembra che vedremo qualcosa di più interessante al Cebit 2010...
Capperi!!!
Forse abbiamo un "inviato" al CeBIT... :D
astroimager
11-02-2010, 22:29
Attualmente un sistema con socket AM2/AM2+/AM3 è studiato per avere una configurazione Northbridge Southbridge.
Il socket è collegato al northbridge attraverso Hypertransport, mentre il
southbridge e collegato dal northbridge attraverso un BUS molto simile al PCI-Express.
Llano avrà il northbridge integrato nella CPU, quindi il socket AM3 di oggi non può essere compatibile con le attuali schede mamme e il core Zambezi non potrà gestire le schede mamme per Llano, per via della mancanza del northbridge.
Per questi motivi il socket AM3 su Llano è una contraddizione, in quanto sarebbe inutile utilizzare il modello AM3 perchè le APU non saranno sicuramente compatibili con le schede attuali.
La storia dei socket AMD ha sempre stabilito che per non creare confusione o errati montaggi di processori non compatibili con alcune schede mamme, ha sempre cambiato i suoi socket (Vedi 939,AM2 e AM3).
Secondo me il nuovo socket per la piattaforma "Linx" verrà utilizzato per le APU composte da architettura Bulldozer; mentre l'eventuale socket AM3r2 verrà via via abbandonato...
Beh... è appunto quello che dicevo io.
Però non capisco: che senso ha aggiornare le schede madri in Q1-Q2 2011 se l'AM3+ è destinato poi ad essere sostituito l'anno seguente?
Non so, io terminerei di sviluppare chipset con NB-SB a questa tornata...
Alberello69
11-02-2010, 23:02
le date del cebit?
astroimager
11-02-2010, 23:05
le date del cebit?
2-6 marzo
Alberello69
11-02-2010, 23:06
2-6 marzo
:ronf:
capitan_crasy
11-02-2010, 23:54
..link, link, link! :p
Non ho un link (infatti ho scritto "notizia da prendere con le dovute cautele).
Diciamo che ho ricevuto la dritta dal mio ehnm "fornitore" di rumors...:D
unnilennium
12-02-2010, 09:11
m'era sfuggito il thread... miiii quante cose interessanti... complimenti vivissimi...
Snake156
12-02-2010, 14:38
Attenzione:
Notizia da prendere con le dovute cautele!!!
:read: :read: :read:
Vi confermo che i primi sample di questa piattaforma composta da APU Llano + GPU DX11 e southbridge SB900 (nome in codice AMD Hudson) con USB 3.0 sono già funzionanti!:winner: :winner: :winner:
Non ho conferme precise ma sembrerebbe proprio che il socket di questa piattaforma sia completamente nuovo; ce da dire che non si capisce se sia una sample della piattaforma Lynx (Desktop) oppure di Sabrine (mobile).
Non ho dettagli sulla frequenza di clock della APU ma sembra che vedremo qualcosa di più interessante al Cebit 2010...
cacchiarola, speriamo che tu abbia ragione capitano
jack"the ripper"
14-02-2010, 13:18
Dai..che AMD si sta dando da fare!!:D
scusate la domanda stupida ma la previsone per toccare con mano questi esacore desktop by AMD a quando è? lo chiedo perche vorrei cambiare il mio C2D e tornare ad amd non mi dispiacerebbe!
Scusate ancora per la domanda...
capitan_crasy
17-02-2010, 13:06
scusate la domanda stupida ma la previsone per toccare con mano questi esacore desktop by AMD a quando è? lo chiedo perche vorrei cambiare il mio C2D e tornare ad amd non mi dispiacerebbe!
Scusate ancora per la domanda...
Sia Bulldozer, sia Llano sono previsti per il 2011...
Per il momento non si conosce l'esatta data di presentazione...
papafoxtrot
17-02-2010, 13:43
Sia Bulldozer, sia Llano sono previsti per il 2011...
Per il momento non si conosce l'esatta data di presentazione...
Occhio che forse si confonde con thuban: thuban è previsto per il secondo semestre 2010
Chiaritemi una cosetta..Fusion è per laptop? :stordita: :stordita:
capitan_crasy
21-02-2010, 19:00
Chiaritemi una cosetta..Fusion è per laptop? :stordita: :stordita:
Non solo...
Llano è previsto per il mercato desktop (piattaforma Lynx) e per il mercato mobile (Piattaforma Sabrine); la piattaforma antiAtom AMD si chiamerà "Brazus" composta da APU Bobcat...
astroimager
21-02-2010, 20:07
Non solo...
Llano è previsto per il mercato desktop (piattaforma Lynx) e per il mercato mobile (Piattaforma Sabrine); la piattaforma antiAtom AMD si chiamerà "Brazus" composta da APU Bobcat...
Mamma mia quanto mi gasa 'sto Llano...
Capitan, nella diapositiva in prima pagina c'è scritto 'Sabine', non 'Sabrine'... dov'è l'errore?
Comunque, guardando quelle dia che risalgono a novembre, Bulldozer sembra possa andare su AM3, Thuban su AM2+/AM3 e Llano chiaramente su un nuovo socket/chipset.
capitan_crasy
21-02-2010, 22:44
Mamma mia quanto mi gasa 'sto Llano...
Capitan, nella diapositiva in prima pagina c'è scritto 'Sabine', non 'Sabrine'... dov'è l'errore?
Comunque, guardando quelle dia che risalgono a novembre, Bulldozer sembra possa andare su AM3, Thuban su AM2+/AM3 e Llano chiaramente su un nuovo socket/chipset.
In effetti è Sabine e non Sabrine...:)
greeneye
22-02-2010, 09:30
Intervista a Samuel Naffziger (Amd) su Llano
http://www.insidehw.com/Editorials/Interviews/AMD-Llano-The-First-Accelerated-Processing-Unit.html
capitan_crasy
22-02-2010, 09:54
Intervista a Samuel Naffziger (Amd) su Llano
http://www.insidehw.com/Editorials/Interviews/AMD-Llano-The-First-Accelerated-Processing-Unit.html
Grazie per la segnalazione...
Due cose interessanti...
Llano sarà basato sull'architettura K10 ma non sarà un die shrink, mentre AMD non ha intenzione di proporre GPU senza CPU con tecnologia SOI...
Ieri stavo leggendo l'articolo di PC professionale del mese di Febbraio, sulle CPU con grafica integrata (quelle INTEL) e nominava anche il futuro Llano... Secondo PC professionale, i 480 shaders saranno capaci di dare 1 Teraflop di potenza. Quindi o sono shaders a 64 bit che possono fare 2 operazioni a 32 bit (e quindi 500GFlop per le doppia precisione) e vanno a circa 1 GHz, oppure sono shaders molto simili a quelli della serie 5000 e vanno a 2 GHz. Questa seconda opzione non è impossibile: il processo a 32nm SOI con HKMG dovrebbe avere un consumo molto inferiore al 40nm BULK, sopratuto minore leakage...
astroimager
22-02-2010, 11:56
Certo mi domando... il th ufficiale di Llano dove sarà collocato, nella sez. CPU o GPU?
Ieri stavo leggendo l'articolo di PC professionale del mese di Febbraio, sulle CPU con grafica integrata (quelle INTEL) e nominava anche il futuro Llano... Secondo PC professionale, i 480 shaders saranno capaci di dare 1 Teraflop di potenza. Quindi o sono shaders a 64 bit che possono fare 2 operazioni a 32 bit (e quindi 500GFlop per le doppia precisione) e vanno a circa 1 GHz, oppure sono shaders molto simili a quelli della serie 5000 e vanno a 2 GHz. Questa seconda opzione non è impossibile: il processo a 32nm SOI con HKMG dovrebbe avere un consumo molto inferiore al 40nm BULK, sopratuto minore leakage...
Ciao
Interessantissimo! Quindi si potrebbe ipotizzare che se non vi siano limitazioni di bandwidth della gpu integrata, Llano avrà una potezna grafica simile a quella di una HD4830 che tutt'ora fa girare quasi tutti i giochini tranne i soliti mattonazzi in maniera più che buona!
Ma a sto punto mi domando io che fine faranno le integrate nella mobo?
Inoltre sono quasi convino che con le apu di generazione successiva si assisterà ad un progressivo diminuimento del budget in transistor per la FPU della cpu di un apu, visto che la gpu è molto più performante in calcoli Fp non seriali.
Ciao
Interessantissimo! Quindi si potrebbe ipotizzare che se non vi siano limitazioni di bandwidth della gpu integrata, Llano avrà una potezna grafica simile a quella di una HD4830 che tutt'ora fa girare quasi tutti i giochini tranne i soliti mattonazzi in maniera più che buona!
Ma a sto punto mi domando io che fine faranno le integrate nella mobo?
Inoltre sono quasi convino che con le apu di generazione successiva si assisterà ad un progressivo diminuimento del budget in transistor per la FPU della cpu di un apu, visto che la gpu è molto più performante in calcoli Fp non seriali.
Le limitazioni di bandwidth purtroppo ci saranno sempre ed in più la banda sarà condivisa con la CPU... :(
Ma per quello detto per i drivers 10.2 e 10.3 e il ritorno dell'Hybrid crossfire, se ne vedranno delle belle...
Ovviamente scompariranno all'uscita di Llano, visto che Intel ha già provveduto e AMD lo farà appena non serviranno più, mentre nVidia è già scomparsa dai chipset.
Rimane un'incognita addizionale, ovvero che ne sarà delle VGA discrete di fascia bassissima, perché se Llano avrà 480SP continuare a proporre VGA con 64SP non sembra avere molto senso, e di qui ad un anno rimarrebbe spazio solo per VGA con performance da HD5830, almeno...
Ad AMD cambia poco, farà lo stesso sviluppo integrando il mainstream nelle CPU, risparmiandosi lo sviluppo del low end, mentre nVidia dovrebbe fare cassa solo sul mercato performance/high-end per finanziare R&D, ed è impossibile. D'altra parte molto dipende da quanto Intel riuscirà a migliorare le performance grafiche, perché se non ci riuscirà nVidia potrebbe sopravvivere in quello spazio ancora per qualche tempo.
Beh, ma la parte GPU è modulare... 480 SP sono, sempre a detta di PC professionale, 6 blocchi da 80... Prevedo che a seconda dei difetti di fabbricazione vedremo CPU con GPU da 80, 160, 240, 320, 400 e 480 SP...
capitan_crasy
22-02-2010, 13:00
Certo mi domando... il th ufficiale di Llano dove sarà collocato, nella sez. CPU o GPU?
Io direi CPU, dato che la funzione principale riguarda i core X86...
Le limitazioni di bandwidth purtroppo ci saranno sempre ed in più la banda sarà condivisa con la CPU... :(
Ma per quello detto per i drivers 10.2 e 10.3 e il ritorno dell'Hybrid crossfire, se ne vedranno delle belle...
Ciao
In effetti hai pienamente ragione, ora a contendersi l'accesso alla ram c'è il core x86-64 e la gpu. Inoltre mi immagino che dovranno introdurre un qualche tipo di arbiter o qualche cosa del genere in modo da evitare accessi contemporanei alla ram da parte di gpu e cpu. Cioè gli servono gli operandi ad ambo i due nello stesso indirizzo, chi va per primo?
Ovviamente scompariranno all'uscita di Llano, visto che Intel ha già provveduto e AMD lo farà appena non serviranno più, mentre nVidia è già scomparsa dai chipset.
Rimane un'incognita addizionale, ovvero che ne sarà delle VGA discrete di fascia bassissima, perché se Llano avrà 480SP continuare a proporre VGA con 64SP non sembra avere molto senso, e di qui ad un anno rimarrebbe spazio solo per VGA con performance da HD5830, almeno...
Ad AMD cambia poco, farà lo stesso sviluppo integrando il mainstream nelle CPU, risparmiandosi lo sviluppo del low end, mentre nVidia dovrebbe fare cassa solo sul mercato performance/high-end per finanziare R&D, ed è impossibile. D'altra parte molto dipende da quanto Intel riuscirà a migliorare le performance grafiche, perché se non ci riuscirà nVidia potrebbe sopravvivere in quello spazio ancora per qualche tempo.
Ciao
Azz addirittura da hd5830 in poi? Dunque se amd continua con sta filosofia invece che cambiare la gpu uno cambia direttamente l'apu? Mi sono perso qualcosa?
Ciao
In effetti hai pienamente ragione, ora a contendersi l'accesso alla ram c'è il core x86-64 e la gpu. Inoltre mi immagino che dovranno introdurre un qualche tipo di arbiter o qualche cosa del genere in modo da evitare accessi contemporanei alla ram da parte di gpu e cpu. Cioè gli servono gli operandi ad ambo i due nello stesso indirizzo, chi va per primo?
Bah... Attualmente negli X2-x3-x4, l'accesso alla RAM per i cores è round robin. Non so se per gli X6 sono passati a qualcosa di più efficiente. Penso che come minimo la GPU sia trattata come un altro core, o forse avrà due slot... Non so... Spero che per Llano abbiano cambiato algoritmo, perchè nel round robin, specialmente con molti cores, se sono in idle il loro slot è perso... E' vero anche, però, che il controller RAM è uno solo (o due a 64 bit) e quindi la latenza può essere alta, quindi non si avrebbero grosse differenze di prestazioni con un altro algoritmo...
Ciao
Azz addirittura da hd5830 in poi? Dunque se amd continua con sta filosofia invece che cambiare la gpu uno cambia direttamente l'apu? Mi sono perso qualcosa?
Beh, per quello che ho detto prima (480 SP per 1 Teraflop) a parte la banda RAM le prestazioni di questa APU sono spettacolari... Bisogna vedere il consumo... Se è veramente basso, secondo me potrebbero fare un pensierino a fare le GPU discrete con il 32nm SOI... Sarebbero dei pazzi a non provarci...
Bah... Attualmente negli X2-x3-x4, l'accesso alla RAM per i cores è round robin. Non so se per gli X6 sono passati a qualcosa di più efficiente. Penso che come minimo la GPU sia trattata come un altro core, o forse avrà due slot... Non so... Spero che per Llano abbiano cambiato algoritmo, perchè nel round robin, specialmente con molti cores, se sono in idle il loro slot è perso... E' vero anche, però, che il controller RAM è uno solo (o due a 64 bit) e quindi la latenza può essere alta, quindi non si avrebbero grosse differenze di prestazioni con un altro algoritmo...
Ciao
Infatti. Ogni tot cicli col round robin un core specifico ha la possibilità di parlare al MHC. Magari Llano prevederà un algoritmo differente, magari un buffer fifo per le richieste da smistare. Oppure avrà un mem controller unganged da 256bit 128dco e 128dc1.
In fondo quello che ammazza le prestazioni nel rendering di una gpu non sono tanto le latenze per ottenere gli operandi, oddio pure quelle, ma la B\w, visto che le latenze le può mascherare facendo thread switching tra le sue alu.
L'unico mio dubbio sul SOI per le GPU discrete è il tempo di aggiornamento full->full in mancanza degli half nodes che invece ci sono spesso per i processi bulk.
D'altra parte sono daccordo che la tecnologia di per sé è superiore, e presenterebbe notevoli vantaggi (soprattutto quello di scordarsi per sempre i pesantissimi problemi di leakage che ogni 3x2 si presentano sui vari processi di TSMC, ultimi 80nm e 40nm).
Hai ragione... Magari possono fare le versioni low end...
Ciao
Infatti. Ogni tot cicli col round robin un core specifico ha la possibilità di parlare al MHC. Magari Llano prevederà un algoritmo differente, magari un buffer fifo per le richieste da smistare. Oppure avrà un mem controller unganged da 256bit 128dco e 128dc1.
In fondo quello che ammazza le prestazioni nel rendering di una gpu non sono tanto le latenze per ottenere gli operandi, oddio pure quelle, ma la B\w, visto che le latenze le può mascherare facendo thread switching tra le sue alu.
Mmmhh... Allora non si complicheranno poi molto il NB e faranno un mero round robin con un paio di slot solo per la GPU...
Ho detto una cretinata...
Le SP della serie 5000 (e credo anche la 4000 e la 3000) sono in grado di fare 2 Flop per clock... Con 480SP per avere 1TFlop/s basta 1 GHz di clock... Che è già molto rispetto alle attuali schede...
Mi ha fatto rinsavire la slide sulla notizia della 5830, accreditata, con 800SP a 850 MHz di 1,36TFlop... 800 SP a 850 MHz con una operazione per clock sono 680 GFlop. Per avere 1360GFlop deve poter fare 2 operazioni per clock...
Sì, sono due flops per ciclo per alu, quindi circa 1.80TFlops per la 5830 (sono 1120 alu, non 800).
Ho scritto i dati della 5770... :doh:
Foglia Morta
02-03-2010, 11:40
http://www.xbitlabs.com/news/mobile/display/20100301223005_AMD_s_Sabine_Platform_Takes_Nearly_Final_Shape.html
AMD’s Sabine Platform Takes Nearly Final Shape.
AMD Sabine: Up to Four Cores, 20W – 59W TDP, DirectX 11 Core, USB 3.0, Vancouver GPU
The first Fusion platform by Advanced Micro Devices has taken nearly the final shape and some predictions can be made about notebooks powered by AMD Sabine platform. Based on the information from sources close to AMD, the Sabine will boast with a rather rich set of features and will also be very power efficient thanks to innovative design of Llano accelerated processing unit (APU).
As reported earlier, AMD Llano accelerated processing unit (APU) will have four x86 cores based on the current micro-architecture each of which will have 9.69mm² die size (without L2 cache), a little more than 35 million transistors (without L2 cache), 2.5W – 25W power consumption, 0.8V – 1.3V voltage and target clock-speeds at over 3.0GHz clock-speed. The clock-speeds will dynamically scale their clock-speeds and voltages within the designated thermal design power in order to boost performance when a program does not require all four processing engines or trim power consumption when there is no demand for resources. According to sources familiar with the matter, different versions of Llano processor will have thermal design power varying from 20W to 59W: high-end dual-core, triple-core and quad-core chips will have TDP between 35W and 59W; mainstream chips with two of four x86 cores will fit into 30W thermal envelope and low-power dual-core Llano chips will have 20W TDP.
At present AMD’s high-end quad-core microprocessors for mobile computers have thermal design power of 45W, whereas ATI Mobility Radeon HD 5000-series graphics processors with around 400 stream processors sports around 25W TDP. Considering the fact that the maximum configuration of Llano will include four x86 cores as well as 480 stream processors, it can be observed that power consumption of Llano will be a little lower compared to combined TDP of comparable central processing units (CPUs) and graphics processing units (GPUs) available today. It should be noted that the Llano will be made using 32nm SOI process technology, whereas current CPUs and GPUs are made using 45nm SOI and 40nm bulk fabrication processes, respectively.
AMD Sabine platform will also include code-named Hudson input/output controllers that will support PCI Express graphics port, 16 USB ports, USB 3.0 support (Hudson M3 only), 6 Serial ATA ports with RAID support, 1Gb Ethernet, integrated video DAC, integrated clock-generator and so on. Besides, Sabine may also feature optional Vancouver-series graphics processing units.
It is projected that AMD Sabine platform and Llano APUs will be released in Q1 2011.
AMD did not comment on the news-story.
astroimager
02-03-2010, 11:58
Mmm... mi sa che per rifarmi il portatile cerco di resistere ancora un anno... sarà dura, ma ne vale la pena... :sofico:
genesi86
02-03-2010, 12:28
scusatemi, una domanda banale.
AMD ha presentato il chipset 890 ke nn ha grosse differenze con il precedente chipset 790.
Ciò non può essere considerata come una prova in più per sperare ke i prossimi bulldozer saranno compatibili non solo col socket AM3, ma anke con il chipset 790?
Quindi, almeno in teoria, l'unica incognita restano i bios?
capitan_crasy
02-03-2010, 13:14
http://www.xbitlabs.com/news/mobile/display/20100301223005_AMD_s_Sabine_Platform_Takes_Nearly_Final_Shape.html
Grazie della segnalazione!
Secondo il sito Xbit lab AMD avrebbe quasi ultimato la nuova piattaforme chiamata Sabine, destinata al campo Mobile, composta dalle prime soluzioni AMD APU.
Secondo il sito ci saranno varie tipologie di APU per ogni tipo di piattaforma e mercato:
Le soluzioni "APU high-end" si potranno trovare in configurazioni Dual/Triple/Quad-core con un TDP che varia tra i 35W e i 59W.
Le soluzioni "APU mainstream" in configurazione Dual core avranno un TDP di 30W, mentre le soluzioni "APU low-power" sempre in configurazione Dual core avranno un TDP di 20W.
Attese per la prima parte del 2011 le piattaforme Sabine e Linx saranno composte anche dai nuovi southbridge AMD con integrato le porte SATA3.0 e le USB3...
unnilennium
02-03-2010, 18:54
Grazie della segnalazione!
Secondo il sito Xbit lab AMD avrebbe quasi ultimato la nuova piattaforme chiamata Sabine, destinata al campo Mobile, composta dalle prime soluzioni AMD APU.
Secondo il sito ci saranno varie tipologie di APU per ogni tipo di piattaforma e mercato:
Le soluzioni "APU high-end" si potranno trovare in configurazioni Dual/Triple/Quad-core con un TDP che varia tra i 35W e i 59W.
Le soluzioni "APU mainstream" in configurazione Dual core avranno un TDP di 30W, mentre le soluzioni "APU low-power" sempre in configurazione Dual core avranno un TDP di 20W.
Attese per la prima parte del 2011 le piattaforme Sabine e Linx saranno composte anche dai nuovi southbridge AMD con integrato le porte SATA3.0 e le USB3...
bellissimo... ci sarà da aspettare con ansia, sulla carta sembra perfetto e completo di tutto....
astroimager
02-03-2010, 19:38
scusatemi, una domanda banale.
AMD ha presentato il chipset 890 ke nn ha grosse differenze con il precedente chipset 790.
Ciò non può essere considerata come una prova in più per sperare ke i prossimi bulldozer saranno compatibili non solo col socket AM3, ma anke con il chipset 790?
Quindi, almeno in teoria, l'unica incognita restano i bios?
Per quello che si sa ora, sì... ma non pensare che la limitazione dei BIOS sia da poco!...
Io ho una delle prime AM2+ top-gamma, e penso una delle poche, se non l'unica, che supporta decentemente le ultime CPU... ma che arrivi fino a Thuban, ormai alle porte, la vedo dura. Non per la mancanza di qualche tecnologia particolare, ma perché Asus smetterà di sviluppare BIOS per la mia scheda (se non lo ha già fatto)...
Le AM3 appena uscite o che usciranno prossimamente dovrebbero supportare Bulldozer con buona probabilità, anche perché - in caso contrario - AMD rischierebbe di lanciare due piattaforme in due anni con possibilità di upgrade piuttosto limitate, se è vero che il socket di riferimento diventerà quello di Llano...
Athlon 64 3000+
02-03-2010, 22:08
Volevo fare una domanda riguardo a Buldozer in versione 8 core.
Se ipoteticamente Buldozer supportare le ddr2 e quindi con compatilità ddr2 non è che delle ddr2-800 potrebbero fargli da collo di bottiglia?
Domanda solo ipotetica visto che Buldozer andrà solo su AM3 e ddr3.
Ho detto una cretinata...
Le SP della serie 5000 (e credo anche la 4000 e la 3000) sono in grado di fare 2 Flop per clock... Con 480SP per avere 1TFlop/s basta 1 GHz di clock... Che è già molto rispetto alle attuali schede...
Mi ha fatto rinsavire la slide sulla notizia della 5830, accreditata, con 800SP a 850 MHz di 1,36TFlop... 800 SP a 850 MHz con una operazione per clock sono 680 GFlop. Per avere 1360GFlop deve poter fare 2 operazioni per clock...
Un SP equivale ad una semplice MAD, quindi due flops 32bit.
Non ricordo se le radeon possano manipolare senza penalità i calcoli che non prevedano l'arrotondamento, ossia le FMA...
Volevo fare una domanda riguardo a Buldozer in versione 8 core.
Se ipoteticamente Buldozer supportare le ddr2 e quindi con compatilità ddr2 non è che delle ddr2-800 potrebbero fargli da collo di bottiglia?
Di solito le cpu sono limitate più dalla latenza che dalla banda passante delle memorie odierne.
Molto probabilmente potenzieranno qualche buffer che accumuli le chiamate verso la ram...
Speriamo che i tempi tra la versione server di bulldozer e la desktop non siano così lontani come lo è stato per Istanbul.
Volevo fare una domanda riguardo a Buldozer in versione 8 core.
Se ipoteticamente Buldozer supportare le ddr2 e quindi con compatilità ddr2 non è che delle ddr2-800 potrebbero fargli da collo di bottiglia?
Domanda solo ipotetica visto che Buldozer andrà solo su AM3 e ddr3.
Abbassi il limite per le applicazioni limitate dalla RAM, ma ci sono comomunque applicazioni limitate dalla velocità della CPU.
Di certo sarebbe un grave handicap.
Anche se gli instambul sono 6 core con un dual cannel DDR2... E non se la cavano male...
Un SP equivale ad una semplice MAD, quindi due flops 32bit.
Non ricordo se le radeon possano manipolare senza penalità i calcoli che non prevedano l'arrotondamento, ossia le FMA...
Di solito le cpu sono limitate più dalla latenza che dalla banda passante delle memorie odierne.
Molto probabilmente potenzieranno qualche buffer che accumuli le chiamate verso la ram...
Speriamo che i tempi tra la versione server di bulldozer e la desktop non siano così lontani come lo è stato per Istanbul.
Dovranno modificare le SP in ottica fusion: le FPU del Buldozer possono fare una FMA senza penalità. Se le SP devono, in futuro, sostituire le unità FP, dovranno esserlo in futuro...
<<hacker>>
07-03-2010, 09:46
secondo me il phenom x 965 si comporta come il 9550 di intel:)
che ne pensate?
jrambo92
07-03-2010, 11:02
secondo me il phenom x 965 si comporta come il 9550 di intel:)
che ne pensate?
Penso che nelle recensioni del 940 di gennaio '09 il Q9550 risultava al pari del Phenom II...
ora si vuol far credere che sia alla pari con il 965......
Comunque è OT
Penso che nelle recensioni del 940 di gennaio '09 il Q9550 risultava al pari del Phenom II...
ora si vuol far credere che sia alla pari con il 965......
Comunque è OT
Quoto.
Vai a capire le recensioni. Meglio i test di utenti dei forum.
capitan_crasy
07-03-2010, 11:54
secondo me il phenom x 965 si comporta come il 9550 di intel:)
che ne pensate?
Penso che siano paurosamente OT...
maxsin72
14-03-2010, 19:26
Chiedo scusa se qualcuno lo ha già postato:
http://www.semiaccurate.com/forums/showthread.php?t=759
Sarà attendibile?
capitan_crasy
14-03-2010, 19:29
Chiedo scusa se qualcuno lo ha già postato:
http://www.semiaccurate.com/forums/showthread.php?t=759
Sarà attendibile?
Era già stato postato; comunque sia è un FAKE!
astroimager
15-03-2010, 21:49
4 GHz... :)
capitan_crasy
15-03-2010, 21:55
Questo su Bulldozer...
4 GHz... :)
Sembra che la voce delle pipeline più lunghe di Bulldozer comincia a far sentire i suoi effetti... :read:
astroimager
15-03-2010, 22:01
non tardino a tirarli fuori, che gli unicorni magici per i 5 GHz li prepariamo noi nel frattempo... :asd: :Perfido:
dark.halo
15-03-2010, 22:15
Sembra che la voce delle pipeline più lunghe di Bulldozer comincia a far sentire i suoi effetti... :read:
è come avevo pensato...anche netburst aveva pipeline molto lunghe e sappiamo come è andata a finire :muro: Secondo me l'approccio di AMD sarà differente pur conservando una pipeline più lunga del k10...chi vivrà vedrà
Ma i primi Opteron basati su bulldozer quando usciranno??? Q3 2010 o Q1 2011 ???
astroimager
15-03-2010, 22:27
è come avevo pensato...anche netburst aveva pipeline molto lunghe e sappiamo come è andata a finire :muro: Secondo me l'approccio di AMD sarà differente pur conservando una pipeline più lunga del k10...chi vivrà vedrà
AMD ha bisogno di scalare meglio con il clock, è sempre stata dietro Intel, anche se ultimamente cose stanno un po' cambiando...
Ma i primi Opteron basati su bulldozer quando usciranno??? Q3 2010 o Q1 2011 ???
Fine Q1 2011 minimo...
capitan_crasy
15-03-2010, 22:42
è come avevo pensato...anche netburst aveva pipeline molto lunghe e sappiamo come è andata a finire :muro: Secondo me l'approccio di AMD sarà differente pur conservando una pipeline più lunga del k10...chi vivrà vedrà
Non si può neanche lontanamente paragonare l'architettura netburst con Bulldozer.
Il primo aveva l'obbiettivo di raggiungere i 6Ghz, bulldozer sarà un clustered core...
Ma i primi Opteron basati su bulldozer quando usciranno??? Q3 2010 o Q1 2011 ???
Ufficialmente del 2011, personalmente prevedo del Q1 2011 per la serie Opteron e Q2 per le CPU desktop...
astroimager
15-03-2010, 23:01
Non si può neanche lontanamente paragonare l'architettura netburst con Bulldozer.
Il primo aveva l'obbiettivo di raggiungere i 6Ghz, bulldozer sarà un clustered core...
Non c'erano sparate addirittura fino a 10 GHz?
vBulletin® v3.6.4, Copyright ©2000-2025, Jelsoft Enterprises Ltd.