[Thread Ufficiale] Aspettando ZEN

[davo30]

era scritto nella tabella che hai postato :D ed anche gli intel sono così e BD, solo jaguar è 3 cicli

riga "L1D latency (clk)"



ah... io in inglese mi perdo :muro:



:asd:

beh dai con un ES A0 a 3ghz e 95w mi sento sereno, un po'...
Si ma da 3 a 5ghz è come passare da una panda a un Ferrari..... Mi pare improbabile che abbiano scelto di rifare un'architettura basata sulle alte frequenze. Per me sarebbe una scelta totalmente folle, più che altro vista la fonderia partner che si ritrova

Inviato dal mio XT1092 utilizzando Tapatalk

[bjt2]

era scritto nella tabella che hai postato :D ed anche gli intel sono così e BD, solo jaguar è 3 cicli

riga "L1D latency (clk)"



ah... io in inglese mi perdo :muro:



:asd:

beh dai con un ES A0 a 3ghz e 95w mi sento sereno, un po'...

Sto diventando vecchio... :cry:

Veloce comparazione Zen vs XV (e BD tra parentesi) by dresdenboy http://forums.anandtech.com/showpost.php?p=38067589&postcount=108

It should be a significant improvement. I might put them side by side into a table together with some Intel uarchs, as IDC asked for. A short comparison:
Zen vs. XV as ST(MT for BD):
Decode: 4 + uOp$ vs. 4(4)
ALU: 4 vs. 2(4)
AGU: 2 vs. 2(4)
FMAC: 2 vs. 2
FMUL+FADD : 4 vs. 2
L1 D$: 32kB vs. 32kB (64kB)
L1 I$: 32kB? + uOp$ + more ITLBs vs. 96kB
Branch prediction: likely better in Zen, and checkpointing reduces effective branch misprediction penalty
L2$: 512k (faster) vs. 1MB (slow)
power efficiency (process normalized): likely goes up

ST will see a jump from wider uarch, while MT depends on power efficiency.

[paolo.oliva2]

Sto diventando vecchio... :cry:

Veloce comparazione Zen vs XV (e BD tra parentesi) by dresdenboy http://forums.anandtech.com/showpost.php?p=38067589&postcount=108

"ST will see a jump from wider uarch, while MT depends on power efficiency."

Vorrebbe dire che Zen farebbe un gran salto in ST? E per l'MT dipenderebbe dall'efficienza? Beh... se fa un gran salto in ST, con X8 95W in MT lo farebbe ancor più, perchè ci starebbero 12 core nei 140W alla stessa frequenza di un X8 95W.

[bjt2]

http://forums.anandtech.com/showpost.php?p=38086308&postcount=187

Ancora sulle AVX: Carrizo è più lenta su AVX di Skylake, mentre Jaguar, nonostante il clock più basso, rivaleggia con Skylake e lo batte anche in un test. Il team di jaguar è confluito in quello di Zen e si aspetta che Zen sia una sorta di doppio Jaguar che esegue 2 thread in SMT, ottimizzato per le alte frequenze (leggi: con un FO4 minore di Jaguar)...

EDIT: Jaguar straccia Skylake nella latenza, anche assoluta, tenendo conto del clock, ma ovviamente skylake lo straccia nel throughput perchè ha 2 unità a 256bit contro le una a 128b di jaguar... Ma se accoppi la latenza di jaguar, con le 4 pipeline FP128...

[bjt2]

"ST will see a jump from wider uarch, while MT depends on power efficiency."

Vorrebbe dire che Zen farebbe un gran salto in ST? E per l'MT dipenderebbe dall'efficienza? Beh... se fa un gran salto in ST, con X8 95W in MT lo farebbe ancor più, perchè ci starebbero 12 core nei 140W alla stessa frequenza di un X8 95W.

Bulldozer ha CMT e Zen SMT. Se fai l'equazione 1 core Zen= 1 modulo BD, il MT aumenta di poco. Il MT in genere si misura a parità di thread... E' chiaro che un 8 core Zen, avendo 16 thread, schiaccia in MT Bulldozer che ne ha 8...

[george_p]

tu quindi mi pare di aver capito che nei calcoli di IPC per Zen consideri anche Bristol Ridge, ma Bristol Ridge dovrebbe avere lo stesso IPC di Carrizo 2015 e del Athlon 845 con però un clock più elevato, giusto?
secondo Dresdenboy XV ha +20~25% di IPC tra ST ed MT su PD e quindi, si, siamo o per meglio dire dovrebbe essere a +68% tra PD e Zen

http://forums.anandtech.com/showpost.php?p=38146501&postcount=807
XV_IPC_INCREASE = 1.2 for ST, 1.26 for MT

40% IPC increase given as throughput increase is uncommon, I think. And comparing cores to modules is nonsense, as said before.

Da ciò che scrive AMD BR offre prestazioni in più, sinceramente mi auspico anche in cinebench un almeno 10% sia ST che MT, me lo auguro.

Bristol Ridge utilizza la stessa architettura dell'APU Carrizo (CPU Excavator e iGPU GCN3) ma ha il controller delle memorie DDR4 abilitato per offrire una maggiore bandwidth e sfrutta alcune nuove tweak. AMD parla di prestazioni superiori del 50% rispetto alle APU Kaveri e del 15% rispetto all'attuale generazione Carrizo.

Fonte: B&C: Preview Bristol Ridge (http://www.bitsandchips.it/9-hardware/6827-preview-amd-bristol-ridge-per-mobile-carrizo-ddr4)

[digieffe]

tu quindi mi pare di aver capito che nei calcoli di IPC per Zen consideri anche Bristol Ridge, ma Bristol Ridge dovrebbe avere lo stesso IPC di Carrizo 2015 e del Athlon 845 con però un clock più elevato, giusto?


mi ricostruite un po' il percorso evolotuivoe come s'inquadrano SB, SR, PD, XV, carizzo, 845, Bristol ridge?

non capisco soprattutto gli utlimi 3.

[Wolfhang]

Da ciò che scrive AMD BR offre prestazioni in più, sinceramente mi auspico anche in cinebench un almeno 10% sia ST che MT, me lo auguro.


In quella slide carrizo ha un +40% su kaveri...speriamo non sia lo stesso 40% di Zen su XV

[paolo.oliva2]

@Bjt2

A prescindere da quale frequenza def potrà arrivare Zen X8, credo che comunque il 14nm FinFet abbia una impennata di TDP oltre una certa frequenza.

Partendo dal concetto che il 14nm FinFet abbia un leakage basso, molto basso, incrementare il numero di transistor (tipo da X8 95W a X12 140W alla stessa frequenza def) darebbe molto più margine di incremento potenza MT di quanto non lo possa dare aumentando la frequenza def nel limite di 140W TDP ma restando a X8.

Credo che rispecchi il comportamento di Carrizo/8370... cioè magari Zen potrà anche arrivare a 4GHz def e forse più, ma poi per guadagnare un 300/400MHz ci vorrebbe un vagone di TDP... e si spiegherebbe il discorso di puntare molto più su un aumento di core (anche *4 :eek:), perchè probabilmente il 14nm FinFet su frequenze 2,5GHz/3GHz cosumerebbe tipo un procio cellulare... ma con il vantaggio che Zen per pareggiare XV basterebbe il 40% in meno di frequenza (+40% di IPC). In poche parole... un Zen a 3GHz corrisponderebbe a ~5GHz di un PD (+68% di IPC), quindi già quell'ES Zen 3GHz 95W andrebbe l'8% in più di un 9590 220W TDP senza contare l'SMT.

[paolo.oliva2]

sarà dato solo dal clock superiore però quel +15% e su mobile anche perché carrizo desktop non esiste :stordita:



SB sarebbe sandy bridge?

Carrizo è XV ovvero 845, mentre Bristol Ridge sarà sia su mobile che su desktop ed è un Carrizo con steroidi :D

in ST l'IPC grosso modo è così:

PD 100 ----- +5~7%
SR 105~107 +12~15%
XV 120 ----- +40%
Zn 168

Per fare un esempio, l'ES Zen 3.0 95W, corrisponderebbe a:

un 8350 @5,04GHz su 8 TH e valutando un +30% in SMT, un 8350 @6,552GHz. ed il tutto in 95W TDP.
Pensare che da un ES AMD non riesca a incrementare la frequenza.... BD ES era 2,8GHz, guadagnò in tutta fretta solamente 800MHz con l'8150 (circa +30%), incrementato a 1,2GHz con PD (+45%).
Se poi si conta che i 2,8GHz dell'ES BD erano con 125W TDP, mentre i 3GHz di Zen sono con 95W TDP, è ovvio che Zen ha comunque una riserva di TDP sfruttabile (95W vs 125W = 30W), cosa che Zambesi non aveva.

[digieffe]

SB sarebbe sandy bridge?

Carrizo è XV ovvero 845, mentre Bristol Ridge sarà sia su mobile che su desktop ed è un Carrizo con steroidi :D

in ST l'IPC grosso modo è così:

PD 100 ----- +5~7%
SR 105~107 +12~15%
XV 120 ----- +40%
Zn 168

SB = refuso : BD

quindi BristolR è il successore di carizzo prima della apu zen?

[digieffe]

Fixed :D

anche a 3ghz rullerebbe abbastanza, ma non stai considerando che L'ES di bulldozer FX-8150 nel giugno 2011 con step B0/B1 girava a 2.8ghz def e 3.2ghz turbo poi portato a 3.6/4ghz come step B2g ad ottobre 2011

ci sono tutte le carte per girare a frequenza def 4ghz e turbo 4.4ghz

e non consideri che salire di frequenza con un fo4 basso è molto più facile e meno dispendioso in termini di watt rispetto ad un fo4 medio come appunto fo4 15~17 vs 22~24

ps. alta frequenza non vuol dire basso IPC per forza :)

sono d'accordo con il fatto che ci sono tutte le carte per girare a frequenza def 4ghz e turbo 4.4ghz, ma non a 95w... probabilmente 140w

[george_p]

Bisogna poi capire cosa significhi allora "e sfrutta alcune nuove tweak" dove tweak dovrebbe essere "miglioria".
Sono sempre dell'idea che far uscire un excavator per desktop con le stesse prestazioni del carrizo mobile... bah, scelta da polli.

Staremo a vedere quando esce.

[tuttodigitale]

Non ricordo dove l'ho letto, comunque mi sembra plausibile l'IPC ST, perchè non si può confrontare mele (SMT) con pere (CMT) e se intentevano throughput, scrivevano throughput e non IPC...
questa dove salta fuori :rolleyes:
throughput e ipc sono concetti diversi seppur collegati tra loro. Da quanto IPC è diventato sinonimo di ILP?:confused:
uno studio del 2005 dell'University of Rhode Island, è intitolato ILP is Dead, Long Live IPC! , sotto intendendo che è possibile migliorare l'ipc sacrificando le prestazioni nel ST.:;)

Non voglio che qualcuno ci rimanga male...le latenze sono molto alte, AMD non ha mai parlato di ILP, ma si è fermata ad un generico IPC. E poi che senso ha fare confronti disabilitando il SMT, è pur sempre una caratteristica importante del core ZEN.

E poi arriva Cioccofoundry con i 14nm che reggono al massimo 3ghz e siamo punto è a capo.

Inviato dal mio XT1092 utilizzando Tapatalk

se reggono massimo 3 GHzcon un fo4 17, sulla carta sono solo 2,1GHz per un FO4 24....
se il silicio è pessimo lo sarà anche per l'architettura ad alto IPC :(

Si ma da 3 a 5ghz è come passare da una panda a un Ferrari..... Mi pare improbabile che abbiano scelto di rifare un'architettura basata sulle alte frequenze. Per me sarebbe una scelta totalmente folle, più che altro vista la fonderia partner che si ritrova

invito a riflettero di quanto sia andato bene k10 sui 32nm , con ben 6 mesi di sviluppo non programmato.
il silicio non guarda in faccia a nessuno. Se fa schifo, fa schifo, c'è poco da fare.

[tuttodigitale]

sono d'accordo con il fatto che ci sono tutte le carte per girare a frequenza def 4ghz e turbo 4.4ghz, ma non a 95w... probabilmente 140w
manca un elemento fondamentale la complessità di ZEN.
Come ha detto bjt2, al momento non c'è motivo per pensare ad un decadimento delle prestazioni per transistor rispetto a XV..
un +40% di ipc potrebbe tradursi in appena +40% (pure meno) rispetto ad XV.
Questo significherebbe che un core Skylake sarebbe comunque più grande del 50% circa...un octa core potrebbe essere più piccolo a di un 6 core..
considerando che il FO4, a 4 GHz potrebbe voler dire 1-1,1V....probabilmente saremmo abbondantemente sotto al TDP...

[Free Gordon]

Guardando le latenze delle istruzioni direi di NO: Jaguar ci mette 43 cicli per fare una divisione intera a 128/64 bit. Ed è una architettura low cost e low power. Zen ci mette circa il doppio e un po' di più di BD. Perchè l'architettura di punta dovrebbe metterci di più di una a basso consumo? L'unica spiegazione è che il FO4 di Zen è al massimo pari a quello di BD...


Quindi non ho capito na fava :sofico:

Se ha lo stesso FO4 di BD, non dovrebbe avere una pipe con molti stadi e vocazione per le alte frequenze? Quindi, in teoria, un IPC molto più basso di un Haswell/Broadwell? :stordita:

[tuttodigitale]

@Bjt2

A prescindere da quale frequenza def potrà arrivare Zen X8, credo che comunque il 14nm FinFet abbia una impennata di TDP oltre una certa frequenza.

questa frequenza è 4,1GHz HDL :read:
4,7GHz HPL :read:
su uno sconosciuto core ARM (visto che è Samsung credo sia l'a72). C'è da stare tranquilli :cool:

Stasera cerco quel bel grafico (giuro).. c'è anche l'andamento del consumo (per adesso ti accenno che mi è sembrato straordinariamente buono) a variare della frequenze, con le varie combinazioni di transistor e librerie :cool:

[Free Gordon]

http://forums.anandtech.com/showpost.php?p=38086308&postcount=187
Ancora sulle AVX: Carrizo è più lenta su AVX di Skylake, mentre Jaguar, nonostante il clock più basso, rivaleggia con Skylake e lo batte anche in un test. Il team di jaguar è confluito in quello di Zen e si aspetta che Zen sia una sorta di doppio Jaguar che esegue 2 thread in SMT, ottimizzato per le alte frequenze (leggi: con un FO4 minore di Jaguar)...
EDIT: Jaguar straccia Skylake nella latenza, anche assoluta, tenendo conto del clock, ma ovviamente skylake lo straccia nel throughput perchè ha 2 unità a 256bit contro le una a 128b di jaguar... Ma se accoppi la latenza di jaguar, con le 4 pipeline FP128...

Quindi sarebbero partiti dall'architettura jaguar...
Sinceramente ci speravo, dall'alto della mia ignoranza, a occhio mi è sempre parsa la cosa più sensata.. :stordita:

[Free Gordon]

le hanno fuse :)
hanno preso il meglio di XV, il meglio di Jaguar e aggiunto il talento di Keller :read:

Speriamo sia un minestrone piccante e afrodisiaco! :sofico: :oink: :oink:

Forza AMD!!!! :cool: :cool: :cool:

[bjt2]

questa dove salta fuori :rolleyes:
throughput e ipc sono concetti diversi seppur collegati tra loro. Da quanto IPC è diventato sinonimo di ILP?:confused:
uno studio del 2005 dell'University of Rhode Island, è intitolato ILP is Dead, Long Live IPC! , sotto intendendo che è possibile migliorare l'ipc sacrificando le prestazioni nel ST.:;)

Questa non l'ho capita. IPC sta per istruzioni per clock. Migliorare l'IPC sacrificando le prestazioni nell'ST può solo significare che per avere un IPC più alto, si è dovuti sacrificare il clock massimo... Per IPC in ST intendo dire proprio quello che ho detto: istruzioni per clock con un core Zen caricato con un solo thread... Indipendentemente dal fatto che per salire in IPC hanno dovuto sacrificare il clock massimo oppure no (come noi speriamo). Cos'altro può significare? :confused:

Quindi non ho capito na fava :sofico:

Se ha lo stesso FO4 di BD, non dovrebbe avere una pipe con molti stadi e vocazione per le alte frequenze? Quindi, in teoria, un IPC molto più basso di un Haswell/Broadwell? :stordita:

Si può fare una architettura a basso FO4 e alto IPC...

Quindi sarebbero partiti dall'architettura jaguar...
Sinceramente ci speravo, dall'alto della mia ignoranza, a occhio mi è sempre parsa la cosa più sensata.. :stordita:

Guardando le prestazioni AVX si, ma il divisore intero è più lento di quello di Jaguar...

[Mister D]

Voglio solo ricordare che è solo la nostra interpretazione, magari viziata dagli ottimi risultati dell'architettura Intel, ci ha portato a credere fin da subito ad un aumento di tale entità nel ST.. Ma chi l'ha detto? AMD? Certo che no!

+40% di ipc core to core, da che mondo è mondo, significa che un core esegue complessivamente +40% di istruzioni per ciclo di clock. E, guarda caso, il SMT è una tecnica utile ad aumentare l'ipc attraverso il parallelismo a livello di thread (TLP).
Siamo noi, che abbiamo interpretato questo fatto come Single Threaded IPC, quello ottenuto mediante il parallelismo a livello di istruzione (ILP).

occhio. che 4GHz +40% di ipc complessivo, siamo già a livello di un esacore, e in 95W non è male. A 5GHz, cosa tutt'altro che remota (viste le latenze sembrerebbe raggiungibile in piena efficienza addirittura con le HDL :O) , siamo a livelli superiori dell'octa-core :read: (prestazioni core to core più alte :cool: )

Ho qualche perplessità sull'ipc, ma le prestazioni, con un clock di SOLI 4GHz, saranno estremamente positive, soprattutto considerando i 95W, in tutti i casi, anche quello di ipc basso...

Tuttodigitale e lo dici come me??:D
Sono sempre stato un sostenitore dell'architettura BD e un fortemente critico sulla prima implementazione causa sia sfiga atavica sui pp soi sia su alcune scelte sbagliate dettate chissà da quali ragionamenti (poco tempo per arrivare in tempo sul mercato quando si era già in ritardo, aspettative altissime sul silicio, ingegneri che avevano alzato il gomito, boh) ergo a me fa piacere vedere che hanno mantenuto lo stesso FO4 a patto che la cpu vada indipendentemente dal silicio e questo vuol dire che sebbene la tua teoria possa essere valida c'è un ma. Ok il SMT aiuta il parallelismo ma se loro intendono quello non puoi scrivere, per me, +40% IPC rispetto core XV.
Se era quello avrebbero messo +40 rispetto modulo XV (perché il CMT è un altro metodo di aumento del parallelismo, a livello di thread e non di istruzione). Io rimango dell'idea che visto quanto amd abbia preso m*** in faccia sulle prestazioni in ST dei propri core, penso invece che quel +40% sia da intendersi esattamente sul core singolo e in ST. E poi aggiungi il SMT come aumento in MT a contrasto di una vera seconda unità integer di un mudulo.
In definitiva credo che sia più valido il calcolo mio modo1 che il modo2 (+40% modulo XV SMT compreso) e se ti ricordi il calcolo modo1 veniva minore del modo2.:sofico:
La tua obbiezione è che si potrebbe pensare: ma come cavolo si fa ad aumentare in ST del 40% le prestazioni di un core di solo IPC senza considerare il SMT e senza aumentare il FO4? Risposta: Keller :D

[tuttodigitale]

Questa non l'ho capita. IPC sta per istruzioni per clock. Migliorare l'IPC sacrificando le prestazioni nell'ST può solo significare che per avere un IPC più alto, si è dovuti sacrificare il clock massimo... Per IPC in ST intendo dire proprio quello che ho detto: istruzioni per clock con un core Zen caricato con un solo thread... Indipendentemente dal fatto che per salire in IPC hanno dovuto sacrificare il clock massimo oppure no (come noi speriamo). Cos'altro può significare? :confused:
IPC significa semplicemente istruzioni per clock: un supercomputer elabora certamente più istruzioni per ciclo di clock grazie alle migliaia di unità di calcolo presenti...
un aumento dell'ipc si può ottenere anche aumentando semplicemente le unità di calcolo, mediante il parallelismo a livello di thread

mi focalizzerei su questo punto

è stato apertamente detto che è una architettura orientata a 360°, per tanto fatta anche per viaggiare a medio-basse frequenze senza sacrificare troppo le prestazioni a vantaggio del TDP (mobile?).
il fo4 17, è secondo il famoso studio IBM, adatto anche al mobile.Ed XV ha confermato ampiamente questo fatto..

PS quella famosa (a furia di ripeterlo) ignota architettura Arm, gira a 3,3 GHz (3 GHz con buona efficienza) con transistor RVT, quelli usati dai SoC da pochi watt, seppur appesantiti dalle HDL. Penso di avere detto tutto :cool:,

[bjt2]

IPC significa semplicemente istruzioni per clock: un supercomputer elabora certamente più istruzioni per ciclo di clock grazie alle migliaia di unità di calcolo presenti...
un aumento dell'ipc si può ottenere anche aumentando semplicemente le unità di calcolo, mediante il parallelismo a livello di thread

Infatti Zen ha più porte di INTEL e anche di BD e potenzialmente potrebbe avere un IPC in ST anche più alto dei vari INTEL... Ma ovviamente poi ci sono le dipendenze tra le varie istruzioni e l'esecuzione speculativa e out of order ecc...

Attenzione: io mi riferisco all'IPC di una singola unità (CPU core) e con un solo thread... L'IPC che tu citi di un supercomputer è appunto il numero di istruzioni TOTALI (medio, massimo, a seconda di cosa si vuole dire) che un sistema può processare per clock, se caricato con un numero adeguato di thread, ad esempio PEAK FLOPS per una GPU, oppure nell'era delle battaglie RISC vs CISC si confrontavano le MIPS medie o su un dato carico di riferimento, ma qui era già più difficile perchè la I sta per istruzioni, mentre in FLOPS la O sta per operazioni ed è più definita: ad esempio una FMAC è una istruzione ma due operazioni... Per risolvere sono stati inventati i benchmark come lo SPEC (int, fp, totale), in modo da definire una prestazione più o meno assoluta... Insomma un casino... :D

[Mister D]

questa dove salta fuori :rolleyes:
throughput e ipc sono concetti diversi seppur collegati tra loro. Da quanto IPC è diventato sinonimo di ILP?:confused:
uno studio del 2005 dell'University of Rhode Island, è intitolato ILP is Dead, Long Live IPC! , sotto intendendo che è possibile migliorare l'ipc sacrificando le prestazioni nel ST.:;)

Non voglio che qualcuno ci rimanga male...le latenze sono molto alte, AMD non ha mai parlato di ILP, ma si è fermata ad un generico IPC. E poi che senso ha fare confronti disabilitando il SMT, è pur sempre una caratteristica importante del core ZEN.

cut...


Quello studio appunto (e intuisco dal titolo molto espressivo) sembrerebbe dire che se aumentare ancora la complessità di un core a livello di pipeline (ergo >FO4 o aumento n.ro pipeline -> modi di incremento dell'ILP) è poco fattibile per aumento die size (perché si aumentano i transistor con quei 2 metodi di incremento dell'ILP) che a suo volta fa diminuire la resa produttiva e le frequenze gestibili da quell'architettura, si può aumentare l'IPC in altro modo. Ora io non me la sono letto l'articolo (e se riesci a trovarlo e postarlo, gliela do volentieri una letta) suppongo che quando dice IPC non intenda anche troughput ma proprio l'aumento delle istruzioni processate in un ciclo di clock. Probabilmente suggerisce che è arrivato il momento di ripensare le istruzioni, le varie operazioni su queste e su tutti gli altri possibili colli di bottiglia che stanno intorno al core, soprattutto se il core è già complesso. E questo lo ricollego allo studio di IBM, ricordato ancora da bjt2 e che anche tu conosci, in cui il FO4 17 è idealmente il miglior compromesso per massimizzare IPC*freq/consumo. IPC*freq che ricordo essere le IPS istruzioni per secondo.
Detto questo se il livello di parallelismo delle istruzioni può essere aumentato attraverso aumento del numero delle pipe o della complessità delle stesse, il SMT non ha questo scopo. Il SMT aumenta il thruoghput (la tradurrei come capacità di elaborazione) attraverso lo sfruttamento dei tempi morti delle stesse pipe simulando all'OS la presenza di uno o più core. E infatti in un SMT a 2 vie ogni core processa simultaneamente 2 thread e l'OS pensa che ci siano 2 core. Ma quando processa 2 thread? Quando questi 2 benedetti thread non sono in relazione di dipendenza e quando le pipeline sono in attesa per uno dei due. Quando la pipe è in attesa? Dipende dal software. Se il software ha codice che può essere parallelizzato questo viene gestito in tanti piccoli thread e non essendo in relazioni di dipendenza vengono messi in pasto ai core che però rimangono singoli e solo per il raddoppio dei registri possono processare 2 thread, ma se il software è composto da codice seriale il SMT potrà far poco o nulla. E poi si aggiunge l'ottimizzazione del codice di un software. Se un codice, anche seriale, è scritto per ottimizzare i tempi di elaborazione farà stallare poco le pipe (ergo pochi tempi morti) ergo ancora entrerà poco in gioco il SMT. Viceversa un software scritto ad cacchium sai quanti tempi morti può introdurre? Ergo il SMT ti aiuta, altrimenti puoi avere la tua potentissima architettura a IPC stellare (chi ha detto intel?) e poi girarsi i pollici:sofico:
Dove voglio arrivare? Semplicemente che sarebbe stato poco furbo per amd fare una previsione sul loro SMT perché nonostante in fase di progettazione e sviluppo prototipico abbiano degli strumenti di simulazione, come fai a sapere quando realmente uscirà la tua cpu come sarà scritto il software??? E' da pazzi pensare di tirare fuori un numero medio da sbattere sul tavolo degli azionisti (e poi sui nostri monitor). Pensaci ma è più facile che con tutto quello che hanno progettato su carta abbiano fatto simulazioni su quante istruzioni il singolo core possa processare in un ciclo di clock. Ma non avete notato che se per llano si erano sbilanciati sulla frequenza sulle slide qua su zen hanno scritto solo cose sicure:
- architettura fortemente rivista con "disegno completamente nuovo del core" basata su IPC alto (e qua si sono sbilanciati su un numero);
- adozione del SMT per aumentare il thruoghput;
- Alta banda passante e sistema di cache a bassa latenza (ma quanto bassa? e con riferimento a che frequenza?????);
- cpu ad alta efficienza grazie ai Finfet.

Questo si legge dalle slide oltre quella famosa del +40%. Non hanno specificato nulla su cui non potevano dare numeri (e meno male dico io, perché forse con l'altra dirigenza avremmo avuto slide piene zeppe di numeri su previsioni fatte dall'Ing. Cane cit. "Mille") e cioè quando basse le latenze perché dipende dal silicio, quanto efficiente perché dipende dal silicio e quanta frequenza perché dipende dal silicio.
L'unico numero è sull'IPC che è difficile da considerare in MT perché quello sarebbe ancora il thruoghput. Anzi hanno proprio evidenziato "Zen core" "Excavatore core". Non so mica, ma cosa dovevano scrivere? Quel +40% per me si riferisce all'ipc in st e non vedo altra strada.;)

PS: ho fatto il mio mappazzone ah ah

[Ren]

questa frequenza è 4,1GHz HDL :read:
4,7GHz HPL :read:
su uno sconosciuto core ARM (visto che è Samsung credo sia l'a72). C'è da stare tranquilli :cool:

Stasera cerco quel bel grafico (giuro).. c'è anche l'andamento del consumo (per adesso ti accenno che mi è sembrato straordinariamente buono) a variare della frequenze, con le varie combinazioni di transistor e librerie :cool:

Dai che siamo curiosi...;)

Cerca anche le condizioni del test, magari è stato fatto su Marte, dove i TDP sono bassi ad alta frequenza...:sofico: :sofico: :sofico:

[paolo.oliva2]

Quindi sarebbero partiti dall'architettura jaguar...
Sinceramente ci speravo, dall'alto della mia ignoranza, a occhio mi è sempre parsa la cosa più sensata.. :stordita:

Veramente quando era uscito Jaguar che non aveva il CMT, io avevo detto che se il problema fosse il CMT, perchè non sviluppare Jaguar? Mi hanno mangiato la faccia icendo che era un procio per gioco.....

[Ren]

Una cosa che non sapevo: 4 cicli di latenza ipotizzati per la L1... Una tale alta latenza vuol dire o che AMD fa schifo nel fare caches, oppure che Zen è una CPU ad alto clock... :D Scegliete pure...

Anche intel usa 4 cicli di latenza, forse dettati dalla complessità del BP.

[bjt2]

Anche intel usa 4 cicli di latenza, forse dettati dalla complessità del BP.

Magari ha molte vie...

[paolo.oliva2]

Quello studio appunto (e intuisco dal titolo molto espressivo) sembrerebbe dire che se aumentare ancora la complessità di un core a livello di pipeline (ergo >FO4 o aumento n.ro pipeline -> modi di incremento dell'ILP) è poco fattibile per aumento die size (perché si aumentano i transistor con quei 2 metodi di incremento dell'ILP) che a suo volta fa diminuire la resa produttiva e le frequenze gestibili da quell'architettura, si può aumentare l'IPC in altro modo. Ora io non me la sono letto l'articolo (e se riesci a trovarlo e postarlo, gliela do volentieri una letta) suppongo che quando dice IPC non intenda anche troughput ma proprio l'aumento delle istruzioni processate in un ciclo di clock. Probabilmente suggerisce che è arrivato il momento di ripensare le istruzioni, le varie operazioni su queste e su tutti gli altri possibili colli di bottiglia che stanno intorno al core, soprattutto se il core è già complesso. E questo lo ricollego allo studio di IBM, ricordato ancora da bjt2 e che anche tu conosci, in cui il FO4 17 è idealmente il miglior compromesso per massimizzare IPC*freq/consumo. IPC*freq che ricordo essere le IPS istruzioni per secondo.
Detto questo se il livello di parallelismo delle istruzioni può essere aumentato attraverso aumento del numero delle pipe o della complessità delle stesse, il SMT non ha questo scopo. Il SMT aumenta il thruoghput (la tradurrei come capacità di elaborazione) attraverso lo sfruttamento dei tempi morti delle stesse pipe simulando all'OS la presenza di uno o più core. E infatti in un SMT a 2 vie ogni core processa simultaneamente 2 thread e l'OS pensa che ci siano 2 core. Ma quando processa 2 thread? Quando questi 2 benedetti thread non sono in relazione di dipendenza e quando le pipeline sono in attesa per uno dei due. Quando la pipe è in attesa? Dipende dal software. Se il software ha codice che può essere parallelizzato questo viene gestito in tanti piccoli thread e non essendo in relazioni di dipendenza vengono messi in pasto ai core che però rimangono singoli e solo per il raddoppio dei registri possono processare 2 thread, ma se il software è composto da codice seriale il SMT potrà far poco o nulla. E poi si aggiunge l'ottimizzazione del codice di un software. Se un codice, anche seriale, è scritto per ottimizzare i tempi di elaborazione farà stallare poco le pipe (ergo pochi tempi morti) ergo ancora entrerà poco in gioco il SMT. Viceversa un software scritto ad cacchium sai quanti tempi morti può introdurre? Ergo il SMT ti aiuta, altrimenti puoi avere la tua potentissima architettura a IPC stellare (chi ha detto intel?) e poi girarsi i pollici:sofico:
Dove voglio arrivare? Semplicemente che sarebbe stato poco furbo per amd fare una previsione sul loro SMT perché nonostante in fase di progettazione e sviluppo prototipico abbiano degli strumenti di simulazione, come fai a sapere quando realmente uscirà la tua cpu come sarà scritto il software??? E' da pazzi pensare di tirare fuori un numero medio da sbattere sul tavolo degli azionisti (e poi sui nostri monitor). Pensaci ma è più facile che con tutto quello che hanno progettato su carta abbiano fatto simulazioni su quante istruzioni il singolo core possa processare in un ciclo di clock. Ma non avete notato che se per llano si erano sbilanciati sulla frequenza sulle slide qua su zen hanno scritto solo cose sicure:
- architettura fortemente rivista con "disegno completamente nuovo del core" basata su IPC alto (e qua si sono sbilanciati su un numero);
- adozione del SMT per aumentare il thruoghput;
- Alta banda passante e sistema di cache a bassa latenza (ma quanto bassa? e con riferimento a che frequenza?????);
- cpu ad alta efficienza grazie ai Finfet.

Questo si legge dalle slide oltre quella famosa del +40%. Non hanno specificato nulla su cui non potevano dare numeri (e meno male dico io, perché forse con l'altra dirigenza avremmo avuto slide piene zeppe di numeri su previsioni fatte dall'Ing. Cane cit. "Mille") e cioè quando basse le latenze perché dipende dal silicio, quanto efficiente perché dipende dal silicio e quanta frequenza perché dipende dal silicio.
L'unico numero è sull'IPC che è difficile da considerare in MT perché quello sarebbe ancora il thruoghput. Anzi hanno proprio evidenziato "Zen core" "Excavatore core". Non so mica, ma cosa dovevano scrivere? Quel +40% per me si riferisce all'ipc in st e non vedo altra strada.;)

PS: ho fatto il mio mappazzone ah ah

Onestamente trovo tutto a rigor di logica, anche perchè

- architettura fortemente rivista con "disegno completamente nuovo del core" basata su IPC alto (e qua si sono sbilanciati su un numero);

Direi che la riga sopra esclude quella sotto,

- adozione del SMT per aumentare il thruoghput;

Inoltre non avrebbe senso confrontare un core XV con un core Zen con SMT... al limite sarebbe stato logico il confronto tra il modulo XV (2 TH) ed il core Zen con SMT (2TH).

Poi vorrei aggiungere... io di tutti i cicli delle operazioni e qualsivoglia, mi perdo... però credo che il Capitano abbia dato la spiegazione più semplice... cioè BD con CMT e pipe lunghe e relativo FO4 non è che non andava bene, ma BD era troppo "snello" e AMD non ci aveva speso una tozza per potenziare Cache e predizione... e poi c'è stato il crack del silicio che non ha permesso nè di raggiungere le frequenze prefissate e nè di aumentare il numero di core.
XV va meglio semplicemente perchè l'adozione delle HDL + 28nm ha ridotto il TDP e raggiunto delle frequenze accettabili,, unito all'aumento di IPC. Ma perchè Steamroller/XV non sono usciti sul 32nm SOI? Semplicemente perchè aumentando l'IPC (e quindi il TDP a core), o avrebbero dovuto abbassare la frequenza finale o ridurre il numero di core per rimanere nei 125W TDP. La minchiata che si dice che AMD non ha voluto investire su BD, è una bufala, visto che anche il prox Carrizo è pur sempre BD.

Riassumendo, io posso dire (da non tecnico procio) che l'IPC di BD dipende da tutto, ma quanto influisce la cache L0? Quanto le latenze delle cache? Quanto la FP condivisa e quant'altro? Bisogna inquadrare l'insieme... se Intel fa l'architettura X e poi passa alla Y ma la Y ha le stesse cache (latenza, dimensioni, ecc) e le stesse componenti I/O,, è chiaro che l'aumento IPC è risicato, mica può fare i miracoli.
Ma non è il caso di Zen... XV è un BD, XV2 è un BD con gli estrogeni, Zen fa il mistone prendendo il meglio di XV con il contorno di quello che Intel ha nelle cache, nella condivisione, nelle latenze, e bla bla bla, è ovvio che l'aumento di IPC è senz'altro superiore a quello del 5% medio di Intel.

[Ren]

Magari ha molte vie...

Le evoluzioni del P6 hanno spesso alternato le vie da 4 a 8, ma se non ricordo male i 4cicli sono stati implementati nel Pentium M.

[paolo.oliva2]

Poi posto lo screen, perchè non ci crederete... ma con 1,4V con l'8370 passo OCCT a... 5,015GHz.. Buon vecchio 32nm SOI.
C'è un trucco... il Vcore è esatto, la frequenza pure, ma 1 core attivato. :sofico:

Fa tale ed uguale all'8350, soltanto con 0,1V in meno... e allora il leakage c'è.

[Mister D]

Onestamente trovo tutto a rigor di logica, anche perchè

- architettura fortemente rivista con "disegno completamente nuovo del core" basata su IPC alto (e qua si sono sbilanciati su un numero);

Direi che la riga sopra esclude quella sotto,

- adozione del SMT per aumentare il thruoghput;

Inoltre non avrebbe senso confrontare un core XV con un core Zen con SMT... al limite sarebbe stato logico il confronto tra il modulo XV (2 TH) ed il core Zen con SMT (2TH).
cut...



Ciao Paolo,
innanzitutto come va laggiù? Sai com'è, mi pare più importante essere al sicuro che parlare della futura cpu amd. Chiaramente do per scontato che se trovi il tempo per postare vada tutto bene ma una domanda, anche ot mi pare più che giusta.

Detto questo quelle due righe non vanno mica in contraddizione non perché lo dice amd nella slide ma perché la riprova sono tutte le architettura core ix a partire dal nehalem.
Ma nessuno si è chiesto dopo conroe perché intel ha re-introdotto il SMT? Solo per avere un numero più elevato di th da vendere nel marketing? Perché non era in grado di mettere più core fisici?
No semplicemente perché il SMT è uno strumento di recupero di energia (efficienza) come, passatemi il termine automobilistico lo sono le parti ibride dei nuovi motori endotermici-elettrici. Intel ha pensato che migliorando ancora l'architettura conroe, la prima ad alto ipc alto FO4 bassa frequenza, si sarebbe trovata nella condizione di avere una cpu che passava il tempo a girarsi i pollici per colpa del software scritto non sempre nelle condizioni ideali di miglior sfruttamento della pipeline e ha deciso di risolvere con il jolly SMT che concede ad ogni core appunto la capacità di elaborare più thread, nella fattispecie 2.
Ovviamente usando invece del primo HT il migliore SMT questo aumenta anche il throughput (cosa che per essere aumentato devi o alzare le frequenze o aumentare i core fisici) in MT. Se l'IPC è la misura di quante istruzioni per ciclo di clock può elaborare una qualsiasi unità elaborativa, il throughput è l'IPC*numero di core (o di th nel caso di architetture SMT) o come l'ha definito giustamente bjt2, una sorta di IPC totale di una cpu. Ecco perché non vanno in contraddizione quelle due frasi. Si può progettare una cpu ad alto ipc e ad alto throughput come lo sono tutte le cpu con core complessi e tanti core o con SMT a più vie.
Ovvio che se con cpu senza SMT per avere il throughput basta moltiplicare il numero di core fisici per il IPC del singolo core (e non basta perché ti sarai accorto negli anni che non tutti i software scalano linearmente all'aumentare dei core) con arch con SMT l'IPC del singolo core sovrastima sempre l'IPC del secondo (e terzo e quarto) thread elaborabile dal singolo core arrivando ad essere al limite quasi uguale all'IPC per il primo thread. Esempio numerico:
CPU smt 2 vie
IPC th1 100 IPC th2 50 (di media perché dipende come dicevo nell'altro post dalla natura del software). E infatti un i7 ad esempio non va il doppio di un i5 a parità di frequenza nonostante possa elaborare il doppio dei thread.;)

Per questo penso che quando amd ha scritto core ZEN +40% IPC vs core XV intenda IPC singolo core singolo thread mentre se avesse voluto riferirsi al throughput avrebbe sicuramente fatto riferimento al confronto modulo XV (2th) vs core ZEN SMT (2th). Solo che quest'ultimo caso lo trovo di difficile possibilità visto che far previsioni su qualcosa di non conosciuto è impossibile per tutti. Perché la media dell'aumento sul secondo th per core dato dall'adozione del SMT lo puoi sapere sui software usati nelle simulazioni ma non sui software che non sono stati ancora scritti. Chiaro cosa voglio dire?;)

[tuttodigitale]

Attenzione: io mi riferisco all'IPC di una singola unità (CPU core) e con un solo thread...
è chiaro a cosa Ti riferisci, mentre non lo è quello di AMD.


Inoltre non avrebbe senso confrontare un core XV con un core Zen con SMT... al limite sarebbe stato logico il confronto tra il modulo XV (2 TH) ed il core Zen con SMT (2TH).

e perchè mai?
AMD passa da soluzioni octa core BD, ad 8 core ZEN, ergo quello che interessa è il miglioramento core to core. Avrebbe avuto anche un numero ancora più grande da pubblicizzare....
E la butto li se 1 modulo XV fosse più prestante di un core +SMT?
AMD da BD si è guardata bene di pubblicizzare l'ipc...:read:

Avrebbe avuto senso le prestazioni di un modulo XV (2TH) e 2 core ZEN (4 thread), che poi core to core, sarebbe un'approssimazione del 6-8%


Ovviamente usando invece del primo HT il migliore SMT questo aumenta anche il throughput (cosa che per essere aumentato devi o alzare le frequenze o aumentare i core fisici) in MT. Se l'IPC è la misura di quante istruzioni per ciclo di clock può elaborare una qualsiasi unità elaborativa, il throughput è l'IPC*numero di core (o di th nel caso di architetture SMT) o come l'ha definito giustamente bjt2, una sorta di IPC totale di una cpu.
C'è un colossale equivoco:
il throughput dipende anche dall'ipc e dalla potenza espressiva delle singole istruzione.
L'ipc per core, è l'ipc complessivo del singolo core, compreso SMT.

quello studio diceva che è proficuo aumentare l'ipc a scapito del ilp , mediante l'uso del SMT.
Secondo il tuo ragionamento (errato) ipc dipende solo dal ilp (istruzion sequenziali eseguite in parallelo) . E non è certo vero: la frase sopra avrebbe una contraddizione.. aumentare l'ipc per core diminuendo l'ipc nel ST, è possibile

[paolo.oliva2]

è chiaro a cosa Ti riferisci, mentre non lo è quello di AMD.



e perchè mai?
AMD passa da soluzioni octa core BD, ad 8 core ZEN, ergo quello che interessa è il miglioramento core to core. Avrebbe avuto anche un numero ancora più grande da pubblicizzare....
E la butto li se 1 modulo XV fosse più prestante di un core +SMT?
AMD da BD si è guardata bene di pubblicizzare l'ipc...:read:

Avrebbe avuto senso le prestazioni di un modulo XV (2TH) e 2 core ZEN (4 thread), che poi core to core, sarebbe un'approssimazione del 6-8%


C'è un colossale equivoco:
il throughput dipende anche dall'ipc e dalla potenza espressiva delle singole istruzione.
L'ipc per core, è l'ipc complessivo del singolo core, compreso SMT.

quello studio diceva che è proficuo aumentare l'ipc a scapito del ilp , mediante l'uso del SMT.
Secondo il tuo ragionamento (errato) ipc dipende solo dal ilp (istruzion sequenziali eseguite in parallelo) . E non è certo vero: la frase sopra avrebbe una contraddizione.. aumentare l'ipc per core diminuendo l'ipc nel ST, è possibile

Si, però... ti faccio un esempio chiaro.
Qualunque produttore quando pubblicizza l'incremento di IPC sul precedente o l'IPC del proprio procio, o prende i risultati migliori, o al limite riporta "media", che poi è da partigiani perchè la rosa di applicazioni la decide "lui".
L'SMT rende da un minmo di ZERO ad un massimo di 50... ok?
Come può AMD inglobare l'incremento di IPC con l'SMT e fornire un risultato che poi risulterebbe inferiore al singolo SMT?
Inoltre... prendi un modulo XV, ha un IPC X.
Avere la cache 0 incrementa l'IPC, di quanto? Non ne ho idea.
Prendi la L2/L3 e gli abbassi le latenze... anche questo aumenterebbe l'IPC.
Rendi la L2 e L3 inclusive, come Zen, idem come sopra, aumenta l'IPC.
Solo queste 3 cose io penso possano aumentare l'IPC di un 10%, valutando che il Phenom II solamente occando l'NB (ovvero il clock della L3/MC) aumentava l'IPC di un certo valore.
La complessità di un core Zen è enorme rispetto a quello di XV, visto che il modulo XV con 2 core risulterebbe avere più o meno la stessa grandezza di 1 core Zen.
Ora, se ben ricordo, il guadagno dell'SMT sta nel fatto che la percentuale di incremento transistor è inferiore rispetto alla percentuale di guadagno elaborando il 2° TH.
Ovvero... mettiamo +10% di transistor a fronte di un +30% di elaborazione.
Ora... se il core Zen ha un +100% di transistor rispetto al core XV... per cosa? per un 40% di elaborazione in più? Allora tanto varrebbe conservare il modulo di XV (= grandezza core Zen) e al posto di Zen +40% sul core XV si avrebbe modulo XV = +40% core Zen... no?

P.S.
preciso una cosa... non è che sto inneggiando Zen, anche perchè un bel XV X16/8M sono una cosa e Zen ancora deve dimostrare di essere più potente.
Io discuto solo sul numero di transistor e sull'enormità di cose apportate da AMD nel post XV... ed onestamente, siccome AMD non aveva un belino di silicio su cui steccarci una CPU desktop, sicuramente in questi anni (7?) di tempo ostia se lo ha avuto per sviluppare un'architettura almeno sulla carta... e mi sembra ovvio che di progressi ce ne sono stati. Ora AMD si ritrova il silicio, e può commercializzare quanto ha fatto sino ad ora.
Come tu hai scritto, AMD passa da un X8 8TH CMT ad un X8 +SMT 16TH. Ma abbiamo anche detto che un XV sullo stesso silicio 14nm, permetterebbe un X16. Zen potrà anche andare il doppio e più di un 8350, se uniamo il +68% di IPC al +30% SMT, ma non certo il doppio di un XV, perchè avrebbe solamente il +40% di IPC + il 30% di SMT... quindi 16 TH Zen corrisponderebbero a 12/14 TH XV, ovvero un 6M o 7M... Quindi facendo 2 conti, non può essere +40% globale su XV ma dovrebbe essere circa 1 core Zen => 1 modulo XV.

[Piedone1113]

Ciao Paolo,
innanzitutto come va laggiù? Sai com'è, mi pare più importante essere al sicuro che parlare della futura cpu amd. Chiaramente do per scontato che se trovi il tempo per postare vada tutto bene ma una domanda, anche ot mi pare più che giusta.

Detto questo quelle due righe non vanno mica in contraddizione non perché lo dice amd nella slide ma perché la riprova sono tutte le architettura core ix a partire dal nehalem.
Ma nessuno si è chiesto dopo conroe perché intel ha re-introdotto il SMT? Solo per avere un numero più elevato di th da vendere nel marketing? Perché non era in grado di mettere più core fisici?
No semplicemente perché il SMT è uno strumento di recupero di energia (efficienza) come, passatemi il termine automobilistico lo sono le parti ibride dei nuovi motori endotermici-elettrici. Intel ha pensato che migliorando ancora l'architettura conroe, la prima ad alto ipc alto FO4 bassa frequenza, si sarebbe trovata nella condizione di avere una cpu che passava il tempo a girarsi i pollici per colpa del software scritto non sempre nelle condizioni ideali di miglior sfruttamento della pipeline e ha deciso di risolvere con il jolly SMT che concede ad ogni core appunto la capacità di elaborare più thread, nella fattispecie 2.
Ovviamente usando invece del primo HT il migliore SMT questo aumenta anche il throughput (cosa che per essere aumentato devi o alzare le frequenze o aumentare i core fisici) in MT. Se l'IPC è la misura di quante istruzioni per ciclo di clock può elaborare una qualsiasi unità elaborativa, il throughput è l'IPC*numero di core (o di th nel caso di architetture SMT) o come l'ha definito giustamente bjt2, una sorta di IPC totale di una cpu. Ecco perché non vanno in contraddizione quelle due frasi. Si può progettare una cpu ad alto ipc e ad alto throughput come lo sono tutte le cpu con core complessi e tanti core o con SMT a più vie.
Ovvio che se con cpu senza SMT per avere il throughput basta moltiplicare il numero di core fisici per il IPC del singolo core (e non basta perché ti sarai accorto negli anni che non tutti i software scalano linearmente all'aumentare dei core) con arch con SMT l'IPC del singolo core sovrastima sempre l'IPC del secondo (e terzo e quarto) thread elaborabile dal singolo core arrivando ad essere al limite quasi uguale all'IPC per il primo thread. Esempio numerico:
CPU smt 2 vie
IPC th1 100 IPC th2 50 (di media perché dipende come dicevo nell'altro post dalla natura del software). E infatti un i7 ad esempio non va il doppio di un i5 a parità di frequenza nonostante possa elaborare il doppio dei thread.;)

Per questo penso che quando amd ha scritto core ZEN +40% IPC vs core XV intenda IPC singolo core singolo thread mentre se avesse voluto riferirsi al throughput avrebbe sicuramente fatto riferimento al confronto modulo XV (2th) vs core ZEN SMT (2th). Solo che quest'ultimo caso lo trovo di difficile possibilità visto che far previsioni su qualcosa di non conosciuto è impossibile per tutti. Perché la media dell'aumento sul secondo th per core dato dall'adozione del SMT lo puoi sapere sui software usati nelle simulazioni ma non sui software che non sono stati ancora scritti. Chiaro cosa voglio dire?;)

Questo è in parte errato: se il th 0 ha ipc 100 ed il th 1 ipc 40 verosimilmente quando con software scritti ad cazzum ipc 0 sarà 80 ipc 1 sarà 55 ( ci saranno sicuramente meno risorse contese
Nella seconda ipotesi facendo aumentare lpc del secondo th.
Viceversa se il th 0 avrà ipc 135 verosimilmente il th0 avrà ipc 0 o addirittura negativo per la somma. Es ipc singolo core con smt 135 ipc singolo core smt off 136

[bjt2]

Per questo penso che quando amd ha scritto core ZEN +40% IPC vs core XV intenda IPC singolo core singolo thread mentre se avesse voluto riferirsi al throughput avrebbe sicuramente fatto riferimento al confronto modulo XV (2th) vs core ZEN SMT (2th). Solo che quest'ultimo caso lo trovo di difficile possibilità visto che far previsioni su qualcosa di non conosciuto è impossibile per tutti. Perché la media dell'aumento sul secondo th per core dato dall'adozione del SMT lo puoi sapere sui software usati nelle simulazioni ma non sui software che non sono stati ancora scritti. Chiaro cosa voglio dire?;)

Tra l'altro, se AMD con +40% avesse voluto dire Zen vs modulo BD su 2 thread, sarebbe ancora meglio, perchè sappiamo che lo scaling SMT sarà probabilmente inferiore a quello CMT e che quindi per avere +40% in MT sarebbe dovuto essere +50-60% in ST, minimo...

[paolo.oliva2]

Ciao Paolo,
innanzitutto come va laggiù? Sai com'è, mi pare più importante essere al sicuro che parlare della futura cpu amd. Chiaramente do per scontato che se trovi il tempo per postare vada tutto bene ma una domanda, anche ot mi pare più che giusta.
Nessuna psicosi, probabilmente meno che essere in Eurpa in Francia, come non fosse successo nulla.

[Indianarei]

Buongiorno ragazzi, una domanda veloce: quanto sarà superiore Zen rispetto a Sandy Bridge? Vorrei passare ad una piattaforma tutta AMD e non ho ancora capito se ne potrei trarre vantaggio :D

[Korn]

sei ot

[bjt2]

http://forums.anandtech.com/showpost.php?p=38149581&postcount=824

Discussione interessante che parte da questo post e prosegue nella pagina successiva:

Nei precedenti post, tutti a dire che i clock di Zen si riferiscono a 140W e non 95W e si chiedono da dove arrivano questi 140W. Sembrerebbe che 140W sia il massimo carico supportato dal socket AM4, da cui derivano che Zen sarà 140W. La cosa bella che scappa a Dresdenboy nel post 826 è che essendo 140W a default ed essendo il Vcore default pari a 1V (supposto da un altro utente), sarebbero 140A di corrente.

Poi viene fatta una serie di ipotesi sui 1331 pins. Innanzitutto sembra che le dimensioni di AM3+ e AM4 sono le stesse, quindi da una matrice 31x31 pin di 0.3mm si passa a una matrice 37x37 pin a 0.25mm. I pin da 0.3mm supportano 1.5 A, mentre quelli da 0.25mm 1.15A. Inoltre il socket AM4 DEVE supportare le APU e quindi oltre ad avere, rispetto all'AM3+, pin per le uscite video, deve avere un piano secondario di tensione per alimentare la GPU e calcola quanti pin servono... Quindi anche svelato il mistero dei 1331 pin

[Mister D]

è chiaro a cosa Ti riferisci, mentre non lo è quello di AMD.



e perchè mai?
AMD passa da soluzioni octa core BD, ad 8 core ZEN, ergo quello che interessa è il miglioramento core to core. Avrebbe avuto anche un numero ancora più grande da pubblicizzare....
E la butto li se 1 modulo XV fosse più prestante di un core +SMT?
AMD da BD si è guardata bene di pubblicizzare l'ipc...:read:

Avrebbe avuto senso le prestazioni di un modulo XV (2TH) e 2 core ZEN (4 thread), che poi core to core, sarebbe un'approssimazione del 6-8%


C'è un colossale equivoco:
il throughput dipende anche dall'ipc e dalla potenza espressiva delle singole istruzione.
L'ipc per core, è l'ipc complessivo del singolo core, compreso SMT.

quello studio diceva che è proficuo aumentare l'ipc a scapito del ilp , mediante l'uso del SMT.
Secondo il tuo ragionamento (errato) ipc dipende solo dal ilp (istruzion sequenziali eseguite in parallelo) . E non è certo vero: la frase sopra avrebbe una contraddizione.. aumentare l'ipc per core diminuendo l'ipc nel ST, è possibile

Io ho capito cosa vuoi dire ma è formalmente scorretto.
IPC= istruzioni elaborate dalle unità di calcolo in un ciclo (al di là che questa potenza della singola unità di calcolo venga aggiungendo pipeline -> ILP o rendendo più complessa al singola pipe).
Il SMT intrduce unità elaborative in più? NO.:D
Es:
Un core -SMT 2 vie-> una unità fisica elaborativa che può processare fino a 2 th.
Un dual core - senza SMT-> 2 unità fisiche elaborative che possono processare fino a 2 th.
Per ciò dico che è più corretto parlare solo di IPC ST e Thruoghput in MT quando abbiamo il SMT. Quando abbiamo cpu multi core ma senza SMT possiamo anche dire IPC MT=IPC ST * # core ma sarebbe formalmente più corretto parlare di thruoghput MT.
Poi se a te piace chiamarlo IPC totale per core comprendendo l'apporto del SMT, ok ma non per come la vedo io non lo trovo corretto visto che non ci sono unità di calcolo in più (che siano integer o floating point) che danno un maggiore apporto di potenza, bensì c'è un sistema molto furbo che fa sfruttare maggiormente le unità fisiche che ci sono.
Parallelo automibilistico: il SMT per me è come una migliore trasmissione, non un motore con più cilindrata unitaria o più cilindri. L'IPC per me è la potenza di un singolo cilindro in cv, il smt è un sistema per recuperare le perdite (software scritti con i piedi che fanno stallare le pipe) dovuto ai meccanismi di trasporto/conversione dell'energia motrice alle ruote. Posso avere un motore buonissimo da 200 cv ma alle ruote gliene arrivano 170 e invece il concorrente ne mette uno da 180 e ne ha 175 alle ruote. Vedi un po' te quale dei due è più efficiente.

Spero che con questo esempio hai capito cosa voglio dire.:D

[digieffe]

segnatevi questi numeri ^_^:

Zen 95w
IPC ST ~82..88% di Skylake
Frequenza base ~3.2ghz
Frequenza turbo ~3.7ghz

spero che il silicio possa offrire qualcosina di più in frequenza.

[Free Gordon]

segnatevi questi numeri ^_^:
Zen 95w
IPC ST ~82..88% di Skylake
Frequenza base ~3.2ghz
Frequenza turbo ~3.7ghz
spero che il silicio possa offrire qualcosina di più in frequenza.


A parità di TDP, 88% di Skylake in single thread, potrebbe significare anche un 95 o più % di efficienza in multi... sarebbe un risultato straordinario per AMD dopo 7 anni di batoste.

Non ci credo finchè non vedo...

[tuttodigitale]

Io ho capito cosa vuoi dire ma è formalmente scorretto.
Non è formalmente scorretto! :muro:. Dovrebbero riscrivere buona parte dei libri, e addirittura il titolo di quella ricerca..
http://sm.uploads.im/d/tgNHd.jpg

come volevasi dimostrare l'ipc si può aumentare tanto con il TLP che con il ILP.

Ps con throughput si può tanti riferirsi all'ipc, tanto al n. di operazioni eseguite, e alla velocità di un canale ecc. E' un termine generico. E' ovvio che quando parliamo di ipc, che sia nel Singolo o nel MT, ci riferiamo al throughput, al volume/tasso di esecuzione dell'ipc ST o MT :read:

Ripeto, AMD non ha dichiarato nulla sul singolo thread, è solo la nostra fantasia e il buon senso, lo stesso che ci ha portato fino a ieri ad una riduzione drastica della lunghezza delle pipeline :read:.

[paolo.oliva2]

http://forums.anandtech.com/showpost.php?p=38149581&postcount=824

Discussione interessante che parte da questo post e prosegue nella pagina successiva:

Nei precedenti post, tutti a dire che i clock di Zen si riferiscono a 140W e non 95W e si chiedono da dove arrivano questi 140W. Sembrerebbe che 140W sia il massimo carico supportato dal socket AM4, da cui derivano che Zen sarà 140W. La cosa bella che scappa a Dresdenboy nel post 826 è che essendo 140W a default ed essendo il Vcore default pari a 1V (supposto da un altro utente), sarebbero 140A di corrente.

Poi viene fatta una serie di ipotesi sui 1331 pins. Innanzitutto sembra che le dimensioni di AM3+ e AM4 sono le stesse, quindi da una matrice 31x31 pin di 0.3mm si passa a una matrice 37x37 pin a 0.25mm. I pin da 0.3mm supportano 1.5 A, mentre quelli da 0.25mm 1.15A. Inoltre il socket AM4 DEVE supportare le APU e quindi oltre ad avere, rispetto all'AM3+, pin per le uscite video, deve avere un piano secondario di tensione per alimentare la GPU e calcola quanti pin servono... Quindi anche svelato il mistero dei 1331 pin

Non commprendo...

Ma se AMD riporta che l'ES Zen X8 era 95W a @3GHz... perchè si ostinano a voler affibiare 140W a Zen X8? Tra l'altro era un ES e quindi con ampi margini sia di aumenti frequenza che diminuzione TDP a parità di frequenza... ma cacchio, hanno proprio una fobia su Zen che possa avere frequenze, frequenze/TDP migliori di Intel.

[tuttodigitale]

quindi è il tuo pendolino per l'8c? me lo salvo eh :D
quasi quasi facciamo un post, con su scritte le nostre previsioni (con possibilità di rettifica ovviamente) con un link in prima pagina.. Ai posteri l'ardua sentenza :ciapet:

[Mister D]

Non è formalmente scorretto! :muro:. Dovrebbero riscrivere buona parte dei libri, e addirittura il titolo di quella ricerca..
http://sm.uploads.im/d/tgNHd.jpg

come volevasi dimostrare l'ipc si può aumentare tanto con il TLP che con il ILP.

Ps con throughput si può tanti riferirsi all'ipc, tanto al n. di operazioni eseguite, e alla velocità di un canale ecc. E' un termine generico. E' ovvio che quando parliamo di ipc, che sia nel Singolo o nel MT, ci riferiamo al throughput, al volume/tasso di esecuzione dell'ipc ST o MT :read:

Ripeto, AMD non ha dichiarato nulla sul singolo thread, è solo la nostra fantasia e il buon senso, lo stesso che ci ha portato fino a ieri ad una riduzione drastica della lunghezza delle pipeline :read:.

Tuttodigitale io non sto dicendo che stai sbagliando o che non ti credo. Semplicemente sto dicendo che per come ragiono io non lo trovo corretto dal punto di vista formale, anche se in letteratura scrivono IPC anche per il MT e che di conseguenza il SMT aumenta l'IPC.
Non lo trovo corretto ma ne prendo atto. Capisco il ragionamento che il SMT aumentando l'efficienza attraverso un maggiore sfruttamento della pipeline consente a questa di elaborare più istruzioni nell'unità di tempo (cicli di clock o secondo fa poco differenza) ma cozza con il fatto che le pipeline sono le stesse, non è che il SMT ne aggiunge delle altre, un po' come la trasmissione non cambia il motore, consente solo di sfruttarlo meglio. Va beh d'ora in avanti mi adatterò anche io ma ti faccio notare due cose:
http://www.tomshw.it/data/thumbs/2/0/6/6/amd-financial-analyst-day-2015-01-4a6411e2c29eb1ce0dd8102d093ec5d5e.jpg
Io leggo: SMT for high throughput.
Sarà anche come dicono quelli che hanno scritto la ricerca, ma quelli di amd non hanno scritto SMT for high IPC. Chissà perché?:sofico:
Ma andando oltre rimango comunque dell'idea che anche accettando l'idea che il SMT aumenta l'IPC in MT quando hanno scritto quel +40% si sono riferiti al IPC ST perché non potevano avanzare una previsione verosimile sul possibile parco di software futuri e su quanto questi software saranno scritti per avvantaggiarsi dal SMT. Ripeto, se io dovessi dare una percentuale alla stampa un anno prima e passa dall'uscita della cpu metterei a numero le uniche cose sicure che posso ricavare dalle simulazioni e cioè l'ipc in ST. Se poi si sono inventati invece di confrontare un core XV (1th) con un core Zen (2th) siamo alle solite perché è veramente forviante.

PS: lo so sono un pignolo di m*** Pensa che quando ho studiato al suo tempo fisica 1 ho corretto il test americano (io l'ho fatto ovviamente sulla versione ita) famoso Resnick Halliday Krane perché c'erano delle formule che non mi tornavano e gliel'ho fatto presente al prof di fisica. Lui mi ha detto, tutto giusto ma non era meglio perdere un po' meno tempo e fidarsi delle approssimazioni? Io: no, io uso la mia testa e per capirle fino in fondo devo sviscerare tutto e deve tornarmi tutto altrimenti non riesco ad andare avanti. Lui: risata e fa, va beh vorrà dire che ti servirà sempre n+1 tempo rispetto agli altri :D

[Mister D]

quasi quasi facciamo un post, con su scritte le nostre previsioni (con possibilità di rettifica ovviamente) con un link in prima pagina.. Ai posteri l'ardua sentenza :ciapet:

Io l'ho già fatto, se ti ricordi, revisionato con le previsoni/dati più accurati su carrizo e sul possibile vantaggio medio del SMT di bjt2.:sofico:
Puoi usare quello e aveva pure le due interpretazioni:
A core 1th XV -> core Zen 1th + 40%
B modulo 2th XV -> core Zen SMT attivo 2th +40%

[bjt2]

Io ho capito cosa vuoi dire ma è formalmente scorretto.
IPC= istruzioni elaborate dalle unità di calcolo in un ciclo (al di là che questa potenza della singola unità di calcolo venga aggiungendo pipeline -> ILP o rendendo più complessa al singola pipe).
Il SMT intrduce unità elaborative in più? NO.:D
Es:
Un core -SMT 2 vie-> una unità fisica elaborativa che può processare fino a 2 th.
Un dual core - senza SMT-> 2 unità fisiche elaborative che possono processare fino a 2 th.
Per ciò dico che è più corretto parlare solo di IPC ST e Thruoghput in MT quando abbiamo il SMT. Quando abbiamo cpu multi core ma senza SMT possiamo anche dire IPC MT=IPC ST * # core ma sarebbe formalmente più corretto parlare di thruoghput MT.
Poi se a te piace chiamarlo IPC totale per core comprendendo l'apporto del SMT, ok ma non per come la vedo io non lo trovo corretto visto che non ci sono unità di calcolo in più (che siano integer o floating point) che danno un maggiore apporto di potenza, bensì c'è un sistema molto furbo che fa sfruttare maggiormente le unità fisiche che ci sono.
Parallelo automibilistico: il SMT per me è come una migliore trasmissione, non un motore con più cilindrata unitaria o più cilindri. L'IPC per me è la potenza di un singolo cilindro in cv, il smt è un sistema per recuperare le perdite (software scritti con i piedi che fanno stallare le pipe) dovuto ai meccanismi di trasporto/conversione dell'energia motrice alle ruote. Posso avere un motore buonissimo da 200 cv ma alle ruote gliene arrivano 170 e invece il concorrente ne mette uno da 180 e ne ha 175 alle ruote. Vedi un po' te quale dei due è più efficiente.

Spero che con questo esempio hai capito cosa voglio dire.:D

Smettiamola di parlare di software scritto con i piedi! :D Si chiama legge di Amdhal: esistono algoritmi non parallelizzabili e codice seriale, non parallelizzabile, dipendenze, cache miss, branch prediction... Ci sono millemila motivi per cui una pipeline può stallare... :D

[bjt2]

Non commprendo...

Ma se AMD riporta che l'ES Zen X8 era 95W a @3GHz... perchè si ostinano a voler affibiare 140W a Zen X8? Tra l'altro era un ES e quindi con ampi margini sia di aumenti frequenza che diminuzione TDP a parità di frequenza... ma cacchio, hanno proprio una fobia su Zen che possa avere frequenze, frequenze/TDP migliori di Intel.

Perchè se AM4 è fatto per 140W, automaticamente per loro Zen è 140W...

[Mister D]

Smettiamola di parlare di software scritto con i piedi! :D Si chiama legge di Amdhal: esistono algoritmi non parallelizzabili e codice seriale, non parallelizzabile, dipendenze, cache miss, branch prediction... Ci sono millemila motivi per cui una pipeline può stallare... :D

Va beh era per rendere l'idea ahahah.:sofico: Cmq non esiste solo quella legge, esistono ancora software poco ottimizzati, soprattutto all'uscita (non lo so voi ma io mi sento sempre più beta tester anche se non vorrei farlo:sofico: )

PS: in un precedente post, senza citare Amdhal, l'avevo scritto del caso software parellelizzabile o no e del caso ottimizzazione software:D

[bjt2]

e l'OC? :stordita:

Ma quello rientra nei margini... Ti dicono che supporta 140W: vuol dire che ti garantiscono che funziona a 140W... Poi se tu fai OC e ti va di culo, può anche andare bene a 200W... :D

Va beh era per rendere l'idea ahahah.:sofico: Cmq non esiste solo quella legge, esistono ancora software poco ottimizzati, soprattutto all'uscita (non lo so voi ma io mi sento sempre più beta tester anche se non vorrei farlo:sofico: )

PS: in un precedente post, senza citare Amdhal, l'avevo scritto del caso software parellelizzabile o no e del caso ottimizzazione software:D

:D

[tuttodigitale]

Se una persona intende con ipc per core, l'ipc di un core comprendente anche il SMT, sbaglia? Direi di no.

E' lecito scrivere che quella slide non è chiara e volutamente ambigua? Direi di si

Diversi studi, scrivono single thread(ed) ipc, IPC for single thread., e il termine throughput viene usato indistintamente per il ST o il MT.

Non lo trovo corretto ma ne prendo atto. Capisco il ragionamento che il SMT aumentando l'efficienza attraverso un maggiore sfruttamento della pipeline consente a questa di elaborare più istruzioni nell'unità di tempo (cicli di clock o secondo fa poco differenza) ma cozza con il fatto che le pipeline sono le stesse, non è che il SMT ne aggiunge delle altre, un po' come la trasmissione non cambia il motore, consente solo di sfruttarlo meglio.
a aspetta, ipc sono le istruzioni EFFETTIVAMENTE eseguite in un ciclo e non quelle potenziali. viene da se che il SMT aumenta l'ipc del core..

Se guardiamo quelle potenziali, un core BD surclasserebbe sandy bridge...quindi attenzione anche il numero delle porte, potrebbe assolutamente non essere indicativo dello scaling.


PS: lo so sono un pignolo di m***
credo che tu non sia il solo pignolo. Tuttavia non si può far finta che con il termine throughput uno può riferirsi, sia alle prestazioni nel singolo che nel multi-thread..è un termine generico, che va contestualizzato...

[Mister D]

Se una persona intende con ipc per core, l'ipc di un core comprendente anche il SMT, sbaglia? Direi di no.

E' lecito scrivere che quella slide non è chiara e volutamente ambigua? Direi di si

Diversi studi, scrivono single thread(ed) ipc, IPC for single thread., e il termine throughput viene usato indistintamente per il ST o il MT.

a aspetta, ipc sono le istruzioni EFFETTIVAMENTE eseguite in un ciclo e non quelle potenziali. viene da se che il SMT aumenta l'ipc del core..

Se guardiamo quelle potenziali, un core BD surclasserebbe sandy bridge...quindi attenzione anche il numero delle porte, potrebbe assolutamente non essere indicativo dello scaling.


credo che tu non sia il solo pignolo. Tuttavia non si può far finta che con il termine throughput uno può riferirsi, sia alle prestazioni nel singolo che nel multi-thread..è un termine generico, che va contestualizzato...

Ma certo che è lecito pensarla così e IPC a core ho capito cosa intendi. Ti ribalto la domanda è sbagliato invece attribuire alla dicitura IPC solo il conteggio delle istruzioni (effettivamente) eseguite in un ciclo in single thread? Visto che in origine ci sono stati prima i single core senza SMT? E chiamare o IPC MT o Throughput MT il resto, quindi comprendendo il SMT?
Ripeto visto che le unità che elaborano le istruzioni sono sempre le stesse in un core con SMT attivo o no.
Che il marketing sia volutamente poco chiaro direi che non lo scopriamo oggi, ti pare?:D Io discutevo che per me è più probabile la mia interpretazione visto che:
1) AMD ha contato sempre i core come le unità integer e un FX8, giustamente, è un 8 core;
2) nell'altra slide dichiara SMT for high throughput e non SMT for high IPC;
3) è difficile fare previsione su quanto apporto darà il SMT visto che è VARIABILE a seconda del software utilizzato.;)

[tuttodigitale]

premetto che la penso come te, ma allora è anche difficile fare previsioni sul'IPC dato che anche il ST è molto variabile a seconda del software :)
esatto.


Ripeto visto che le unità che elaborano le istruzioni sono sempre le stesse in un core con SMT attivo o no.
e io ti ho risposto che le unità che elaborano le istruzioni sono più numerose in un core BD che non in un core SB, e con questo?

più che altro mi chiedo che senso ha non pubblicizzare l'ipc MT, quando il mercato di riferimento di ZEN è quello server...

[Mister D]

esatto.


e io ti ho risposto che le unità che elaborano le istruzioni sono più numerose in un core BD che non in un core SB, e con questo?

più che altro mi chiedo che senso ha non pubblicizzare l'ipc MT, quando il mercato di riferimento di ZEN è quello server...

Ok ci sta come ragionamento. Ma allora era più corretto scrivere modulo XV -Zen core +40%, dove il modulo processa 2 th e il core zen con smt processa anche lui 2 th.
Perché se fosse che hanno confrontato davvero un core XV (1th) con un core ZEN (ma 2 th) e la differenza è solo il 40% a parità di frequenza verrebbe veramente una schifezza. Ti faccio 2 calcoli
core XV 1th 100
core Zen 2th 140
Ipotetico FX8 basato su core XV = (100+90)*4= 760
Ipotetico 4 core ZEN = 140*4=560
Ipotetico 8 core ZEN = 140*8= 1120
A parità di frequenza e di th ZEN perderebbe con XV e con il doppio dei thread andrebbe solo il +47%.
Ho capito bene la tua ipotesi?
Sinceramente spero proprio di no:(

[george_p]

Pur accogliendo il ragionamento di entrambi do ragione a mister D per quanto riguarda la slide sul +40%, se no da zen si passa a scem.

[bjt2]

Io mi ricordo di aver letto da qualche parte esplicitamente che si riferiva all'ST... :O
Solo che sono vecchio e non fatemi sforzare la memoria...:O
Poi comunque un confronto equo deve essere almeno a parità di thread...
Quindi o 1vs1 e allora è l'"IPC ST"
O 2vs2 e quindi è modulo vs core zen+SMT e allora Zen in ST è un mostro...:O
Non vedo motivo per paragonare 1 thread vs 2 in qualsiasi direzione...

Augh! Ho parlato! :O

[Mister D]

Io mi ricordo di aver letto da qualche parte esplicitamente che si riferiva all'ST... :O
Solo che sono vecchio e non fatemi sforzare la memoria...:O
Poi comunque un confronto equo deve essere almeno a parità di thread...
Quindi o 1vs1 e allora è l'"IPC ST"
O 2vs2 e quindi è modulo vs core zen+SMT e allora Zen in ST è un mostro...:O

Augh! Ho parlato! :O

Appunto.
Mi autoquoto:
-REV1 per osservazioni bjt2- ->#1
-REV2 per dati da marchigiano e preview 845- ->#2

Confronto tra PD, XV e ZEN core a parità di frequenza (no turbo).

Valori di riferimento cb r15 Fx8350 ST 100 (4,2 GHz turbo) e MT 640 (4 GHz)
ST a 4 GHz di PD: 95
MT modulo PD: 95+95*0,80 = 171
Aumento percentuale da PD a XV: *1,15 #2
Aumento percentuale dichiarato da amd tra xv e core zen: *1,4
Fattore correttivo scaling non lineare in cb r15: 640/(171*4)= 0,935->*0,94
Aumento percentuale medio del SMT: *1,5 #1

Caso 1 #1#2
Il più verosimile perché applico l'aumento dichirato da amd alle prestazioni in cb r15 di un core XV e poi ricavo il valore MT applicando l'aumento percentuale del SMT del 50% al core XV.
Prima di tutto ricavo da 95*1,15=109 il valore di un core XV, poi il modulo XV 171*1,15=197 e infine core zen 1th 109*1,4=153 e il core zen 2th 153*1,50=230.
Gli altri valori verranno ricavati moltiplicando per il numero di core (moduli per PD e XV) e per il fattore correttivo.

------ST (1th)---MT (2th)---MT (8th)---MT (16th)
PD------95---------171--------640--------1280*
XV------109--------197--------741*------1481*
Zen-----153--------230--------865-------1730

Ora un ipotetico Zen 8c/16 th a 3,2 GHz Turbo_max_1core 4 GHz avrebbe in ST 153 e MT 2th 230 ma in MT 16th avrebbe 1730*3,2/4= 1384 punti. Questo valore mi pare verosimile con un buon lavora di amd senza miracoli.

Caso 2 #2
Il più aggressivo perché applico l'aumento dichirato da amd alle prestazioni in cb r15 di un modulo XV senza applicare il SMT che è così già incluso (1,4=1,15 IPC * 1,2 SMT medio) e poi ricavo inversamente il valore ST andando a dividere la parte di SMT.
Prima di tutto ricavo da 95*1,15=109 il valore di un core xv, poi il modulo xv 171*1,15=197 e infine core zen 2th 197*1,4=276 e il core zen 1th 276/1,20=230. Gli altri valori verranno ricavati moltiplicando per il numero di core (moduli per PD e XV) e per il fattore correttivo.

------ST (1th)---MT (2th)---MT (8th)---MT (16th)
PD------95---------171--------640--------1280*
XV------109--------197--------741*------1481*
Zen-----230--------276-------1038-------2076

Ora un ipotetico Zen 8c/16 th a 3,2 GHz Turbo_max_1core 4 GHz avrebbe in ST 230 e MT 2th 276 ma in MT 16th avrebbe 2076*3,2/4= 1661 punti. Questo valore mi pare meno probabile perché amd (Keller) avrebbe dovuto fare un vero miracolo (ci possiamo sperare ma attenzione a rimaner delusi).

Nota: i valori con gli asterischi corrispondono a cpu mai nate (PD con 8 moduli e XV con 4/8 moduli)

@tuttodigitale: se vuoi rifare i grafici puoi utilizzare questi valori aggiornati;)

EDIT: Lo so è un metodo un po' rozzo ma almeno sembrano delle tabelle LOL

[tuttodigitale]

Ok ci sta come ragionamento. Ma allora era più corretto scrivere modulo XV -Zen core +40%, dove il modulo processa 2 th e il core zen con smt processa anche lui 2 th.
Perché se fosse che hanno confrontato davvero un core XV (1th) con un core ZEN (ma 2 th) e la differenza è solo il 40% a parità di frequenza verrebbe veramente una schifezza. Ti faccio 2 calcoli
core XV 1th 100
core Zen 2th 140
Ipotetico FX8 basato su core XV = (100+90)*4= 760
Ipotetico 4 core ZEN = 140*4=560
Ipotetico 8 core ZEN = 140*8= 1120
A parità di frequenza e di th ZEN perderebbe con XV e con il doppio dei thread andrebbe solo il +47%.
Ho capito bene la tua ipotesi?
Sinceramente spero proprio di no:(
SI, esattamente.
Secondo me siamo un pò tutti condizionati dalle prestazioni dei prodotti basate su bulldozer, eppure sono convinto che XV, come archittettura, non abbia molto da invidiare ad haswell nel ST...

No, per darvi sempre contro :p , ma vi pare possibile che abbiano aumentato le latenze, già esasperate di bulldozer, ed aumentato le prestazioni del 40% nel ST.
Non oso immaginare quanto sarebbe complesso un core ZEN con l'ipc alla broadwell, , visto che ha una penalità da predizione errate ASSAI più alte.

E comunque proprio perchè 2core ZEN andrebbequel +47% è circa un + 85% su PD,,,non è poco, o irrilevante. Anzi proprio perchè è una misura di per sé notevole ( e sottolineo NOTEVOLE), resterei con i piedi per terra:
4GHz (ma potrebbero essere ben di più persino a default) con ipc basso, come dite voi, sarebbe pari ad un esacore Intel, e in 95W non è assolutamente un risultato scarso.

secondo me non vi capite :D
Ci siamo capiti..:eek:
2 ZEN core (4thread) andrebbero 85-90% di un modulo PD (2thread), e mi pare già un incremento NOTEVOLE.

Lo scaling per il SMT potrebbe essere anche ridotto, per quel che ne sappiamo, pari al primo pentium 4...15-20%, quel tanto che basta per incrementare l'efficienza. Le numerosissime porte portano a pensare il contrario lo so....

in pratica un 16th che va come un 8th della concorrenza... bella m***a :asd:
un 8core ZEN andrebbe poco meno di un skylake 6 core a parità di frequenza. Rimarrà imho, sempre un core assai più snello di SB e compagnia...:read:
A 4GHz se i miei presupposti fossero confermati, sarebbe già tanto se consumasse 65W (e già così avrebbe un'efficienza esagerata)...secondo me se si fermano a 95W è perchè le frequenze sono già notevoli...

Se mi sbaglio, nessun problema... :sofico:

PS 3-3,5GHz 95W non sembra credibile con un fo4 che sembra basso....sarebbe piuttosto conveniente per AMD usare tutto il margine termico a disposizione...

[bjt2]

Ma con tutte le porte, tutte le unità, la cache L0, il checkpointing, il nuovo branch prediction, le cache inclusive e chissà quali altre diavolerie, come fate a essere pessimisti con l'IPC? Io non lo sono...

[Mister D]

SI, esattamente.
Secondo me siamo un pò tutti condizionati dalle prestazioni dei prodotti basate su bulldozer, eppure sono convinto che XV, come archittettura, non abbia molto da invidiare ad haswell nel ST...

No, per darvi sempre contro :p , ma vi pare possibile che abbiano aumentato le latenze, già esasperate di bulldozer, ed aumentato le prestazioni del 40% nel ST.
Non oso immaginare quanto sarebbe complesso un core ZEN con l'ipc alla broadwell, , visto che ha una penalità da predizione errate ASSAI più alte.

E comunque proprio perchè 2core ZEN andrebbequel +47% è circa un + 85% su PD,,,non è poco, o irrilevante. Anzi proprio perchè è una misura di per sé notevole ( e sottolineo NOTEVOLE), resterei con i piedi per terra:
4GHz (ma potrebbero essere ben di più persino a default) con ipc basso, come dite voi, sarebbe pari ad un esacore Intel, e in 95W non è assolutamente un risultato scarso.


Ci siamo capiti..:eek:
2 ZEN core (4thread) andrebbero 85-90% di un modulo PD (2thread), e mi pare già un incremento NOTEVOLE.

Lo scaling per il SMT potrebbe essere anche ridotto, per quel che ne sappiamo, pari al primo pentium 4...15-20%, quel tanto che basta per incrementare l'efficienza. Le numerosissime porte portano a pensare il contrario lo so....


un 8core ZEN andrebbe poco meno di un skylake 6 core a parità di frequenza. Rimarrà imho, sempre un core assai più snello di SB e compagnia...:read:
A 4GHz se i miei presupposti fossero confermati, sarebbe già tanto se consumasse 65W (e già così avrebbe un'efficienza esagerata)...secondo me se si fermano a 95W è perchè le frequenze sono già notevoli...

Se mi sbaglio, nessun problema... :sofico:

PS 3-3,5GHz 95W non sembra credibile con un fo4 che sembra basso....sarebbe piuttosto conveniente per AMD usare tutto il margine termico a disposizione...

Ok quindi prendendo i dati del mio autoquoto la tua ipotesi sarebbe:
171*1,9*4*0,94= 1222 punti circa in cine R11.5 a 4 GHz
Più bassa della mia che a 3,2 GHz fa 1384 punti e circa il doppio di un attuale FX8350. Solo che il FX8350 ha: 8 int 4 fp e 8 th. Zen avrebbe invece 8 int 8 fp e 16 th. A me non sembra così notevole. Anzi verrebbe da dire che facevano prima a fare solo lo shrink di XV a 14 nm finfet senza toccare nulla e si otteneva di più e si teneva il tanto bistratto CMT.
Questo in MT e in ST quanto andrebbe? Senza fare i calcoli, sempre a parità di frequenza, andrebbe poco meno di un core XV??? No secondo me ti stai proprio sbagliando. Keller dovrebbe aver bevuto assai per partorire una cosa così.

[Mister D]

Ma con tutte le porte, tutte le unità, la cache L0, il checkpointing, il nuovo branch prediction, le cache inclusive e chissà quali altre diavolerie, come fate a essere pessimisti con l'IPC? Io non lo sono...

Ma infatti, io non lo sono davvero, sembra che tuttodigitale invece lo sia eccome:sofico:
Cioè se prendo i risultati dei miei calcoli e gli applico le frequenze di questi ultimi giorni viene fuori un mostro di cpu.
Ora un ipotetico Zen 8c/16 th a 3,2 GHz Turbo_max_1core 4 GHz avrebbe in ST 153 e MT 2th 230 ma in MT 16th avrebbe 1730*3,2/4= 1384 punti.

Partiamo da questi e diciamo che la cpu sia 3,8 GHz di base e 4,6 di turbo su un core (2th):
ST 153/4*4,6=176 punti
MT 2th 1 core 230/4*4,6= 265 punti
MT 16 th 8 core 1384/3,2*3,8= 1644 punti.

E siamo nel caso 1 core ZEN = 1 core XV+40% in ST.:D

[tuttodigitale]

Io mi ricordo di aver letto da qualche parte esplicitamente che si riferiva all'ST... :O
da parte di AMD mi sfugge. Sui forum si dà tutto per scontato, addirittura c'è chi ipotizza(va) 12 stadi per ZEN :D


Poi comunque un confronto equo deve essere almeno a parità di thread...
Quindi o 1vs1 e allora è l'"IPC ST"
O 2vs2 e quindi è modulo vs core zen+SMT e allora Zen in ST è un mostro...:O
Non vedo motivo per paragonare 1 thread vs 2 in qualsiasi direzione...

Augh! Ho parlato! :O
posso capire il confronto 1vs1, ma quello 2vs2,invece di un più sensato 2vs4 NO.
Parti dal presupposto tutto da dimostrare che un core ZEN sia molto più complesso di metà modulo XV.
Se, numeri a caso, ZEN fosse grande solo il 30% più grande di XV? Una regressione lato prestazioni sarebbe normale, ma allo stesso tempo possiamo anche ipotizzare che nello stesso spazio di un modulo ci siano due core...
in quel caso (2vs2 thread) le prestazioni di ZEN sarebbero gonfiate dalla penalizzazione del CMT di XV.

[tuttodigitale]

Ma infatti, io non lo sono davvero, sembra che tuttodigitale invece lo sia eccome:sofico:
Cioè se prendo i risultati dei miei calcoli e gli applico le frequenze di questi ultimi giorni viene fuori un mostro di cpu.
Ora un ipotetico Zen 8c/16 th a 3,2 GHz Turbo_max_1core 4 GHz avrebbe in ST 153 e MT 2th 230 ma in MT 16th avrebbe 1730*3,2/4= 1384 punti.

Partiamo da questi e diciamo che la cpu sia 3,8 GHz di base e 4,6 di turbo su un core (2th):
ST 153/4*4,6=176 punti
MT 2th 1 core 230/4*4,6= 265 punti
MT 16 th 8 core 1384/3,2*3,8= 1644 punti.

E siamo nel caso 1 core ZEN = 1 core XV+40% in ST.:D
mr. D. se il fo4 fosse effettivamente basso 3,2GHz non sono neppure lontanamente ipotizzabili se il tdp è di soli 95W. Anzi io avrei anche dubbi che si fermi a 4GHz con 30 watt di margine.:read:

PS non sono per niente pessimista. le prestazioni saranno elevatissime, e molto del merito andrà alle frequenze monstre anche a 95W :read:

[bjt2]

Se l'ES BD era 2.8GHz e a quanto è arrivato? 4GHz? Questo ES sembrerebbe a 3GHz, quindi a quanto arriveremmo? 4.3GHz? :sofico:

EDIT: con un ES già a 3GHz, io non riesco proprio ad immaginare una CPU definitiva nè di 3.2GHz e nè di 3.5GHz...

[Grizlod®]

da parte di AMD mi sfugge. Sui forum si dà tutto per scontato, addirittura c'è chi ipotizza(va) 12 stadi per ZEN :D
Personalmente, per l'idea che mi son fatto di Zen, lo ritengo attendibile. Pipelines corte= IPC.
Tuttavia, non mi spiego la capacità della cache L2 di 512 KB.
Vero che Keller è intrippato coi 512 KB, ma se veramente è migliorato il Branch Predictor, sarebbero stati meglio 384 KB IMO.
A meno che serva per l'SMT...ma pure così, mi sembrano troppi 512 KB;potrebbero essere controproducenti e creare cache-miss.
Di ufficiale cmq non c'è nulla ancora...

[bjt2]

da parte di AMD mi sfugge. Sui forum si dà tutto per scontato, addirittura c'è chi ipotizza(va) 12 stadi per ZEN :D


posso capire il confronto 1vs1, ma quello 2vs2,invece di un più sensato 2vs4 NO.
Parti dal presupposto tutto da dimostrare che un core ZEN sia molto più complesso di metà modulo XV.
Se, numeri a caso, ZEN fosse grande solo il 30% più grande di XV? Una regressione lato prestazioni sarebbe normale, ma allo stesso tempo possiamo anche ipotizzare che nello stesso spazio di un modulo ci siano due core...
in quel caso (2vs2 thread) le prestazioni di ZEN sarebbero gonfiate dalla penalizzazione del CMT di XV.

Ma 2vs4 intendi un modulo (2 core secondo la nomenclatura AMD) contro 2 core Zen (e quindi 4 thread per l'SMT)? Se fosse +40% allora veramente converrebbe fare uno shrink di XV... Se è come dici tu, 2 core zen danno "solo" il 40% di più di un modulo XV, quindi 8 core Zen darebbero +40% di 4 moduli XV... Basterebbe fare lo shrink di XV per avere 8 moduli XV alla stessa frequenza o forse anche superiore e stracciare questa ipotetica fetecchia di Zen... :sofico:
Io non credo che sia così... :D

[bjt2]

Personalmente, per l'idea che mi son fatto di Zen, lo ritengo attendibile. Pipelines corte= IPC.
Tuttavia, non mi spiego la capacità della cache L2 di 512 KB.
Vero che Keller è intrippato coi 512 KB, ma se veramente è migliorato il Branch Predictor, sarebbero stati meglio 384 KB IMO.
A meno che serva per l'SMT...ma pure così, mi sembrano troppi 512 KB;potrebbero essere controproducenti e creare cache-miss.
Di ufficiale cmq non c'è nulla ancora...

Se la latenza è la stessa della L2 da 256KB di INTEL, allora è meglio 512KB... :sofico:
Se la fanno bene potrebbero avere una latenza di solo 1-2 cicli max in più o anche la stessa latenza, ma con cache doppia, si va meglio...
Io non sottovaluterei la L3... La latenza L3 di INTEL è alta, specialmente con molti core, perchè c'è una topologia a doppio anello con "fette" al max di 2.5MB, una per core... In AMD le "fette" sono da 8MB e sono una per ogni 4 core, quindi solo due fette su un die x8... Il collegamento tra le due fette è banale, è velocissimo e occupa poco spazio... Ecco anche il motivo per avere die non più grandi di x8: un core x16 avrebbe 4 fette da 8MB da collegare assieme, con collegamenti incrociati che occupano spazio... Invece con l'MCM su interposer questi collegamenti si fanno esterni e non occupano spazio...

Poi con la cache inclusiva le prestazioni dovrebbero decollare...

[Mister D]

mr. D. se il fo4 fosse effettivamente basso 3,2GHz non sono neppure lontanamente ipotizzabili se il tdp è di soli 95W. Anzi io avrei anche dubbi che si fermi a 4GHz con 30 watt di margine.:read:

PS non sono per niente pessimista. le prestazioni saranno elevatissime, e molto del merito andrà alle frequenze monstre anche a 95W :read:

Ma certamente. Infatti io quei calcoli li avevo fatto pensando che Keller avesse rivisto l'architettura alzando il FO4 di qualcosa. Poi nell'ultima settimana sono uscite fuori info che fanno supporre che il FO4 sia uguale o addirittura poco più basso ergo le frequenze le ho riviste nel post che mi hai quotato ma non sono stato a rifare la rev 3 del mio lungo post:sofico:
Io capisco il tuo ragionamento e vediamo se dico bene: tu vedendo le ultime info ipotizzi che dato che il FO4 è identico se non più basso, allora la complessità dell'architettura non può essere drammaticamente diversa ergo l'IPC ST non è cambiato molto ergo quel +40% è da intendersi come IPC MT 2th, compreso di SMT.
Ok ma io ripeto (non a te ma qua nel thread sarà la terza volta) a mo di provocazione: ma chi vi da la certezza che non si possa aumentare del +40% l'IPC in ST e contemporaneamente tenere le stesse frequenze o addirittura alzarle? Tradotto chi vi dice che Keller non sia riuscito nel trovare la Chimera delle cpu ergo FO4 relativamente basso (17 o poco meno) e IPC ST +40% rispetto alla precedente arch?

Per me per uno come Keller era molto più sfizioso tentare l'impresa che progettare l'ennesima arch ad alto IPC (alto FO4 tipo 22-24) e bassa frequenza. Se è una persona con un personalità forte (come lascia intendere il fatto che si dice abbai preteso carta bianca dalla dirigenza) ha pensato che accettando una sfida quasi impossibile sarebbe stato ricordato a lungo. Va beh sembra quasi uno di quei film della Disney. Dai gliela scriverò io la sceneggiatura ah ah ah:sofico:

[Mister D]

Se la latenza è la stessa della L2 da 256KB di INTEL, allora è meglio 512KB... :sofico:
Se la fanno bene potrebbero avere una latenza di solo 1-2 cicli max in più o anche la stessa latenza, ma con cache doppia, si va meglio...
Io non sottovaluterei la L3... La latenza L3 di INTEL è alta, specialmente con molti core, perchè c'è una topologia a doppio anello con "fette" al max di 2.5MB, una per core... In AMD le "fette" sono da 8MB e sono una per ogni 4 core, quindi solo due fette su un die x8... Il collegamento tra le due fette è banale, è velocissimo e occupa poco spazio... Ecco anche il motivo per avere die non più grandi di x8: un core x16 avrebbe 4 fette da 8MB da collegare assieme, con collegamenti incrociati che occupano spazio... Invece con l'MCM su interposer questi collegamenti si fanno esterni e non occupano spazio...

Poi con la cache inclusiva le prestazioni dovrebbero decollare...

E questo non impatta sicuramente sul FO4 o sbaglio? Ergo sono sempre più convinto che quel + 40% sia IPC ST e che le frequenza saranno cmq alte e Keller verrà ricordato a lungo:D

[bjt2]

Ma certamente. Infatti io quei calcoli li avevo fatto pensando che Keller avesse rivisto l'architettura alzando il FO4 di qualcosa. Poi nell'ultima settimana sono uscite fuori info che fanno supporre che il FO4 sia uguale o addirittura poco più basso ergo le frequenze le ho riviste nel post che mi hai quotato ma non sono stato a rifare la rev 3 del mio lungo post:sofico:
Io capisco il tuo ragionamento e vediamo se dico bene: tu vedendo le ultime info ipotizzi che dato che il FO4 è identico se non più basso, allora la complessità dell'architettura non può essere drammaticamente diversa ergo l'IPC ST non è cambiato molto ergo quel +40% è da intendersi come IPC MT 2th, compreso di SMT.
Ok ma io ripeto (non a te ma qua nel thread sarà la terza volta) a mo di provocazione: ma chi vi da la certezza che non si possa aumentare del +40% l'IPC in ST e contemporaneamente tenere le stesse frequenze o addirittura alzarle? Tradotto chi vi dice che Keller non sia riuscito nel trovare la Chimera delle cpu ergo FO4 relativamente basso (17 o poco meno) e IPC ST +40% rispetto alla precedente arch?

Per me per uno come Keller era molto più sfizioso tentare l'impresa che progettare l'ennesima arch ad alto IPC (alto FO4 tipo 22-24) e bassa frequenza. Se è una persona con un personalità forte (come lascia intendere il fatto che si dice abbai preteso carta bianca dalla dirigenza) ha pensato che accettando una sfida quasi impossibile sarebbe stato ricordato a lungo. Va beh sembra quasi uno di quei film della Disney. Dai gliela scriverò io la sceneggiatura ah ah ah:sofico:

Se le info che girano di un Vcore di 1Volt sono vere, il FO4 NON può essere alto: FO4 alto richiede tensioni più alte a parità di frequenza...

[paolo.oliva2]

Ma dai...
Se un modulo XV ha 100 transistor e processa tranquillamente 2 TH, AMD avrebbe speso soldi per abbandonare il CMT, passare all'SMT e realizzerebbe 1 core che ha gli stessi transistor di 1 modulo XV ma solamente un +40% rispetto ad 1 core XV e sotto al modulo XV?

Allora non era 100 volte meglio non spendere 1 lira e realizzare un 16350 (8350 8 core 16350 16 core) e santa pace per tutti? A 200€ :sofico:

[bjt2]

E questo non impatta sicuramente sul FO4 o sbaglio? Ergo sono sempre più convinto che quel + 40% sia IPC ST e che le frequenza saranno cmq alte e Keller verrà ricordato a lungo:D

La cache esclusiva andava bene quando le cache erano piccole, così si sommavano le capacità e c'erano pochi o un core, quindi il traffico di coerenza era ridotto... Ma ora con capacità enormi e tanti core, la cache esclusiva è un INCUBO. Passare da 256K a 512K compensava questo problema... Ma passare da 8MB a 8.5MB (inclusiva vs esclusiva) non cambia nulla...

[bjt2]

Ah e non dimentichiamo che in BD la cache L2 è di 2MB e condivisa tra 2 core... Quindi questo aumenta la latenza rispetto a una piccola (512KB) cache ad uso esclusivo di un core... Già solo questo raddoppia la banda usabile di cache L2 perchè il numero di cache sarà doppio...

[Mister D]

Se le info che girano di un Vcore di 1Volt sono vere, il FO4 NON può essere alto: FO4 alto richiede tensioni più alte a parità di frequenza...

Appunto e sempre dalle info mi pare di capire che ci sono buone speranze che siano riusciti ad aumentare l'ipc senza toccare il FO4. Resta da sperare che veramente quella slide intendessero in ST l'aumento e il gioco sarebbe fatto per avere un ritorno in grande stile delle cpu amd:sofico:

[Grizlod®]

Se la latenza è la stessa della L2 da 256KB di INTEL, allora è meglio 512KB... :sofico:
Se la fanno bene potrebbero avere una latenza di solo 1-2 cicli max in più o anche la stessa latenza, ma con cache doppia, si va meglio...
Io non sottovaluterei la L3... La latenza L3 di INTEL è alta,
Sarà, ma io ho sempre visto latenze più alte per AMD, su tutti i livelli di cache (AIDA64).
Ad ogni modo non sottovaluto affatto la L3, la ritengo importantissima.


specialmente con molti core, perchè c'è una topologia a doppio anello con "fette" al max di 2.5MB, una per core... In AMD le "fette" sono da 8MB e sono una per ogni 4 core, quindi solo due fette su un die x8... Il collegamento tra le due fette è banale, è velocissimo e occupa poco spazio... Ecco anche il motivo per avere die non più grandi di x8: un core x16 avrebbe 4 fette da 8MB da collegare assieme, con collegamenti incrociati che occupano spazio... Invece con l'MCM su interposer questi collegamenti si fanno esterni e non occupano spazio...

Poi con la cache inclusiva le prestazioni dovrebbero decollare... Se veramente Zen X8, avrà 16 MB di cache L3, significa che in AMD si sono svegliati!
Di conseguenza con la (finalmente) libertà data agli ingegneri, il "tutto" dovrebbe realmente rendere al meglio.

P.S. Puoi usare tranquillamente terminologie più tecniche, non siamo tutti salumieri :D
Scrivi pure 'blocchi':)

[descartes2]

qualcuno di voi ha acquistato il nuovo athlon 845 (a 60€) con nuova architettura excavator? ho letto su un sito che a 3,8Ghz lavora quanto una cpu/apu kaveri overclockata a 4.3Ghz, niente male visto che ZEN avrà prestazioni superiori del 40%

[tuttodigitale]

Personalmente, per l'idea che mi son fatto di Zen, lo ritengo attendibile. Pipelines corte= IPC.
le pipeline sembrerebbero lunghe, persino di più lato FP di BD. E' questo il resoconto che sta uscendo dalle patch di ZEN
pipeline lunghe=ipc alla broadwell, possibile ma non certo.

(non a te ma qua nel thread sarà la terza volta) a mo di provocazione: ma chi vi da la certezza che non si possa aumentare del +40% l'IPC in ST e contemporaneamente tenere le stesse frequenze o addirittura alzarle? Tradotto chi vi dice che Keller non sia riuscito nel trovare la Chimera delle cpu ergo FO4 relativamente basso (17 o poco meno) e IPC ST +40% rispetto alla precedente arch?
ma le frequenze può anche alzarle, ma se ti limiti a 95W, con un fo4 basso, vuol dire che sei già a 4GHz se non oltre ...ed è difficile ipotizzare una cpu da 95W che vada più di un decacore...di questo stiamo parlando :read:
Voglio rimanere con i piedi per terra. :D

Ma 2vs4 intendi un modulo (2 core secondo la nomenclatura AMD) contro 2 core Zen (e quindi 4 thread per l'SMT)? Se fosse +40% allora veramente converrebbe fare uno shrink di XV... Se è come dici tu, 2 core zen danno "solo" il 40% di più di un modulo XV, quindi 8 core Zen darebbero +40% di 4 moduli XV... Basterebbe fare lo shrink di XV per avere 8 moduli XV alla stessa frequenza o forse anche superiore e stracciare questa ipotetica fetecchia di Zen... :sofico:
Io non credo che sia così... :D
non per dire ma tra Nehalem, che è stato un passo epocale, le prestazioni sono migliorate solo del 40-50% (vado a memoria) rispetto a Conroe. Tanto valeva continuare con Conroe....
PS tra skylake e conroe, c'è lo stesso buco, esistente tra un ZEN con ipc basso e BD nel ST
quindi ocio,

Ma dai...
Se un modulo XV ha 100 transistor e processa tranquillamente 2 TH, AMD avrebbe speso soldi per abbandonare il CMT, passare all'SMT e realizzerebbe 1 core che ha gli stessi transistor di 1 modulo XV ma solamente un +40% rispetto ad 1 core XV e sotto al modulo XV?
dove sta scritto. :cool:
Credo che le due ALU siano di supporto. e non avranno minimamente la complessità delle ALU dei core XV, che sono in grado di eseguire mul e div...tanto è vero che secondo bjt2, AMD si è presa il lusso di ridurre i cicli necessari al MUL, tanto c'è solo una unità su 4 in grado di eseguire questo tipo di operazioni...
Lato integer, potrebbere essere molto più snella (ipotizzo):
MODULO XV 4 AGU + 2 ALU 0 (MUL) + 2ALU 1 (DIV)
core ZEN 2 AGU+1 ALU_0 (MUL) + 1ALU_1 (DIV) + 1ALU_2 (shift?)+ 1ALU_3(branch)

i decoder passano da 8 a 4, e anche lo scheduler int passa da 2 a 1, e non è detto che il numero di voci sia il medesimo.
4 decoder sono grandi circa 1/3 della FPU.
Quest'ultimo occupa il 17% della superficie di un modulo. Anche se un modulo BD avesse avuto 2 FPU, una per core, sarebbe stato comunque molto più piccolo di SB...
La L0, cache e quant'altro, a me appaiono necessari per aumentare l'ipc nel ST del 10-20%.
Non c'è niente che mi faccia pensare ad un +40% secco, salvo la FP. ma in quel caso potrebbe essere indispensabile per aumentare il throughput con le istruzioni a 256 bit...ho il presentimento che le 2 AGU, tra le altre cose. faranno da collo di bottiglia nello scaling.

L'unica cosa che può far pensare ad un raddoppio della superficie o quasi è un aumento vertiginoso dell'ipc. Ci sta, potrebbe essere, ma è un ipotesi tanto valida quanto quella di un core non tanto più grande di k10...(piccolissimo rispetto al corrispettivo Intel..) e nettamente più piccolo di un modulo XV...

[digieffe]

A parità di TDP, 88% di Skylake in single thread, potrebbe significare anche un 95 o più % di efficienza in multi... sarebbe un risultato straordinario per AMD dopo 7 anni di batoste.

Non ci credo finchè non vedo...

non capisco il ragionamento, cosa vuol dire 95% più di efficienza?

[digieffe]

quasi quasi facciamo un post, con su scritte le nostre previsioni (con possibilità di rettifica ovviamente) con un link in prima pagina.. Ai posteri l'ardua sentenza :ciapet:

ok, vai con questo post

possibilità di rettifica ma con storico (cioè salvare le vecchie previsioni)

[digieffe]

dai faccio la mia pendolinata:

IPC 88~92% BW-E (CineBench r11.5/r15) (simile a digieffe in effetti lui si riferisce a SL)
SMT +45~55% (CineBench r11.5/r15)
TDP 95~125w
3.6~3.7ghz def
4.0~4.2ghz turbo

:read:

c'è differenza di IPC tra haswell e broadwell?

TDP 95-125w significa prendersi un margine di ~500mhz più la variabilità di 3.6-3.7 significa che ci prenderai in ogni caso :D almeno decidi i watt :)

[tuttodigitale]

digieffe
Zen 95w
IPC ST ~82..88% di Skylake
Frequenza base ~3.2ghz
Frequenza turbo ~3.7ghz


gridracedriver
IPC ~90% BW (CineBench r11.5/r15) (simile a digieffe in effetti lui si riferisce a SL)
SMT +50% (CineBench r11.5/r15)
TDP 125w Zen 8c/16th Top
3.7ghz def
4.2ghz turbo

tuttodigitale
IPC MT ~75% Skylake
IPC ST ~ 82% skylake
SMT +25%
TDP ?
4.3 ghz def
5.3 ghz turbo
Prestazioni MT = +14% i7 5960x == 85% i7 6950x
prestazioni ST = 98% i7 6700k

bjt2
4GHz (base) / 4.8GHz (turbo max)


Veradun
Zen x8
TDP 95W
4.0 GHz (x8) -> 4.2 GHz (x4) -> 4.6 GHz (x2) -> 5.0 GHz (x1)

ziobepi
Zen x8 (16th)
<3GHz

http://i67.tinypic.com/5v38g0.jpg

Free Gordon
Zen 16threads TDP 95W
Base clock 3.5ghz
Boost clock (1 core) 4.0ghz
Prestazioni MT = 5-10% sotto 6900K
Prestazioni ST = 10% sotto SKL

MisterD
Visto che ci siamo per me Zen x8/16th avrà queste frequenze
3,6 GHz base
3,8 all core se temp < tCase max
4,0 Ghz 6 core
4,4 Ghz 4 core
4,8 Ghz 2 core
TDP 95 watt.
Prezzo 500 euro se grazie all'ipc e alla frequenze più alte avrà prestazioni in linea con i7 6900k (in alcuni test un filo meglio e in altri un filo meno)

[tuttodigitale]

c'è differenza di IPC tra haswell e broadwell?

TDP 95-125w significa prendersi un margine di ~500mhz più la variabilità di 3.6-3.7 significa che ci prenderai in ogni caso :D almeno decidi i watt :)
non ci avevo fatto caso...
gridracedriver decidi i watt , furbo!

[devil_mcry]

c'è differenza di IPC tra haswell e broadwell?

TDP 95-125w significa prendersi un margine di ~500mhz più la variabilità di 3.6-3.7 significa che ci prenderai in ogni caso :D almeno decidi i watt :)

Si ma poco. Più che altro fa un po' ridere che si stimi l'IPC di una architettura che non esiste ancora con un'altra che ancora non è in commercio realmente di cui non si sa l'IPC (e che storicamente non è mai stato uguale alla controparte non -E)

[digieffe]

Si ma poco. Più che altro fa un po' ridere che si stimi l'IPC di una architettura che non esiste ancora con un'altra che ancora non è in commercio realmente di cui non si sa l'IPC (e che storicamente non è mai stato uguale alla controparte non -E)

preciso: quando mi riferisco alle architetture intendo cpu desktop, quindi skylake=6700, haswell=4770

[paolo.oliva2]

dove sta scritto. :cool:
Credo che le due ALU siano di supporto. e non avranno minimamente la complessità delle ALU dei core XV, che sono in grado di eseguire mul e div...tanto è vero che secondo bjt2, AMD si è presa il lusso di ridurre i cicli necessari al MUL, tanto c'è solo una unità su 4 in grado di eseguire questo tipo di operazioni...
Lato integer, potrebbere essere molto più snella (ipotizzo):
MODULO XV 4 AGU + 2 ALU 0 (MUL) + 2ALU 1 (DIV)
core ZEN 2 AGU+1 ALU_0 (MUL) + 1ALU_1 (DIV) + 1ALU_2 (shift?)+ 1ALU_3(branch)

i decoder passano da 8 a 4, e anche lo scheduler int passa da 2 a 1, e non è detto che il numero di voci sia il medesimo.
4 decoder sono grandi circa 1/3 della FPU.
Quest'ultimo occupa il 17% della superficie di un modulo. Anche se un modulo BD avesse avuto 2 FPU, una per core, sarebbe stato comunque molto più piccolo di SB...
La L0, cache e quant'altro, a me appaiono necessari per aumentare l'ipc nel ST del 10-20%.
Non c'è niente che mi faccia pensare ad un +40% secco, salvo la FP. ma in quel caso potrebbe essere indispensabile per aumentare il throughput con le istruzioni a 256 bit...ho il presentimento che le 2 AGU, tra le altre cose. faranno da collo di bottiglia nello scaling.

L'unica cosa che può far pensare ad un raddoppio della superficie o quasi è un aumento vertiginoso dell'ipc. Ci sta, potrebbe essere, ma è un ipotesi tanto valida quanto quella di un core non tanto più grande di k10...(piccolissimo rispetto al corrispettivo Intel..) e nettamente più piccolo di un modulo XV...

Aspetta, altrimenti mi perdo.

Il core Zen ha l'FP proprietaria, il modulo XV ha circa la stessa FP. Il fatto dei 4 decoder/8 decoder, alla fine sono i medesimi (non rispetto core Zen vs modulo XV, ma rispetto a 1 FP a core (4 decoder * 2 core = 8 decoder) e sempre 1 FP nel modulo su 2 core.
Per l'introduzione dell'SMT... come farebbe ad avere un'architettura più snella del CMT, quando per logica il CMT condivide parti (e quindi ha lo scopo di ridurre i transistor totali) mentre l'SMT potenzia il core, aumentando il numero di transistor (con la logica di ottenere una potenza superiore con un minimo di transistor in più).
Come farebbe ad essere il core Zen più piccolo del core XV o per meglio dire che un modulo XV corrisponderebbe a 2 core Zen? (discorso a parte sulle cache).

P.S.
Allora Tuttodigitale... sparo anche io il mio prognostico su Zen.

- sulla base che l'ES BD era 2,8GHz e si arrivò a 3,6GHz e poi 4GHz, matematicamente dall'ES Zen 3GHz direi che si possa arrivare ~3,9GHz nei 95W, quindi secondo me commercialmente avremo Zen a partire da 3,6GHz nei 95W e modello di punta >4GHz su TDP 125W. Non penso che AMD sforni un modello di Zen a 140W, perchè se Zen+ sarà APU, non penso voglia realizzare un Zen X86 con clock superiore alla versione APU.

- per la potenza, io la faccio nel modo più semplice. Il 14nm secondo me abbasserebbe il TDP del 50% a parità di potenza vs 32nm SOI, quindi se un 14nm FinFet permetterebbe 8 moduli PD nei 125W TDP, vorrebbe dire che 8 core Zen non potrebbero fornire una potenza inferiore rispetto ad un 6 moduli/12 core PD. Stima al minimo, perchè in campo oltre al silicio entrerebbe le HDL e quant'altro che potrebbero variare la proporzione del solo silicio vs silicio.

- Il turbo dipenderà solamente da quanto scala il silicio in frequenza rispetto al TDP, però siccome Zen è un'architettura fatta per girare a frequenze più alte di quelle Intel, ci vedrei una possibilità concreta di un range di aumento frequenza anche di +500MHz a salire (magari con la possibilità di più frequenze Turbo a seconda di 4 o 2 core usati).

Per me Zen si baserebbe sul core XV (almeno per FO4 e Pipeline) ed era logico visto il tempo, hanno tolto il CMT potenziando quello che pregiudicava la potenza di BD, a tal punto da poter supportare l'SMT.
Non mi pronuncio sull'IPC semplicemente perchè Zen comunque partirebbe da un numero di core "popolare" di 8/16 TH che per il momento è offerto solamente da Intel a prezzi direi non popolari, ed il prox Zen APU lo vedo X4+4 anche nel mobile, dove oggi Intel piazza gli I7 X2+2, quindi non mi è chiaro del perchè AMD sembra orientata a dimezzare il prezzo dei TH vs Intel... non ci vedo -50% dei prezzi e potenze simili a Intel, sarei più optato a pensare a un -25% di prestazioni a parità di core/TH, ma reputo possibilissimo un netto vantaggio almeno del 25% tra TDP/potenza su Intel.

[paolo.oliva2]

Doppio, Internet africana

[bjt2]

@paolo @tuttodigitale @tutti

Io non paragonerei la FP di BD con quella di Zen: quella di BD fa schifo su AVX sia come latenze, che come throughput... Infatti sembra che utilizzeranno il team di Jaguar: la FPU di Jaguar ha una latenza in cicli di clock e in nanosecondi più bassa persino di quella INTEL sulle AVX (quei test che ho postato ieri). Il problema di Jaguar è che è una CPU a basso consumo e basso costo e quindi ha clock basso e 1/4 della potenza per ciclo di INTEL.
Se vediamo Zen come una versione a basso FO4 e raddoppiata di Jaguar (ha anche la cache L2 condivisa e il blocco di 4 CPU come Zen), con in più checkpointing, cache L0, code allungate, SMT, cache inclusiva ed L3, possiamo stimare meglio sia transistor, dimensioni e potenza: per quest'ultima, supponendo che l'aumento di FO4 non faccia perdere IPC, in ST avremo un IPC molto maggiore di Jaguar, per il fatto di avere il doppio delle risorse a disposizione di un solo thread, in MT (2 thread) avremo la cache L0 che non ci farà rimpiangere i doppi decoder e 2 thread che in coda unica si contendono il doppio delle risorse e dalla teoria delle code, coda unica è meglio di code separate. Poi le altre migliorie, non ultima la cache L3 e inclusiva, mi spingono a predirre che il throughput di un core Zen su 2 thread, sarà maggiore, a parità di clock, di due core Jaguar messi insieme e che le prestazioni di un singolo thread, ad esempio in cinebench, saranno 1/1.5=0.66=-33% rispetto a 2 thread, quindi un ST stratosferico.

[tuttodigitale]

Come farebbe ad essere il core Zen più piccolo del core XV o per meglio dire che un modulo XV corrisponderebbe a 2 core Zen? (discorso a parte sulle cache).

aspetta, non ho detto che un core ZEN corrisponde ad un core, e ancora peggio che 2 core ZEN == modulo XV.
Tra avere una maggiore complessità rispetto al singolo core XV, giustificata dal maggior ipc (10-20-40-80, quello che è) e averne una pari al modulo, ci sono tante possibilità intermedie...

Se ZEN avesse un throughput superiore del 80% rispetto ad un singolo core XV, e sarebbe grande come un modulo, si avrebbe addirittura una regressione della potenza per transistore..

credo, che qualora 1 core ZEN avesse la stessa complessità di un modulo, avrrebbe prestazioni, secondo me, doppie rispetto al core XV :read: , proprio perchè le risorse possono essere equilibrate meglio: ho fatto l'esempio delle MUL, e un esempio di un raddoppio delle ALU ad un costo irrisorio. Ma lo stesso vale per lo scheduling, e per tutte le risorse dedicate al core.
il smt2, nel primo p4, costava il 5% e dava il 15-20%. Nel power5 costava il 30% e dava il 50%.
bjt2 ha pronosticato un aumento del 80% nel SMT2, chi lo sa..

[bjt2]

aspetta, non ho detto che un core ZEN corrisponde ad un core, e ancora peggio che 2 core ZEN == modulo XV.
Tra avere una maggiore complessità rispetto al singolo core XV, giustificata dal maggior ipc (10-20-40-80, quello che è) e averne una pari al modulo, ci sono tante possibilità intermedie...

Se ZEN avesse un throughput superiore del 80% rispetto ad un singolo core XV, e sarebbe grande come un modulo, si avrebbe addirittura una regressione della potenza per transistore..

credo, che qualora 1 core ZEN avesse la stessa complessità di un modulo, avrrebbe prestazioni, secondo me, doppie rispetto al core XV :read: , proprio perchè le risorse possono essere equilibrate meglio: ho fatto l'esempio delle MUL, e un esempio di un raddoppio delle ALU ad un costo irrisorio. Ma lo stesso vale per lo scheduling, e per tutte le risorse dedicate al core.
il smt2, nel primo p4, costava il 5% e dava il 15-20%. Nel power5 costava il 30% e dava il 50%.
bjt2 ha pronosticato un aumento del 80% nel SMT2, chi lo sa..

No, 80% no... :D 80% è il CMT... Ho solo detto che se INTEL ha un +30% con il SMT, AMD, che ha più porte e non condivise, dovrebbe arrivare al +50%... Non esageriamo... :D
Si potrebbe arrivare all'80% (circa come il CMT) se le 4 ALU fossero universali, o almeno 2mul+2div, si avessero 4 AGU e 4 unità di load store... In pratica un modulo XV unificato ma con una unica cache L1D...
Il 50% comunque è una media... Si può arrivare a +80-90% se entrambi i thread hanno poche mul, poche div e pochi accessi in memoria, magari con codice intrinsecamente seriale, come calcoli lunghi e complicati, come una formula matematica complessa in un loop, dove ogni risultato dipende dai precedenti (perchè è una unica formula complicata) e quindi la pipeline stalla spesso...

[Ren]

No, 80% no... :D 80% è il CMT... Ho solo detto che se INTEL ha un +30% con il SMT, AMD, che ha più porte e non condivise, dovrebbe arrivare al +50%... Non esageriamo... :D

Il power8 ottiene il 30% dal secondo thread ed ha molte porte non condivise. Il boost continua con i 4thread e si ridimensiona con gli 8.

http://images.anandtech.com/graphs/graph9567/61428.png

[Ren]

io vedo

2° th +34%
3° e 4° th +39% (+20% a th ?)
5° a 8° th +14% (+3,5% a th ?)

non so come siano più o meno condivise le porte, ma caspita anche solo se SMT2 di AMD fosse simile al SMT4 di IBM, avremmo +87%, una enormità, o al SMT3 +60%.

per me è sbagliato paragonare un SMT2 con 10 porte ad un SMT2 con 16 porte fatto per SMT8, in proporzione abbiamo 5 porte per TH nel SMT2 vs 2 porte per TH nel SMT8
(non sarà così con precisione ma rende l'idea credo :D )

Con SMT2 non credo si possa ottenere più del 30-35% con 10 porte.
Ad AMD servirebbe un SMT4 e forse qualche porta L&S in più per scatenare la bestia...:sofico:


ps- il bench in questione (7zip), scala alla perfezione, quindi siamo davvero "vicino" al massimo potenziale.

[bjt2]

Se intel ha ottenuto il 30% con la sua architettura scarsa, forse vuol dire solo che il POWER ha un ottimo Single thread... Potrebbe essere per la ISA più RISC-like e completamente ortogonale, inoltre il power ha 32 registri... Mentre la isa x86, anche 64 ha pochi registri (16), non è ortogonale e quindi richiede più spesso l'uso della cache/memoria o trucchi con le istruzioni... Se il compilatore fa il suo dovere, con 32 registri si può intervallare molte istruzioni indipendenti e quindi avere un alto IPC e lasciare solo le briciole per gli altri thread... Comunque 7-zip è un carico che è molto memory intensive e i calcoli sono abbastanza semplici... Non mi stupisce che scali poco...

[Ren]

beh in effetti ufficialmente non è ancora stato detto tutto sull'architettura, magari sarà davvero un SMT4 con qualche porta dedicata :sofico:

mi sa tanto che le nostre previsioni subiranno dei cambiamenti :asd:

@tuttodigitale, quanto tempo abbiamo per le rettifiche o fino a quando sono aperte le scommesse? :D

sarà anche un test massimale, ma haswell scala solo del +28% che è circa la MEDIA del SMT di Intel

Non so, credo che la prima versione sarà SMT2.

[bjt2]

beh in effetti ufficialmente non è ancora stato detto tutto sull'architettura, magari sarà davvero un SMT4 con qualche porta dedicata :sofico:

mi sa tanto che le nostre previsioni subiranno dei cambiamenti :asd:

@tuttodigitale, quanto tempo abbiamo per le rettifiche o fino a quando sono aperte le scommesse? :D

sarà anche un test massimale, ma haswell scala solo del +28% che è circa la MEDIA del SMT di Intel

Non ci avevo fatto caso... :sofico:

[paolo.oliva2]

(nulla a che vedere come discorso di bandiera)

Boh... a me l'SMT non piace...certo che vedere i numeri Power8 un po' di scimmia viene... però il Power8 (non li ho mai usati :sofico:) penso che costino una cifra di per sè e non oso pensare a tutto l'hardware attorno al procio...
Però rimango sempre dell'idea che Carrizo 2 con "estrogeni", modificato da FX e portato sul desktop, sul 14nm, farebbe scintille...
Però... leggendo i vostri post, concordo su jaguar/XV = Zen (preso un po' da uno ed un po' dall'altro)... spero solamente che l'imperativo di aumentare l'IPC non sia dovuto a frequenze inferiori a BD 32nm, ma c'è anche la possibilità (tutt'altro che remota) che AMD abbia potenziato l'IPC (Zen) ancor prima di conoscere il 14nm, in quanto non avendo più le FAB non può svilluppare a piacere il silicio e quindi aumentare l'IPC ridurrebbe il bisogn di frequenze alte-

[bjt2]

Non so, credo che la prima versione sarà SMT2.

Anche io... Da quel grafico che ho postato qualcuno sospetta che gli INTEL possano essere SMT4, ma viste le poche porte, ne dubito...

[Ren]

Se intel ha ottenuto il 30% con la sua architettura scarsa, forse vuol dire solo che il POWER ha un ottimo Single thread... Potrebbe essere per la ISA più RISC-like e completamente ortogonale, inoltre il power ha 32 registri... Mentre la isa x86, anche 64 ha pochi registri (16), non è ortogonale e quindi richiede più spesso l'uso della cache/memoria o trucchi con le istruzioni... Se il compilatore fa il suo dovere, con 32 registri si può intervallare molte istruzioni indipendenti e quindi avere un alto IPC e lasciare solo le briciole per gli altri thread... Comunque 7-zip è un carico che è molto memory intensive e i calcoli sono abbastanza semplici... Non mi stupisce che scali poco...

Ho messo il bench in compressione apposta. In decompressione il power8 si avvantaggia del suo sistema di cache mostruoso (edram+L4).

Cmq in single thread è una mezza calzetta e dicono di aver aumentato IPC sT del 60% rispetto al power7...:p


Per l'incontentabile :asd: bjt2 ecco il raytrace :

http://images.anandtech.com/graphs/graph9567/78005.png

[bjt2]

Ho messo il bench in compressione apposta. In decompressione il power8 si avvantaggia del suo sistema di cache mostruoso (edram+L4).

Cmq in single thread è una mezza calzetta e dicono di aver aumentato IPC sT del 60% rispetto al power7...:p

Per l'incontentabile :asd: bjt2 ecco il raytrace :

http://images.anandtech.com/graphs/graph9567/78005.png

Mi sa che il 30% di INTEL è in discesa e con il vento a favore... :asd:
Allora sarà 30% max per INTEL e 50% max per AMD... :asd:
Comunque questo è software compilato appositamente...
Con software legacy, o non compilato appositamente, penso che si possa otterere di più...

[Ren]

Mi sa che il 30% di INTEL è in discesa e con il vento a favore... :asd:
Allora sarà 30% max per INTEL e 50% max per AMD... :asd:

In FP storicamente i power vanno meglio degli altri...
Credo anche che ROB magri e pipeline lunghe(missprediction) si avvantaggino molto più del SMT, soprattutto con molti thread.


Ribadisco, secondo me 50% con SMT2 è un utopia...:(

[Ren]

Anche io... Da quel grafico che ho postato qualcuno sospetta che gli INTEL possano essere SMT4, ma viste le poche porte, ne dubito...

Forse in futuro aumentando le porte, anche perché ormai intel è alla frutta con i potenziamenti del P6. Non gli rimane molto per aumentare IPC (MT).

[bjt2]

Forse in futuro aumentando le porte, anche perché ormai intel è alla frutta con i potenziamenti del P6. Non gli rimane molto per aumentare IPC (MT).

EDIT: I power che sono SMT8 hanno 16 pipeline...
EDIT: secondo wikipedia ha 2rw+2r pipeline, quindi non 2+1... Max 4 letture o 3 letture+1scrittura o 2 letture+2scritture... :eek:
EDIT: 8 decoder, in media 1 per thread...

E' intel che è anomalo con 2x256b r e 1x256b w...
Se solo fosse possibile splittarle almeno in 2 (anche per avere più transazioni a 64 bit)... Magari per SMT4 faranno così... Passare a 4 porte a 256 bit mi sembra un po' troppo...

[Ren]

EDIT: I power che sono SMT8 hanno 16 pipeline.

Il P8 ha 10porte, di cui due dedicate al branch.

[bjt2]

Il P8 ha 10porte, di cui due dedicate al branch.

All'inizio avevo scritto anche io così, ma poi sono andato su wikipedia: 8 sono i decoder, 10 sono le istruzioni iniziabili per ciclo (immagino max: un decoder 10x16 deve essere un incubo), ma le unità sono 16: infatti le code sono 16 di 4 elementi...

[Ren]

All'inizio avevo scritto anche io così, ma poi sono andato su wikipedia: 8 sono i decoder, 10 sono le istruzioni iniziabili per ciclo (immagino max: un decoder 10x16 deve essere un incubo), ma le unità sono 16: infatti le code sono 16 di 4 elementi...

Sono sedici, ma le porte FP, condividono mezzo mondo:sofico: .
I decoder sono 8, ma hanno implementato il macrofusion.
Il ROB supera di poco le 100e e gli stadi fino al decoder sono 10.

Se serve altro chieda pure...:sofico:

ps. sto leggendo da un articolo ibm.

[bjt2]

Sono sedici, ma le porte FP, condividono mezzo mondo:sofico: .
I decoder sono 8, ma hanno implementato il macrofusion.
Il ROB supera di poco le 100e e gli stadi fino al decoder sono 10.

Se serve altro chieda pure...:sofico:

ps. sto leggendo da un articolo ibm.

Aggiorna wikipedia allora! :O

P.S.: odio quando delle unità condividono delle porte... Il progetto di AMD mi sembra più pulito...

[tuttodigitale]

Con SMT2 non credo si possa ottenere più del 30-35% con 10 porte.
Ad AMD servirebbe un SMT4 e forse qualche porta L&S in più per scatenare la bestia...:sofico:


ps- il bench in questione (7zip), scala alla perfezione, quindi siamo davvero "vicino" al massimo potenziale.
Il numero e la potenza (e a momento si sa davvero poco sulle operazioni eseguibile da ciascuna ALU) delle porte del back end non sono mica l'unico possibile collo di bottiglia.
E' tutto il tratto condiviso dai thread, dal prefetch al RoB, che deve essere "adeguatamente" dimensionato..

Forse in futuro aumentando le porte, anche perché ormai intel è alla frutta con i potenziamenti del P6. Non gli rimane molto per aumentare IPC (MT).

Intel ha aumentato le porte da ivy bridge ad Haswell, passando da 6 a 8. Più che il numero quello che conta è anche cosa fanno. Queste due pipeline aggiungono lo shift e un'AGU dedicata allo store e poco altro.
Notare che nonostante ciò lo scaling SMT, ha subito incrementi minimi. Questo sta a significare, ad un analisi alla buona, che le risorse messe a disposizione sono pensate per le prestazioni nel ST, e solo in seconda battuta si cerca di sfruttare le risorse inutilizzate...
Non sembrerebbe un caso che IBM sia passato ad una soluzione SMT8, con un aumento di ipc nel ST, che ha dell'incredibile (+40% :read: ), probabilmente per recuperare il recuperabile.

PS la strada maestra per aumentare il throughput di PICCO rimane quella di tanti piccoli core. Il SMT serve innanzitutto per poter aumentare il ILP, senza sacrificare il throughput complessivo REALE, ovvero non rendere svantaggioso l'aumento di ipc (ST ovviamente):read:

[paolo.oliva2]

Ho fatto una carellata in vari forum, e alla fine questo TH è conservativo sulle frequenze di Zen. Praticamente oramai tutti danno Zen > 3,5GHz, una base di almeno 3,7GHz ma c'è chi si sbilancia sui 4GHz def.
E' chiaro che sono tutte voci, di sicuro c'è solo l'ES a 3GHz con turbo disattivato.
Però, se non ricordo male, mi sembra che nelle previsioni di clock per proci AMD si è sempre stati più bassi, vedi Phenom II 3GHz e lo si dava per 2,5GHz, Thuban 2,5GHz ed invece 3,2GHz, Zambesi 3GHz ed invece 3,6GHz, Piledriver sempre 3,6GHz ed invece 4GHz... speriamo sia così anche per Zen, se lo danno 3,7GHz/4GHz, c'è la possibilità che sia 4,5GHz :sofico:

[darek]

Iscritto :sbav: :sbav: :sbav: :sbav:

[bjt2]

Ho fatto una carellata in vari forum, e alla fine questo TH è conservativo sulle frequenze di Zen. Praticamente oramai tutti danno Zen > 3,5GHz, una base di almeno 3,7GHz ma c'è chi si sbilancia sui 4GHz def.
E' chiaro che sono tutte voci, di sicuro c'è solo l'ES a 3GHz con turbo disattivato.
Però, se non ricordo male, mi sembra che nelle previsioni di clock per proci AMD si è sempre stati più bassi, vedi Phenom II 3GHz e lo si dava per 2,5GHz, Thuban 2,5GHz ed invece 3,2GHz, Zambesi 3GHz ed invece 3,6GHz, Piledriver sempre 3,6GHz ed invece 4GHz... speriamo sia così anche per Zen, se lo danno 3,7GHz/4GHz, c'è la possibilità che sia 4,5GHz :sofico:

Se il FO4 di Zen dovesse rimanere quello di BD, come sembra e PD a 28nm gira a 4GHz, visto che si dice che il 14nmFF da -70% consumo o +35% clock, io penso che un x8 4GHz non sia una utopia...
Il problema è che forse non è chiaro l'enorme passo avanti dal bulk al fin fet. Anche se si fosse rimasti a 28nm, il finfet ha un gate che avvolge tutto il canale, quindi la zona in cui possono passare i portatori di carica è enormemente più alta, quindi il drogaggio può essere diverso, per avere la stessa transconduttanza differenziale, ma abbassare la soglia e il leakage, oppure si può avere guadagno superiore, o una via intermedia (molto più probabile)... Girano voci di un Vcore attorno al volt. Questo vuol dire che il FO4 è basso, la tensione di soglia è bassa e la transconduttanza differenziale alta: tutte quest cose portano a basso leakage, alto clock e bassa potenza dissipata (rispetto al processo precedente e a parità di clock), o in alternativa a poter salire di più... Certamente un eventuale x4, sempre se Zen ha lo stesso FO4 di BD, può arrivare attorno ai 5Ghz, soprattutto se è fatto come i piledriver senza HDL e un x8 è quasi certo possa arrivare a 4GHz... Resta solo da vedere quanto è maturo questo processo e se il FO4 di Zen è basso come quello di BD... Ma ripeto: Vcore di 1 Volt fanno ben sperare, se veri...

[paolo.oliva2]

Se il FO4 di Zen dovesse rimanere quello di BD, come sembra e PD a 28nm gira a 4GHz, visto che si dice che il 14nmFF da -70% consumo o +35% clock, io penso che un x8 4GHz non sia una utopia...
Il problema è che forse non è chiaro l'enorme passo avanti dal bulk al fin fet. Anche se si fosse rimasti a 28nm, il finfet ha un gate che avvolge tutto il canale, quindi la zona in cui possono passare i portatori di carica è enormemente più alta, quindi il drogaggio può essere diverso, per avere la stessa transconduttanza differenziale, ma abbassare la soglia e il leakage, oppure si può avere guadagno superiore, o una via intermedia (molto più probabile)... Girano voci di un Vcore attorno al volt. Questo vuol dire che il FO4 è basso, la tensione di soglia è bassa e la transconduttanza differenziale alta: tutte quest cose portano a basso leakage, alto clock e bassa potenza dissipata (rispetto al processo precedente e a parità di clock), o in alternativa a poter salire di più... Certamente un eventuale x4, sempre se Zen ha lo stesso FO4 di BD, può arrivare attorno ai 5Ghz, soprattutto se è fatto come i piledriver senza HDL e un x8 è quasi certo possa arrivare a 4GHz... Resta solo da vedere quanto è maturo questo processo e se il FO4 di Zen è basso come quello di BD... Ma ripeto: Vcore di 1 Volt fanno ben sperare, se veri...

L'8370 che ho con 1,4V passa OCCT ma con 3 moduli disattivati. Non posso provare con tutti i moduli attivi perchè ho il dissi stock, però ricordo che l'8350 voleva 1,5V nelle stesse condizioni a 5GHz.
Direi che il passaggio di PD dall'8350 all'8370 è solamente frutto di RCM, un nulla rispetto al passaggio dal 32nm SOI al 14nm Finfet.

Comunque AMD riporta che da Zen a Zen+ dovrebbe guadagnare dal 10 al 15%, non è chiaro se TDP/prestazioni o frequenza o IPC, quindi potrebbe essere anche che la prima versione Zen sia senza HDL e la seconda invece si, per abbassare il TDP e renderlo APU.
Credo che sia più facile che sia per le HDL, perchè aumentare l'IPC del 10/15% mi sembrerebbe improbabile... a meno che Zen sia SMT2 e Zen+ SMT4... quindi è possibile che Zen (senza APU) sul 14nm possa addirittura fare meglio di un 8350/8370 sul 32nm SOI, sia come frequenze def che come OC. Per TDP/Potenza, chiaramente non c'è storia tra 14nm e 32nm.

[BatBerserk]

novità sulla data di uscita di Zen??? :mc: :sofico:

[tuttodigitale]

Girano voci di un Vcore attorno al volt.
come avevamo detto tempo fa. Siamo 2 geni :sofico:
sicuro che le 2 voci non siano le nostre?:ciapet:

novità sulla data di uscita di Zen??? :mc: :sofico:
Ottobre, penso.

[capitan_crasy]

novità sulla data di uscita di Zen??? :mc: :sofico:

No, rimane sempre un generico fine 2016...

[tuttodigitale]

Ho trovato la slide, purtroppo è molto generica e datata 2012. Quindi nomi e riferimenti al processo produttivo potrebbero non corrispondere. Ma sicuramente è una simulazione, visto che all'epoca non ci sono stati tape out:

http://n.mynv.jp/articles/2015/02/24/carrizo/images/Photo004l.jpg

9T (T sta per Track) fa riferimento alle HDL
12 T alle HPL

seppur, le informazioni sono da prendere con le molle, è un "nuovo" materiale su cui bjt2 può lavorare.:cool:
molto interessante è l'andamento, seppur presunto, del consumo con la frequenza.

[bjt2]

Ho trovato la slide, purtroppo è molto generica e datata 2012. Quindi nomi e riferimenti al processo produttivo potrebbero non corrispondere. Ma sicuramente è una simulazione, visto che all'epoca non ci sono stati tape out:

http://n.mynv.jp/articles/2015/02/24/carrizo/images/Photo004l.jpg

9T (T sta per Track) fa riferimento alle HDL
12 T alle HPL

seppur, le informazioni sono da prendere con le molle, è un "nuovo" materiale su cui bjt2 può lavorare.:cool:
molto interessante è l'andamento, seppur presunto, del consumo con la frequenza.

Dall'URL dell'immagine sono risalito all'articolo generale, in giapponese... La didascalia dice qualcosa su 20nmvs14nm e ARM simposium... Quindi se la frequenza è in GHz e la potenza in Watt, è moooolto interessante... Potrebbe essere una architettura ARM standard, con un FO4 medio, probabilmnete superiore a quello di Zen... Anche se non fosse così, 5W a core con transistors LVT a 4GHz sarebbero un ottimo risultato... :sofico: Anche considerando stesso FO4 di questo ipotetico ARM, ma DOPPIO numero di transistors (volendo esagerare :sofico: ), sono 10W a core per 4GHz, ossia 80W per 8 core... Aggiungiamoci NB e controller vari e arriviamo a 95W a 4GHz... :sofico: Anche con le HDL... :sofico:

Da questo vediamo che le HDL, almeno con transistors LVT, iniziano a rompere le palle dopo i 4.2GHz... Proprio come avevamo sospettato... :sofico:

Se non usano le HDL e usano transistors LVT, frequenze turbo di 4.8-5Ghz sono perfettamente fattibili... :sofico: Ancora di più se il FO4 è inferiore a quello di questa ipotetica cpu ARM... :sofico:

[tuttodigitale]

Dall'URL dell'immagine sono risalito all'articolo generale, in giapponese... La didascalia dice qualcosa su 20nmvs14nm e ARM simposium... Quindi se la frequenza è in GHz e la potenza in Watt, è moooolto interessante...
La frequenza è in GHz, ne sono sicuro al 99,9%. Samsung riporta una frequenza operativa di 2,4GHz per i transistor HVT (caso vuole che coincida con la slide) contro i 900 MHz (ripeto 900MHz) sempre dei transistor lenti ma a 28nm...
Nella slide mancano i transistor sVLT.... la frequenza potrebbe essere nettamente superiore....:sofico:

sono simulazioni, quindi è bene mantenere i piedi per terra, ma sembra quanto meno possibile un turbo core abbondantemente oltre i 5GHz, ma per il momento mi mantengo al ben più mite 4,7GHz...

Leggevo, che il a72, ha 19 stadi, potrebbe avere (il condizionale è d'obbligo) un fo4 non dissimile da Bulldozer

[bjt2]

La frequenza è in GHz, ne sono sicuro al 99,9%. Samsung riporta una frequenza operativa di 2,4GHz per i transistor HVT (caso vuole che coincida con la slide) contro i 900 MHz (ripeto 900MHz) sempre dei transistor lenti ma a 28nm...
Nella slide mancano i transistor sVLT.... la frequenza potrebbe essere nettamente superiore....:sofico:

sono simulazioni, quindi è bene mantenere i piedi per terra, ma sembra quanto meno possibile un turbo core abbondantemente oltre i 5GHz, ma per il momento mi mantengo al ben più mite 4,7GHz...

Leggevo, che il a72, ha 19 stadi, potrebbe avere (il condizionale è d'obbligo) un fo4 non dissimile da Bulldozer

Interessante! :sofico:
Comunque si sapeva che i nuovi processi aiutano sopratutto nel low power, perchè il fin fet abbassa di molto il leakage, che è prevalente alle basse frequenze...

[digieffe]

come avevamo detto tempo fa. Siamo 2 geni :sofico:
sicuro che le 2 voci non siano le nostre?:ciapet:


Ottobre, penso.

infatti, temo che chi riporti notizie, anche su forum di lingua inglese, si basi sulle vostre deduzioni :)

e voi sulle loro... dedotte dalle vostre... entro un mese le previsioni saranno 12GHZ SMT16 IPC 300% :D

si crea un loop... un circolo vizioso o virtuoso a seconda dei punti di vista...

[tuttodigitale]

infatti, temo che chi riporti notizie, anche su forum di lingua inglese, si basi sulle vostre deduzioni
il nostro thread da quando è presente bjt2, ha acquistato una certa autorevolezza :cool:

[Ren]

Ho trovato la slide, purtroppo è molto generica e datata 2012. Quindi nomi e riferimenti al processo produttivo potrebbero non corrispondere. Ma sicuramente è una simulazione, visto che all'epoca non ci sono stati tape out:

http://n.mynv.jp/articles/2015/02/24/carrizo/images/Photo004l.jpg

9T (T sta per Track) fa riferimento alle HDL
12 T alle HPL

seppur, le informazioni sono da prendere con le molle, è un "nuovo" materiale su cui bjt2 può lavorare.:cool:
molto interessante è l'andamento, seppur presunto, del consumo con la frequenza.

Guarda che non si parla di CPU, ma di standard cell/track design. Potrebbe essere qualunque cosa, soprattutto se parliamo di uno studio del 2012...
Quei consumi a 5ghz sono fuori dal mondo per una CPU.

Quella slide è presente anche in un articolo di Goto del 2014 :

http://translate.googleusercontent.com/translate_c?depth=1&hl=it&ie=UTF8&prev=_t&rurl=translate.google.it&sl=ja&tl=en&u=http://pc.watch.impress.co.jp/docs/column/kaigai/20140825_663363.html&usg=ALkJrhjqnxLcAnYMA2YuPRzi0NBtgHVgSg

ps. il pdf del techcon è introvabile :(

[Ren]

entro un mese le previsioni saranno 12GHZ SMT16 IPC 300% :D


:rotfl: :rotfl:

Poi dopo l'uscita partirà il piagnisteo del silicio brutto e cattivo che non ha raggiunto i 12ghz:p promessi...:sofico:

[Ren]

Il numero e la potenza (e a momento si sa davvero poco sulle operazioni eseguibile da ciascuna ALU) delle porte del back end non sono mica l'unico possibile collo di bottiglia.
E' tutto il tratto condiviso dai thread, dal prefetch al RoB, che deve essere "adeguatamente" dimensionato..



Intel ha aumentato le porte da ivy bridge ad Haswell, passando da 6 a 8. Più che il numero quello che conta è anche cosa fanno. Queste due pipeline aggiungono lo shift e un'AGU dedicata allo store e poco altro.
Notare che nonostante ciò lo scaling SMT, ha subito incrementi minimi. Questo sta a significare, ad un analisi alla buona, che le risorse messe a disposizione sono pensate per le prestazioni nel ST, e solo in seconda battuta si cerca di sfruttare le risorse inutilizzate...
Non sembrerebbe un caso che IBM sia passato ad una soluzione SMT8, con un aumento di ipc nel ST, che ha dell'incredibile (+40% :read: ), probabilmente per recuperare il recuperabile.

PS la strada maestra per aumentare il throughput di PICCO rimane quella di tanti piccoli core. Il SMT serve innanzitutto per poter aumentare il ILP, senza sacrificare il throughput complessivo REALE, ovvero non rendere svantaggioso l'aumento di ipc (ST ovviamente):read:

Pensavo fosse sottinteso tra di noi;)

Intel ha un ROB doppio rispetto ad IBM, penso sia normale che riesca ad estrarre più parallelismo, inoltre le pipeline lunghe del P8 con tutti quei thread mascherano meglio gli stalli...

Sono curioso che si inventeranno con il Power9 (sono alla frutta come intel), anche se credo che sarà un die shrink.

[Ren]

il problema e se GF manterrà la promessa di realizzare il 14nm FF SOI sviluppato da IBM, B&C lo stimava entro il 2018 se non ricordo male e sarebbe al pari del 10nm FF bulk grossomodo

cerco la notizia non vorrei ricordare male...

Il 10nm è un processo LP che salterà (o quasi) come al solito la fase di risk production per rifilare i soliti SOC smartphone da 80mm2.

Ormai le fonderie(tsmc/samsung) ci sguazzano con la storia del mobile. Possono far soldi anche con rese indegne...

Se GF non è stupida, salterà il 10nm per puntare direttamente al 7nm di samsung.

Io sapevo di un 14nm FD-SOI, ma senza Finfet per questioni di costo.

IBM deve sfornare la CPU del supercomputer della DARPA, quindi qualcosa dovranno inventarsi...

[paolo.oliva2]

da come dite spero di non essere stato troppo conservativo dicendo 3.7/4.2ghz a 125watt (beh con un +40% di ipc e +50% di smt però :sofico:)
...ma la scelta ricade su una solita prima infornata non propriamente felice :stordita:

:D
Ti posso chiedere (tu fai sempre i calcoli di IPC a confronto), puoi fare una tabella stile:

Zen X8 (3,5GHz, 4GHz) VS i7 X6 che mi sembra abbia 3,5GHz max clock def.
Idem vs 5960X e 6960X.

Ti dico il perchè... essendo Zen X8, il concorrente è la fascia 2011 Intel, non la 1155, ed Intel ha frequenze ben più basse nel socket 2011. Essendo la potenza il prodotto di IPC * frequenza, AMD potrebbe recuperare in frequenza quello che perderebbe in IPC nel discorso ST. In MT è differente perchè Zen avrebbe 8 core la cui frequenza sicuramente supererebbe i 3,5GHz.

Facendoti uno schizzo (non inserisco il turbo per semplicità), si avrebbe:

Zen X8 @3,5GHz vs I7 X6 @3,5GHz = stessa frequenza def, quindi Intel >ST, ma Zen >MT per via del +33% di core.

Zen X8 @3,5GHz vs 5960X @3GHz = L'ST dovrebbe essere alla pari per via di +500MHz per Zen e l'MT suppergiù simile.

Zen X8 @3,5GHz vs 5960X = stesso discorso del 5960X, tranne il fatto che il 6960X, con +25% di core, vedrebbe Zen perdere.

Ma supponendo Zen @4GHz, si avrebbe che Zen sarebbe sempre in testa in ST pure contro gli i7 X6, ed in MT il 5960X sicuramente lo supererebbe, visto il +33% di clock, ma verso il 6960X difficile, perchè con -25% di core, il +33% di clock non basterebbe a sopperire l'IPC inferiore.

Ti scrivo questo perchè era circolata la voce che Intel avesse messo in commercio il 6960X, non previsto, per contrastare Zen. Io non ci ho dato peso perchè, come penso il resto del TH fino a qualche mese fa, si ipotizzava si un aumento del 68% di IPC di Zen su PD, ma comunque si teorizzava una frequenza def simile al 5960X. L'ES A0 di Zen raggiundo a prima botta i 3GHz (e si parla a 95W), hanno enormemente aumentato le aspettative della frequenza def di Zen... e allora quella voce circa il 6960X comincierebbe ad assumere una posizione diversa... perchè effettivamente, partendo da 3,7GHz circa 95W, in 125W/140W non è che sarebbe impossibile arrivare a 4GHz se non addirittura a superare.

[el-mejo]

da come dite spero di non essere stato troppo conservativo dicendo 3.7/4.2ghz a 125watt (beh con un +40% di ipc e +50% di smt però :sofico:)
...ma la scelta ricade su una solita prima infornata non propriamente felice :stordita:

Pure io prevedo un Zen top di gamma da 125w, ma con frequenze più basse: imho 3,3ghz base e 4ghz turbo.

Il 10nm è un processo LP che salterà (o quasi) come al solito la fase di risk production per rifilare i soliti SOC smartphone da 80mm2.

Ormai le fonderie(tsmc/samsung) ci sguazzano con la storia del mobile. Possono far soldi anche con rese indegne...

Se GF non è stupida, salterà il 10nm per puntare direttamente al 7nm di samsung.

Io sapevo di un 14nm FD-SOI, ma senza Finfet per questioni di costo.

IBM deve sfornare la CPU del supercomputer della DARPA, quindi qualcosa dovranno inventarsi...

Questi 10nm LP e i 7nm Samsung quando sarebbero previsti?

Perchè il mercato mobile pare essere in contrazione mentre quello HPC legato alle reti neurali imho avrà una espansione esplosiva: magari verrà prodotta una linea a 10nm anche per chip ad alte prestazioni...

[Ren]

Questi 10nm LP e i 7nm Samsung quando sarebbero previsti?

Perchè il mercato mobile pare essere in contrazione mentre quello HPC legato alle reti neurali imho avrà una espansione esplosiva: magari verrà prodotta una linea a 10nm anche per chip ad alte prestazioni...

Non credo, questi processi vengono immessi con rese pessime, adatte giusto per die piccoli.

Le stime sono 2017 per i 10nm e 2018 per i 7nm.
Ovviamente stò parlando di Samsung e TSMC con i soliti clienti(apple,qualcomm etc...)

GF slitterà di sicuro al 2019...

[paolo.oliva2]

Pure io prevedo un Zen top di gamma da 125w, ma con frequenze più basse: imho 3,3ghz base e 4ghz turbo.

L'ES A0 Zen è uscito con 3GHz di frequenza, ma non è chiaro a che TDP, Lisa Solu ha dichiarato che l'ES Zen ha raggiunto tutte le aspettative, ma visto che GF dichiara il 14nm su frequenze 3/4GHz ed AMD riporta Zen 95W, unendo le 2 cose verrebbe fuori 3GHz 95W.

L'ES di BD aveva 2,8GHz 125W e Zambesi fu commercializzato a 3,6GHz 125W (+800MHz).

Da un ES Zen di 3GHz, guadagnare solamente 300MHz sono pochini, soprattutto considerando che se i 3GHz sono stati ottenuti a 95W, ci sarebbero anche 45W di TDP di margine (il socket AM4 supporta sino a 140W).

[el-mejo]

L'ES A0 Zen è uscito con 3GHz di frequenza, ma non è chiaro a che TDP, Lisa Solu ha dichiarato che l'ES Zen ha raggiunto tutte le aspettative, ma visto che GF dichiara il 14nm su frequenze 3/4GHz ed AMD riporta Zen 95W, unendo le 2 cose verrebbe fuori 3GHz 95W.

L'ES di BD aveva 2,8GHz 125W e Zambesi fu commercializzato a 3,6GHz 125W (+800MHz).

Da un ES Zen di 3GHz, guadagnare solamente 300MHz sono pochini, soprattutto considerando che se i 3GHz sono stati ottenuti a 95W, ci sarebbero anche 45W di TDP di margine (il socket AM4 supporta sino a 140W).
Per ES intendi i leak del primo aprile?

Onestamente non sto seguendo in maniera assidua le ultime news ma faccio una stima di ciò che è già in commercio: possibile che Amd riesca a far uscire su 95w un 8 core a 3ghz quando ad Intel, con fonderie proprie e il proprio vantaggio tecnologico offre l'otto core a 3ghz e tdp da 140w, seppur a 22nm, quadchannel e con molte più linee pcie???

Il lo spero vivamente, ma ci credo poco e per me dovranno andare un po più pesante di tdp, e non è un caso che abbiano portato le specifiche di AM4 a max 140w...

D'altra parte credo faranno un uso aggressivo del turbo core, come visto sulla serie PD serie E.

Non credo, questi processi vengono immessi con rese pessime, adatte giusto per die piccoli.

Le stime sono 2017 per i 10nm e 2018 per i 7nm.
Ovviamente stò parlando di Samsung e TSMC con i soliti clienti(apple,qualcomm etc...)

GF slitterà di sicuro al 2019...

Molto male, Intel uscirà con i 10nm a fine 2017: sono almeno un anno e mezzo di vantaggio, tutto il tempo per intel di proporre cpu x8 su piattaforma mainstream...

Si ha già qualche stima del die size di Zen x8? Che ci sia qualche possibilità di un Zen/Zen+ x12 monolitico a metà 2018, erede del glorioso Thuban?:sperem:

[bjt2]

Per ES intendi i leak del primo aprile?

Onestamente non sto seguendo in maniera assidua le ultime news ma faccio una stima di ciò che è già in commercio: possibile che Amd riesca a far uscire su 95w un 8 core a 3ghz quando ad Intel, con fonderie proprie e il proprio vantaggio tecnologico offre l'otto core a 3ghz e tdp da 140w, seppur a 22nm, quadchannel e con molte più linee pcie???

Il lo spero vivamente, ma ci credo poco e per me dovranno andare un po più pesante di tdp, e non è un caso che abbiano portato le specifiche di AM4 a max 140w...

D'altra parte credo faranno un uso aggressivo del turbo core, come visto sulla serie PD serie E.



Molto male, Intel uscirà con i 10nm a fine 2017: sono almeno un anno e mezzo di vantaggio, tutto il tempo per intel di proporre cpu x8 su piattaforma mainstream...

Si ha già qualche stima del die size di Zen x8? Che ci sia qualche possibilità di un Zen/Zen+ x12 monolitico a metà 2018, erede del glorioso Thuban?:sperem:

Sembrerebbe che Zen abbia un FO4 inferiore alle CPU INTEL e quindi, nonostante il processo inferiore a quello INTEL, dovrebbe avere una frequenza superiore... Questo è avvalorato dalle voci che girano di uno Zen che richiede circa 1V... Poi c'è da considerare che le CPU INTEL hanno delle unità AVX2 monstre da 256 bit che consumano un sacco di corrente e bisogna vedere quanto è efficace il gating per ridurre il leakage... Si sa ad esempio che quando sono richieste le unità AVX2 la CPU deve stallare qualche ciclo (non vorrei dire cretinate ma mi pare non siano pochi) per "avviare" le unità, manco fosse un diesel ( :asd: ) e che dopo un certo timeout (mi pare 500 cicli) vengono spente...

Per quanto riguarda il die size, dovrebbe stare entro le dimensioni di un 8 core BD, perchè la densità è circa doppia, e un core zen dovrebbe avere circa lo stesso numero di transistors di un intero modulo...

[el-mejo]

Sembrerebbe che Zen abbia un FO4 inferiore alle CPU INTEL e quindi, nonostante il processo inferiore a quello INTEL, dovrebbe avere una frequenza superiore... Questo è avvalorato dalle voci che girano di uno Zen che richiede circa 1V... Poi c'è da considerare che le CPU INTEL hanno delle unità AVX2 monstre da 256 bit che consumano un sacco di corrente e bisogna vedere quanto è efficace il gating per ridurre il leakage... Si sa ad esempio che quando sono richieste le unità AVX2 la CPU deve stallare qualche ciclo (non vorrei dire cretinate ma mi pare non siano pochi) per "avviare" le unità, manco fosse un diesel ( :asd: ) e che dopo un certo timeout (mi pare 500 cicli) vengono spente...

Per quanto riguarda il die size, dovrebbe stare entro le dimensioni di un 8 core BD, perchè la densità è circa doppia, e un core zen dovrebbe avere circa lo stesso numero di transistors di un intero modulo...

Del FO4 inferiore ne avevo sentito parlare spesso, mentre mi è nuova la storia delle AVX2.
Dovrebbero essere state implementate da haswell, ma non sembra che ci siano stati problemi al passaggio da ivy bridge, e sia Carizzo che Zen supportano queste istruzioni...:confused:
Anzi pare che Skylake-E supporterà addirittura AVX a 512bit.

Riguardo all'ipotetico Zen x12, se supponiamo che il die size della versione x8 sia pari pari a quello di BD (315mmq) e un aumento di dimensioni simile a quello avvenuta da Deneb a Thuban (258mmq vs 346mmq) dovremmo arrivare a 422mmq.
C'è però da tenere in considerazione che sui Phenom la cache l3 mi pare fosse indipendente dai core, infatti sia gli x4 che gli x6 avevano 6mb, mentre Zen avrà un approccio modulare, quindi anche questa aumenterà del 50%, quindi suppongo una superficie di circa 450mmq.

Una produzione fattibile imho solo con un PP maturo e una base di mercato solida, quindi tutto dipenderà dal successo di questo primo Zen X8.

[affiu]

Del FO4 inferiore ne avevo sentito parlare spesso, mentre mi è nuova la storia delle AVX2.
Dovrebbero essere state implementate da haswell, ma non sembra che ci siano stati problemi al passaggio da ivy bridge, e sia Carizzo che Zen supportano queste istruzioni...:confused:
Anzi pare che Skylake-E supporterà addirittura AVX a 512bit.

Riguardo all'ipotetico Zen x12, se supponiamo che il die size della versione x8 sia pari pari a quello di BD (315mmq) e un aumento di dimensioni simile a quello avvenuta da Deneb a Thuban (258mmq vs 346mmq) dovremmo arrivare a 422mmq.
C'è però da tenere in considerazione che sui Phenom la cache l3 mi pare fosse indipendente dai core, infatti sia gli x4 che gli x6 avevano 6mb, mentre Zen avrà un approccio modulare, quindi anche questa aumenterà del 50%, quindi suppongo una superficie di circa 450mmq.

Una produzione fattibile imho solo con un PP maturo e una base di mercato solida, quindi tutto dipenderà dal successo di questo primo Zen X8.

Tutto potrebbe essere, ma credo che il mercato(non è potuto succedere con i 32nm di bulldozer e compagnia APU) è sul punto di cambiare senza nessun ritorno....
Con quelle misure del die size, che potrebbe darsi che lo facciano, secondo me si spostano tutto sul mondo APU desktop fascia alta; si dovrebbe invertire ''l'inseguimento'' passando dal settore fascia alta desktop al settore APU desktop che migrerà verso la fascia alta.
Può capitare che esista ancora, ma certamente passera, sempre secondo me, in secondo piano in quanto non c'è più esultanza potenza/consumo....è solo un confronto fine a se stesso.
Il settore APU ed relativo HSA1-2-3...ecc dovrà necessariamente prendere piede, perchè l'epoca di oggi non può piu aspettare, c'è bisogno di potenza per poter elaborare file video che di 4k sarà solo il gradino più basso....poi 8k...il 16 ecc; una cpu solamente non può essere più sufficiente a tale mole di elaborazione nell'intero pianeta.
Ma d'altronde dalla controparte avrebbero un sempre vantaggio sul processo produttivo di poter stare dietro ad una VERA apu....e via via sempre piu software e numerosi saranno indirizzati verso il mondo HSA;...non esiste altra via per il futuro che APU che sarà al centro di tutto.
L'ordine di grandezza dell'elaborazione è tutt'altro, quindi meglio investire in 450mmq di apu fascia alta con hsa.;)
Ad ogni modo la prossima APU AMD ZEN+ non passerà di certo inosservata, figuriamoci in ambiente software HSA:eek: ....:read:...ed a maggior ragione il p-enti-um-return-''@pu'' che si resetterà per il troppo calore:read: :rotfl:

[paolo.oliva2]

Per ES intendi i leak del primo aprile?
No, si tratta di novembre 2015, nessun 1° aprile :doh:. In quella data AMD ha riportato che Zen "ha raggiunto le aspettative", ed in altro luogo GF ha riferito che le frequenze 3/4GHz sono state raggiunte dal 14nm.
Ora... è chiaro che bisogna fare congetture con la notizia che quell'ES circolasse a 3GHz e che abbia 95W TDP... ma non mi sembra cosa complessa... nel senso che mi sembra più che normale collegare i 3GHz alle aspettative raggiunte da AMD, e se GF dichiara un range dai 3GHz ai 4GHz per il 14nm, non è che intenda a 9999W TDP, ma al TDP richiesto da AMD, e AMD ha sempre riportato Zen ai 95W.

Onestamente non sto seguendo in maniera assidua le ultime news ma faccio una stima di ciò che è già in commercio: possibile che Amd riesca a far uscire su 95w un 8 core a 3ghz quando ad Intel, con fonderie proprie e il proprio vantaggio tecnologico offre l'otto core a 3ghz e tdp da 140w, seppur a 22nm, quadchannel e con molte più linee pcie???

Ho visto che ti ha scritto Bjt2... però tu fai l'errore di molti... cioè paragonare l'architettura Intel a quella AMD.
Per farti una idea... il nuovissimo 6960K è un X10, 140W e ha 3GHz di frequenza def... l'Opteron X16 PD ha una frequenza def di 2,8GHz, ha un turbo sui 3,3GHz su 8 core, ed è 137W TDP su un silicio 32nm distante anni luce dalle performances del 14nm Intel in quanto TDP/frequenza.
Per quanto si sa, l'FO4 di Zen dovrebbe essere sulla riga di BD, e AMD architetturalmente con BD ha commercializzato (garantendoli) proci a 4,7GHz/5GHz, il cui problema era il TDP alto dovuto al silicio, non certo per limiti architetturali. Quanto è l'OC a TDP umani per Intel? Lasciamo a parte gli X4, parliamo di X6 a salire... 4,2GHz, 4,4GHz? Io sto a 4,4GHz con il dissi stock all'Equatore... Il 14nm da solo permette un abbassamento del 50% del TDP a parità di frequenza? Benissimo... allora perchè non si dovrebbe avere un Zen X4 (= PD X8) nei 62,5W (125W TDP -50% di W per il passaggio 32nm - 14nm). Come X8 voilà 125W nei 4GHz.
E' ovvio che lo vedremo al lancio... ma quello è il metro che può essere più basso come più alto... mi sembra illogico partire invece da un 5960X X8 140W 3GHz e quindi Zen non può essere simile (ma manco superiore) e quindi se ha 3GHz deve avere >140W, X8 ed assolutamente no una frequenza maggiore.

[paolo.oliva2]

Del FO4 inferiore ne avevo sentito parlare spesso, mentre mi è nuova la storia delle AVX2.
Dovrebbero essere state implementate da haswell, ma non sembra che ci siano stati problemi al passaggio da ivy bridge, e sia Carizzo che Zen supportano queste istruzioni...:confused:
Anzi pare che Skylake-E supporterà addirittura AVX a 512bit.

Riguardo all'ipotetico Zen x12, se supponiamo che il die size della versione x8 sia pari pari a quello di BD (315mmq) e un aumento di dimensioni simile a quello avvenuta da Deneb a Thuban (258mmq vs 346mmq) dovremmo arrivare a 422mmq.
C'è però da tenere in considerazione che sui Phenom la cache l3 mi pare fosse indipendente dai core, infatti sia gli x4 che gli x6 avevano 6mb, mentre Zen avrà un approccio modulare, quindi anche questa aumenterà del 50%, quindi suppongo una superficie di circa 450mmq.

Una produzione fattibile imho solo con un PP maturo e una base di mercato solida, quindi tutto dipenderà dal successo di questo primo Zen X8.

Non lo so, ma di un Zen X32 (che sia nativo o pezzi attaccati comunque il package size sarebbe simile) se ne parla da una vita e da un po' si parla pure di un Zen APU X16... tu hai dubbi per un X12....

[el-mejo]

No, si tratta di novembre 2015, nessun 1° aprile :doh:. In quella data AMD ha riportato che Zen "ha raggiunto le aspettative", ed in altro luogo GF ha riferito che le frequenze 3/4GHz sono state raggiunte dal 14nm.
Ora... è chiaro che bisogna fare congetture con la notizia che quell'ES circolasse a 3GHz e che abbia 95W TDP... ma non mi sembra cosa complessa... nel senso che mi sembra più che normale collegare i 3GHz alle aspettative raggiunte da AMD, e se GF dichiara un range dai 3GHz ai 4GHz per il 14nm, non è che intenda a 9999W TDP, ma al TDP richiesto da AMD, e AMD ha sempre riportato Zen ai 95W.

Ho visto che ti ha scritto Bjt2... però tu fai l'errore di molti... cioè paragonare l'architettura Intel a quella AMD.
Per farti una idea... il nuovissimo 6960K è un X10, 140W e ha 3GHz di frequenza def... l'Opteron X16 PD ha una frequenza def di 2,8GHz, ha un turbo sui 3,3GHz su 8 core, ed è 137W TDP su un silicio 32nm distante anni luce dalle performances del 14nm Intel in quanto TDP/frequenza.
Per quanto si sa, l'FO4 di Zen dovrebbe essere sulla riga di BD, e AMD architetturalmente con BD ha commercializzato (garantendoli) proci a 4,7GHz/5GHz, il cui problema era il TDP alto dovuto al silicio, non certo per limiti architetturali. Quanto è l'OC a TDP umani per Intel? Lasciamo a parte gli X4, parliamo di X6 a salire... 4,2GHz, 4,4GHz? Io sto a 4,4GHz con il dissi stock all'Equatore... Il 14nm da solo permette un abbassamento del 50% del TDP a parità di frequenza? Benissimo... allora perchè non si dovrebbe avere un Zen X4 (= PD X8) nei 62,5W (125W TDP -50% di W per il passaggio 32nm - 14nm). Come X8 voilà 125W nei 4GHz.
E' ovvio che lo vedremo al lancio... ma quello è il metro che può essere più basso come più alto... mi sembra illogico partire invece da un 5960X X8 140W 3GHz e quindi Zen non può essere simile (ma manco superiore) e quindi se ha 3GHz deve avere >140W, X8 ed assolutamente no una frequenza maggiore.

Io non guardo l'architettura, cosa che con le mie scarse conoscenze mi risulterebbe difficile, ma le prestazioni medie in MT e i consumi correlati, valutando PP e frequenze.

Forse hai ragione riguardo alle frequenze maggiori, un 5960x occato a 4ghz arriva ad assorbire 165w: Zen con un attenta selezione dei die potrebbe arrivare ad offrire un top di gamma con una frequenza più o meno simile.

Riguardo a frequenze superiori a 4ghz con le attuali tecnologie al silicio sono raggiungibili solo a scapito di una decente efficenza energetica qualsiasi architettura si usi, basta vedere il 9590 o i7 broadwell a 5ghz per il governo USA con tdp di 165w con die estremamente selezionati.

Non lo so, ma di un Zen X32 (che sia nativo o pezzi attaccati comunque il package size sarebbe simile) se ne parla da una vita e da un po' si parla pure di un Zen APU X16... tu hai dubbi per un X12....

Zen x32 ci sarà di certo ma verrà piazzato su socket server, che di solito ha un package di dimensione quasi doppia a quella consumer. Nel caso sarà composto da 2 die x16 allora sarà assolutamente possibile un x12 su AM4, speriamo che Amd abbia il coraggio di produrre il bestio! :sofico:

[Ren]

Molto male, Intel uscirà con i 10nm a fine 2017: sono almeno un anno e mezzo di vantaggio, tutto il tempo per intel di proporre cpu x8 su piattaforma mainstream...

Si ha già qualche stima del die size di Zen x8? Che ci sia qualche possibilità di un Zen/Zen+ x12 monolitico a metà 2018, erede del glorioso Thuban?:sperem:

Intel ha deciso di ritardare il suo silicio, cambiando la strategia del tick-tock(adesso sono tre passaggi).

Ad oggi non si sa nulla, ma è certo che non possono permettersi rese ridicole ne hanno i volumi necessari per ammortizzare l'investimento.

Per la prima volta le fonderie leader hanno battuto intel in R&D (time-to-market)...

[paolo.oliva2]

Forse hai ragione riguardo alle frequenze maggiori, un 5960x occato a 4ghz arriva ad assorbire 165w: Zen con un attenta selezione dei die potrebbe arrivare ad offrire un top di gamma con una frequenza più o meno simile.
Beh, se guardiamo non al dichiarato ma all'effettivo, Tom's aveva rilevato 95W con un 8370E occato a @4,6GHz.
Il punto è che 4GHz con architettura Intel produco un determinato TDP che con l'architettura BD/Zen, anche su silicio inferiore, producono un TDP inferiore.

Riguardo a frequenze superiori a 4ghz con le attuali tecnologie al silicio sono raggiungibili solo a scapito di una decente efficenza energetica qualsiasi architettura si usi, basta vedere il 9590 o i7 broadwell a 5ghz per il governo USA con tdp di 165w con die estremamente selezionati.
Uguale sopra... i 4,5GHz per l'architettura BD rientrano nei 125W TDP, non c'è bisogno di alcuna selezione, perchè il punto di efficienza frequenza/TDP con AMD lo si ha ad una frequenza maggiore, e non di 100-200MHz, ma di 1GHz.

[el-mejo]

Intel ha deciso di ritardare il suo silicio, cambiando la strategia del tick-tock(adesso sono tre passaggi).

Ad oggi non si sa nulla, ma è certo che non possono permettersi rese ridicole ne hanno i volumi necessari per ammortizzare l'investimento.

Per la prima volta le fonderie leader hanno battuto intel in R&D (time-to-market)...

E' da settembre scorso che sono in commercio cpu Intel a 14nm (senza contare Broadwell), mentre i chip degli altri produttori usciranno tra 2-3 mesi.

Vero che Intel ha allungato la durata di ogni PP, ma già dal prossimo anno uscirà con la nuova linea a 10nm HP, mentre la concorrenza pare si limiterà a un PP a basso consumo, per forse passare ai 7nm HP a fine 2018...
Se la situazione rimane così Intel ha ancora un buon vantaggio sulla concorrenza, seppure più ridotto rispetto al passato.
Nel caso invece venga prodotto un 10nm HP dovrà correre ai ripari e alla svelta, con nostra grande gioia. :D

[Ren]

E' da settembre scorso che sono in commercio cpu Intel a 14nm (senza contare Broadwell), mentre i chip degli altri produttori usciranno tra 2-3 mesi.

Vero che Intel ha allungato la durata di ogni PP, ma già dal prossimo anno uscirà con la nuova linea a 10nm HP, mentre la concorrenza pare si limiterà a un PP a basso consumo, per forse passare ai 7nm HP a fine 2018...
Se la situazione rimane così Intel ha ancora un buon vantaggio sulla concorrenza, seppure più ridotto rispetto al passato.
Nel caso invece venga prodotto un 10nm HP dovrà correre ai ripari e alla svelta, con nostra grande gioia. :D

Secondo me ritarderanno per sfornare un QWFET al germanio in modo da avere il solito vantaggio competitivo, anticipando tutti di una generazione (o più)...
Il 10nm dei concorrenti non sarà poi tanto più denso del 14nm intel, inoltre per le varianti hp bisognerà aspettare i 7nm.

[el-mejo]

Beh, se guardiamo non al dichiarato ma all'effettivo, Tom's aveva rilevato 95W con un 8370E occato a @4,6GHz.
Il punto è che 4GHz con architettura Intel produco un determinato TDP che con l'architettura BD/Zen, anche su silicio inferiore, producono un TDP inferiore.

Uguale sopra... i 4,5GHz per l'architettura BD rientrano nei 125W TDP, non c'è bisogno di alcuna selezione, perchè il punto di efficienza frequenza/TDP con AMD lo si ha ad una frequenza maggiore, e non di 100-200MHz, ma di 1GHz.

Il 8370E @ 4,6ghz con 95w di consumo lo vedo difficile, ho molti dubbi sulla effettiva stabilità ed affidabilità di tale cpu: stando anche larghi allora il 9590 avrebbero potuto proporlo a circa 160w di tdp, ma se invece sono arrivati a 220w un motivo ci sarà ;)

Il punto di efficenza massimo delle cpu lo si ha alle frequenze e voltaggi delle proposte mobile, a scapito ovviamente della potenza di picco.

Il compromesso ideale invece lo si ha tra i 65 e i 160w, a seconda del PP e del numero di core, vedi Carrizo desktop e Haswell-E x18

[paolo.oliva2]

Il 8370E @ 4,6ghz con 95w di consumo lo vedo difficile, ho molti dubbi sulla effettiva stabilità ed affidabilità di tale cpu: stando anche larghi allora il 9590 avrebbero potuto proporlo a circa 160w di tdp, ma se invece sono arrivati a 220w un motivo ci sarà ;)
I test li ha fatti Tom's e recensiti... e Tom's è tutto fuorchè filo-AMD.

Il 9590 non è lo stesso die degli 8370/8370E, li hanno commercializzati a frequenze def uguali agli 8320/8350, ma tengono le stesse frequenze con un Vcore NETTAMENTE inferiore. Ad esempio io in Africa sto a 4,4GHz con 1,3V e dissi stock, mentre con l'8350 ero a liquido con 1,425V, idem n OC, l'8350 con 1 modulo voleva 1,5V, l'8370 stessa condizione 1,4V.

Comunque stai facendo confronti pere e mele... quanto ha guadagnato Intel nel passaggio dal 32nm al 22nm? E dal 22nm al 14nm? Stai guardando il TDP degli FX sul 32nm SOI in contrapposizione agli Intel sul 14nm... Che frequenza aveva un I7 X6 sul 32nm nei 140W? Altro che X0 a 3GHz come sul 14nm.
Il punto di efficenza massimo delle cpu lo si ha alle frequenze e voltaggi delle proposte mobile, a scapito ovviamente della potenza di picco.
Beh, allora vedrai che Carrizo in 15W sul 28nm non mi sembra che abbia frequenze inferiori a Broswell 14nm (il mio è 2,5GHz def 3GHz turbo), ma visto che in MT sta sotto a Carrizo, direi che non ha neanche un rapporto consumo/TDP inferiore, sempre rimarcando che il 28nm Bulk GF non è manco al livello del 22nm Intel, figuriamoci del 14nm.

Il compromesso ideale invece lo si ha tra i 65 e i 160w, a seconda del PP e del numero di core, vedi Carrizo desktop e Haswell-E x18
Non mi pare chiaro il termine "compromesso ideale", perchè ad esempio il 28nm Bulk GF va benissimo in accoppiata all'architettura BD nel mobile Carrizo sui 15W/35W TDP, ma assolutamente non idoneo ad un procio desktop stile FX... e non penso che un'architettura (BD ad esempio) la si possa etichettare "esosa" e poi su quasi 2 PP indietro offrire un rapporto prestazioni/consumi alla pari di Brodwell/14nm...

L'errore che si è fatto sino ad oggi è stato quello di imputare il consumo/prestazioni di BD, all'architettura BD "costruita" sull'FO4 studiato da IBM, ignorando più o meno volutamente la problematica silicio 32nm SOI. Ma AMD ha portato avanti BD, addirittura si è vista COSTRETTA a passare dal SOI al Bulk, chissà perchè?
Ora, magari non succederà, ma se Zen, come dicono, avrà lo stesso FO4 di BD, e nell'accoppiata 14nm GF e architettura Zen, offrisse un rapporto consumo/prestazioni migliore di quello offerto da Intel (ed un Zen 3GHz 95W lo sarebbe alla grande), visto che si reputa il 14nm di Intel il migliore sulla piazza, dove sarebbe da ricercare il motivo? Che forse IBM aveva ragione?

[capitan_crasy]

E' da settembre scorso che sono in commercio cpu Intel a 14nm (senza contare Broadwell), mentre i chip degli altri produttori usciranno tra 2-3 mesi.

Vero che Intel ha allungato la durata di ogni PP, ma già dal prossimo anno uscirà con la nuova linea a 10nm HP, mentre la concorrenza pare si limiterà a un PP a basso consumo, per forse passare ai 7nm HP a fine 2018...
Se la situazione rimane così Intel ha ancora un buon vantaggio sulla concorrenza, seppure più ridotto rispetto al passato.
Nel caso invece venga prodotto un 10nm HP dovrà correre ai ripari e alla svelta, con nostra grande gioia. :D

Non ce nessuna sfida per la leadership sul silicio, Intel avrà sempre un vantaggio sulla concorrenza dato che investe miliardi di dollari alla volta.
AMD investe quello che può e se fai un paragone sulle cifre il divario è semplicemente mostruoso...

[el-mejo]

I test li ha fatti Tom's e recensiti... e Tom's è tutto fuorchè filo-AMD.

Il 9590 non è lo stesso die degli 8370/8370E, li hanno commercializzati a frequenze def uguali agli 8320/8350, ma tengono le stesse frequenze con un Vcore NETTAMENTE inferiore. Ad esempio io in Africa sto a 4,4GHz con 1,3V e dissi stock, mentre con l'8350 ero a liquido con 1,425V, idem n OC, l'8350 con 1 modulo voleva 1,5V, l'8370 stessa condizione 1,4V.

Comunque stai facendo confronti pere e mele... quanto ha guadagnato Intel nel passaggio dal 32nm al 22nm? E dal 22nm al 14nm? Stai guardando il TDP degli FX sul 32nm SOI in contrapposizione agli Intel sul 14nm... Che frequenza aveva un I7 X6 sul 32nm nei 140W? Altro che X0 a 3GHz come sul 14nm.
Beh, allora vedrai che Carrizo in 15W sul 28nm non mi sembra che abbia frequenze inferiori a Broswell 14nm (il mio è 2,5GHz def 3GHz turbo), ma visto che in MT sta sotto a Carrizo, direi che non ha neanche un rapporto consumo/TDP inferiore, sempre rimarcando che il 28nm Bulk GF non è manco al livello del 22nm Intel, figuriamoci del 14nm.

Non mi pare chiaro il termine "compromesso ideale", perchè ad esempio il 28nm Bulk GF va benissimo in accoppiata all'architettura BD nel mobile Carrizo sui 15W/35W TDP, ma assolutamente non idoneo ad un procio desktop stile FX... e non penso che un'architettura (BD ad esempio) la si possa etichettare "esosa" e poi su quasi 2 PP indietro offrire un rapporto prestazioni/consumi alla pari di Brodwell/14nm...

L'errore che si è fatto sino ad oggi è stato quello di imputare il consumo/prestazioni di BD, all'architettura BD "costruita" sull'FO4 studiato da IBM, ignorando più o meno volutamente la problematica silicio 32nm SOI. Ma AMD ha portato avanti BD, addirittura si è vista COSTRETTA a passare dal SOI al Bulk, chissà perchè?
Ora, magari non succederà, ma se Zen, come dicono, avrà lo stesso FO4 di BD, e nell'accoppiata 14nm GF e architettura Zen, offrisse un rapporto consumo/prestazioni migliore di quello offerto da Intel (ed un Zen 3GHz 95W lo sarebbe alla grande), visto che si reputa il 14nm di Intel il migliore sulla piazza, dove sarebbe da ricercare il motivo? Che forse IBM aveva ragione?

Quello che intendo dire è che è il caso di guardare i prodotti finiti, venduti e garantiti e non improbabili OC miracolosi dalla dubbia stabilità nel medio termine, sennò li avremmo in commercio questi x8 a 4,6ghz che consumano meno di 100w, invece Amd a quella frequenza garantisce solo cpu con vcore a 1,5v e consumi di 220w, ma anche intel con gli x8 a 4ghz su 165w o perchè nò, degli x16/x18 a 3ghz su 220w, con consumi linearmente equivalenti agli xeon prodotti fino ad oggi: tanto la potenza di calcolo è sempre richiesta e se si trovano soluzioni si raffreddamento per le tesla e le firepro si troverebbero anche per le cpu...

E' questa che intendo per compromesso ideale per architettura e PP: per Carizzo desktop su 28nm bulk e HDL pare essere 65w per circa 3,5ghz su 2 moduli, per Piledriver x8 sui 32nm SOI è 125w per 4ghz e 4 moduli, per le due ultime architetture intel, quindi Finfet 22/14nm entrambe sui 88/91W per 4 core +HT, per gli Haswell-E su 22nm FinFet sono 145w per 18 core +ht su 22nm finfet, che guarda caso sono gli stessi valori di Broadwell-E 18 core ma su 14nm

Se aumenti le frequenze e quindi le prestazioni, i consumi aumentano in maniera esponenziale e il rapporto Performance/watt fa a farsi benedire, ed il cambio di PP e temo pure quello di architettura (a prescindere dal IPC) non aiuterà più di tanto ad alzare questo limite, ci ha sbattuto il naso sia intel con il Pentium 4 sia Amd con Bulldozer: l'unica cosa da fare è aumentare il numero di core ed abbassare le frequenze.

Quello che mi rende perplesso sono le frequenze e i tdp che girano: se saranno 8 core a 95w Zen userà le HDL e non userà più di 3,5ghz di turbocore, se non le utilizzerà magari arriverà anche a 3,3ghz con un turbo core più spinto ma il TDP inesorabilmente aumentera, sui 125w o pure sui 140w, similmente ad intel.
I 4ghz su 95w li vedremo sulle versioni x4, di questo sono quasi certo.

Un ipotetico Carizzo x8 sui Finfet Intel e con HDL me lo immagino sui 95w a 4ghz, seppur su uno sputo su silicio: più interessante sarebbe stato un Carrizo x32, imho sarebbe arrivato a 2,3ghz su 140w TDP, esattamente come il Xeon E5-2698

Questo è quello che penso, felicissimo di sbagliarmi e vedere Zen x8 a 4ghz su 125w TDP con Intel che tenta inutilmente di giustificare i suoi Broadwell-E conconsumi simili e 1ghz in meno di frequenza. :sofico:

[el-mejo]

Non ce nessuna sfida per la leadership sul silicio, Intel avrà sempre un vantaggio sulla concorrenza dato che investe miliardi di dollari alla volta.
AMD investe quello che può e se fai un paragone sulle cifre il divario è semplicemente mostruoso...

Se la concorrenza uscisse un 10nm HP e Amd potesse usufruirne il vantaggio quasi si annullerebbe, a meno di nuovi assi nella manica stile FinFet. Speriamo che ste gpu facciano da traino nel mercato high power...

Perchè é vero che investe, ma fa sempre più fatica a tenere il passo.

[Ren]

Se la concorrenza uscisse un 10nm HP e Amd potesse usufruirne il vantaggio quasi si annullerebbe, a meno di nuovi assi nella manica stile FinFet. Speriamo che ste gpu facciano da traino nel mercato high power...

Perchè é vero che investe, ma fa sempre più fatica a tenere il passo.

Non uscirà nessun 10nm HP...

TSMC userà il BEOL dei 10nm (LP) per sviluppare i 7nm. Stessa prassi dei 20nm. (samsung idem)
Il processo sarà un bulk senza innovazioni di materiale.

cmq siamo alla frutta con il silicio. I 5/4nm dureranno per parecchi anni...:(

[bjt2]

Quello che intendo dire è che è il caso di guardare i prodotti finiti, venduti e garantiti e non improbabili OC miracolosi dalla dubbia stabilità nel medio termine, sennò li avremmo in commercio questi x8 a 4,6ghz che consumano meno di 100w, invece Amd a quella frequenza garantisce solo cpu con vcore a 1,5v e consumi di 220w, ma anche intel con gli x8 a 4ghz su 165w o perchè nò, degli x16/x18 a 3ghz su 220w, con consumi linearmente equivalenti agli xeon prodotti fino ad oggi: tanto la potenza di calcolo è sempre richiesta e se si trovano soluzioni si raffreddamento per le tesla e le firepro si troverebbero anche per le cpu...

E' questa che intendo per compromesso ideale per architettura e PP: per Carizzo desktop su 28nm bulk e HDL pare essere 65w per circa 3,5ghz su 2 moduli, per Piledriver x8 sui 32nm SOI è 125w per 4ghz e 4 moduli, per le due ultime architetture intel, quindi Finfet 22/14nm entrambe sui 88/91W per 4 core +HT, per gli Haswell-E su 22nm FinFet sono 145w per 18 core +ht su 22nm finfet, che guarda caso sono gli stessi valori di Broadwell-E 18 core ma su 14nm

Se aumenti le frequenze e quindi le prestazioni, i consumi aumentano in maniera esponenziale e il rapporto Performance/watt fa a farsi benedire, ed il cambio di PP e temo pure quello di architettura (a prescindere dal IPC) non aiuterà più di tanto ad alzare questo limite, ci ha sbattuto il naso sia intel con il Pentium 4 sia Amd con Bulldozer: l'unica cosa da fare è aumentare il numero di core ed abbassare le frequenze.

Quello che mi rende perplesso sono le frequenze e i tdp che girano: se saranno 8 core a 95w Zen userà le HDL e non userà più di 3,5ghz di turbocore, se non le utilizzerà magari arriverà anche a 3,3ghz con un turbo core più spinto ma il TDP inesorabilmente aumentera, sui 125w o pure sui 140w, similmente ad intel.
I 4ghz su 95w li vedremo sulle versioni x4, di questo sono quasi certo.

Un ipotetico Carizzo x8 sui Finfet Intel e con HDL me lo immagino sui 95w a 4ghz, seppur su uno sputo su silicio: più interessante sarebbe stato un Carrizo x32, imho sarebbe arrivato a 2,3ghz su 140w TDP, esattamente come il Xeon E5-2698

Questo è quello che penso, felicissimo di sbagliarmi e vedere Zen x8 a 4ghz su 125w TDP con Intel che tenta inutilmente di giustificare i suoi Broadwell-E conconsumi simili e 1ghz in meno di frequenza. :sofico:

Le HDL rompono le palle oltre 3.5GHz sul 28nm bulk attuale... Sul 14nm IMHO questo limite si sposta almeno 1GHz sopra, IMHO (+35%=+1.225GHz)... Tanto che è possibile che tutte le versioni di Zen siano HDL e non solo le server, HPC e mobile...

Non uscirà nessun 10nm HP...

TSMC userà il BEOL dei 10nm (LP) per sviluppare i 7nm. Stessa prassi dei 20nm. (samsung idem)
Il processo sarà un bulk senza innovazioni di materiale.

cmq siamo alla frutta con il silicio. I 5/4nm dureranno per parecchi anni...:(

Quanto pensi sia grande un atomo di silicio? E' 0.22nm... Ma il problema maggiore è lo spessore del biossido di silicio tra gate e canale... Già da qualche generazione siamo a qualche molecola, figuriamoci ora... Bisogna vedere se si riuscirà ad andare sotto i 7nm, perchè poi lo spessore del biossido non si può ridurre più di tanto...

[AceGranger]

si ho sbagliato a scrivere, volevo proprio dire 14nm FD SOI sviluppati da IBM e ceduti a GF nella trattativa di vendita FAB dello scorso anno... sono paragonabili ai 10nm FF di Intel


considerando come parametri IPC +40% ST e +50% MT?



10nm nel 2017 con che processo? non di certo l'HP, anche perché nel 2017 uscirà Skylake-E a 14nm e forse potrebbe uscire con il 10nm nel 2018 se saltassero Kabylake-E o accorciassero i tempi da 12 a 9 mesi, ma non credo non è mai successo...
esempio:

lineup 14nm (consideriamo sia Xeon che HEDT, solitamente 1Q di differenza)
BW-E -> Q1~Q2 2016
SL-E -> Q4~Q1 2016/2017 ???
KL-E -> Q3~Q4 2017 ???
è mai successo che escano versioni nuove dopo soli 9 mesi? proprio adesso che hanno deciso di passare a 3 anni secchi?



Kabylake-E non uscira mai, è un aggiornamento delle frequenze di Skylake perchè non sono ancora pronti i 10 nm; le versioni -E, essendo in "ritardo" rispetto alle versioni desktop non avranno il problema del ritardo del silicio, anzi, volendo guardare è pure un bene cosi il divario sara solo di 9 mesi/1 anno e non come ora che è di quasi 2 anni.

Kannonlake usicra nell'H2 2017 ( per ora confermato ) e, visto che nel Q2 dello steso anno arrivera Skylake-E ,sicuramente Kannonlake-E non uscira nel 2017, arrivera molto probabilmente nel Q2-Q3 2018.
http://wccftech.com/intel-kaby-lake-q3-2016-cannonlake-q3-2017/

pero nessuno vieta ad Intel di incominciare a far uscire i 6 core con Cannonlake sulla paittaforma 115x ( o quello che sara ) anche perchè, quasi sicuramente, con Skylake-E avremo i 12 core destkop e visto che Zen si prospetta prestante non credo possa piu permettersi di lesinare sul numero dei core se vogliono tenere la CPU Top piu potente.

[paolo.oliva2]

Quello che intendo dire è che è il caso di guardare i prodotti finiti, venduti e garantiti e non improbabili OC miracolosi dalla dubbia stabilità nel medio termine, sennò li avremmo in commercio questi x8 a 4,6ghz che consumano meno di 100w, invece Amd a quella frequenza garantisce solo cpu con vcore a 1,5v e consumi di 220w, ma anche intel con gli x8 a 4ghz su 165w o perchè nò, degli x16/x18 a 3ghz su 220w, con consumi linearmente equivalenti agli xeon prodotti fino ad oggi: tanto la potenza di calcolo è sempre richiesta e se si trovano soluzioni si raffreddamento per le tesla e le firepro si troverebbero anche per le cpu...

E' questa che intendo per compromesso ideale per architettura e PP: per Carizzo desktop su 28nm bulk e HDL pare essere 65w per circa 3,5ghz su 2 moduli, per Piledriver x8 sui 32nm SOI è 125w per 4ghz e 4 moduli, per le due ultime architetture intel, quindi Finfet 22/14nm entrambe sui 88/91W per 4 core +HT, per gli Haswell-E su 22nm FinFet sono 145w per 18 core +ht su 22nm finfet, che guarda caso sono gli stessi valori di Broadwell-E 18 core ma su 14nm

Fammi capire... per confronto tu prendi Carrizo non nella fascia ottimale per cui è stato realizzato (15W/35W), ma quella dei 65W dove chiaramente offre rendimenti peggiori, prendi gli FX desktop, e a paragone prendi gli Xeon-E a 14nm il tutto per far vedere che a parità di TDP hanno le stesse frequenze?
Se io confronto l'Opteron X16 65W 2,2GHz con Carrizo 65W X4, che ne viene fuori? Mi sembra ovvio che il confronto come lo hai impostato "prodotti finiti, venduti e garantiti" (tue parole) devono essere anche sulla stessa base di selezione... non puoi paragonare la selezione di un 8350 a quella di un Xeon-E per la NASA... (se già il procio commerciale viene 4500$, figuriamoci quello super-selezionato) additando con che TDP arriva a quelle frequenze...

Se aumenti le frequenze e quindi le prestazioni, i consumi aumentano in maniera esponenziale e il rapporto Performance/watt fa a farsi benedire, ed il cambio di PP e temo pure quello di architettura (a prescindere dal IPC) non aiuterà più di tanto ad alzare questo limite, ci ha sbattuto il naso sia intel con il Pentium 4 sia Amd con Bulldozer: l'unica cosa da fare è aumentare il numero di core ed abbassare le frequenze.
Nessuno dice il contrario, ma ometti che in ogni caso lo stesso silicio produrrà TDP differenti alla stessa frequenza se su architetture di FO4 diverse.

Quello che mi rende perplesso sono le frequenze e i tdp che girano: se saranno 8 core a 95w Zen userà le HDL e non userà più di 3,5ghz di turbocore, se non le utilizzerà magari arriverà anche a 3,3ghz con un turbo core più spinto ma il TDP inesorabilmente aumentera, sui 125w o pure sui 140w, similmente ad intel.
I 4ghz su 95w li vedremo sulle versioni x4, di questo sono quasi certo.

Un ipotetico Carizzo x8 sui Finfet Intel e con HDL me lo immagino sui 95w a 4ghz, seppur su uno sputo su silicio: più interessante sarebbe stato un Carrizo x32, imho sarebbe arrivato a 2,3ghz su 140w TDP, esattamente come il Xeon E5-2698

Questo è quello che penso, felicissimo di sbagliarmi e vedere Zen x8 a 4ghz su 125w TDP con Intel che tenta inutilmente di giustificare i suoi Broadwell-E conconsumi simili e 1ghz in meno di frequenza. :sofico:

L'ultima parte, è ovvia al tuo pensiero... indipendentemente da qualsiasi FO4, silicio e dir che si voglia, AMD non può avere => frequenza di Intel, =< TDP di Intel, e via discorrendo.
Abbiamo idee differenti... quindi inutile dire che non credi all'ES Zen 3GHz di novembre 2015 (anche perchè già cozzerebbe con le frequenze che tu prevederesti)... aspettiamo nuove news.

[AceGranger]

ne sei sicuro al 100% che KL-E non uscirà mai? kabylake non è come haswell-refresh e quindi solo clock superiore, è un architettura differente come ad esempio come dire haswell broadwell ma senza salto di silicio, sarebbe il semi-tock o l'optimization nelle nuova scaletta intel, si può sempre decidere si saltarlo, ma ciò di fatto vorrebbe dire buttare del silicio.


vediamo se cambiera qualcosa nella CPU perchè cambieranno il chipset e dovrebbero aumentare la GPU.

Sinceramente spero che saltino.


la cosa bella che sembra avrà AM4 e che sarà una fusione della 115x e della 2011 di Intel, dual channel e mobo di fascia mainstream e numero di core e th da fascia extreme, è quella la cosa appetibile di AM4.


bho per quanto mi riguarda, e guardando anche le vendite degli anni passati, è sempre stato un non-problema; le MB "entry lvl" della 2011-3 costano 200-220 euro e sono l'equivalente delle top consumer ( non tanto meno costose ) e anche oltre, quindi sono pochi euro in piu che comunque l'utente enthusiast è disposto a spendere perchè si porta a casa il top.


per tanto portare 6 core sulla 115x ad amd cambierà praticamente poco o nulla e quando skylake-e nel 2017 avrà 12 con zen+ amd probabilmente proporrà i 12 core entro la fine dello stesso anno con processo rodato e quindi rese più alte da permettere un die nativo a 12 core... più o meno quindi un ritardo di soli 6 mesi, almeno è quello che sta emergendo
poi magari non lo farà e si limiterà a proporre ancora 8 core con zen+ vs i 12 di skylake-e

personalmente la vedo al contrario, nel senso che l'utente enthusiast che spende 600-1000 euro per una CPU gli cabia poco spenderne 60 in piu se puo avere una MB con quad-channel e il tutto di piu montato sulle MB della fascia alta Intel.

il fatto di poter mettere un 12 core ( che di certo non sara economico ) con solo il dual channel su una MB consumer non mi sembra sto gran vantaggio è, per 60 euro poi....

[el-mejo]

Le HDL rompono le palle oltre 3.5GHz sul 28nm bulk attuale... Sul 14nm IMHO questo limite si sposta almeno 1GHz sopra, IMHO (+35%=+1.225GHz)... Tanto che è possibile che tutte le versioni di Zen siano HDL e non solo le server, HPC e mobile...


Ecco, quello che io temo è che invece i 4ghz sia un limite intriseco sopra il quale si perde efficenza a prescindere dal PP, almeno con quelli attuali, e con cpu da 4core/8 thread.
La novità potrebbe essere il fatto che siano riusciti a superare anche di poco questo limite!

Fammi capire... per confronto tu prendi Carrizo non nella fascia ottimale per cui è stato realizzato (15W/35W), ma quella dei 65W dove chiaramente offre rendimenti peggiori, prendi gli FX desktop, e a paragone prendi gli Xeon-E a 14nm il tutto per far vedere che a parità di TDP hanno le stesse frequenze?
Se io confronto l'Opteron X16 65W 2,2GHz con Carrizo 65W X4, che ne viene fuori? Mi sembra ovvio che il confronto come lo hai impostato "prodotti finiti, venduti e garantiti" (tue parole) devono essere anche sulla stessa base di selezione... non puoi paragonare la selezione di un 8350 a quella di un Xeon-E per la NASA... (se già il procio commerciale viene 4500$, figuriamoci quello super-selezionato) additando con che TDP arriva a quelle frequenze...
Nessuno dice il contrario, ma ometti che in ogni caso lo stesso silicio produrrà TDP differenti alla stessa frequenza se su architetture di FO4 diverse.


L'ultima parte, è ovvia al tuo pensiero... indipendentemente da qualsiasi FO4, silicio e dir che si voglia, AMD non può avere => frequenza di Intel, =< TDP di Intel, e via discorrendo.
Abbiamo idee differenti... quindi inutile dire che non credi all'ES Zen 3GHz di novembre 2015 (anche perchè già cozzerebbe con le frequenze che tu prevederesti)... aspettiamo nuove news.

Ma infatti ho preso le versioni più "tirate" delle varie cpu per spiegare che per ogni tipo di die ha un limite oltre il quale si perde troppo in efficenza per aver senso commercializzarlo, se non per non sfigurare con la concorrenza e solo per appassionati con le fasi di alimentazione della mobo sotto steroidi (vedi fx 9590) oppure per la Nasa per applicazioni non parallelizzabili.
E credo che questo limite sia intorno ai 3ghz per le cpu a 8core/16thread, a prescindere dal FO4 o dal PP.

Se credo all' ES Zen a 3ghz su 95w di tdp? Si

Quale penso sarà la frequenza di Zen top di sugli scaffali? Credo proprio 3ghz sui 95w e 3,3ghz sui 125w, alla luce del fatto che i PP Finfet hanno scarsi livelli di miglioramento dalle rese iniziali ma allo stesso tempo delle ottimizzazioni architetturali progettate da Keller.

E sarà comunque una signora cpu.:)

[paolo.oliva2]

pero nessuno vieta ad Intel di incominciare a far uscire i 6 core con Cannonlake sulla paittaforma 115x ( o quello che sara ) anche perchè, quasi sicuramente, con Skylake-E avremo i 12 core destkop e visto che Zen si prospetta prestante non credo possa piu permettersi di lesinare sul numero dei core se vogliono tenere la CPU Top piu potente.

In effetti il 6960X (e futuri X12) per me rientra in questa ottica, cioè aumentare i core nella piattaforma 2011 per mantenere lo stesso divario (X4 vs X8, X6 vs X12).
Quello che mi lascia perplesso, è che a tutt'oggi un X6+6 rappresenterebbe 12 TH in grado di soddisfare il 99% delle richieste, perchè probabilmente si occherebbe quanto un 6700K se correntemente raffreddato (e se Intel lo lasciasse "libero" e senza pasta del capitano) e quindi segherebbe un po' la percentuale di mercato del socket 2011.

Quello che mi pare ovvio, è che chiunque, con il vantaggio di potenza di Intel, avrebbe commercialmente fatto uguale, ma qualche cosa deve cambiare a livello di listino... ed è per questo che sono molto propenso a credere che un 6960 prenderà il posto a listino di un 5960X e che il 5960X possa calare a livello dei 500€... perchè credo che questo sia l'unico modo per rendere competitiva la piattaforma 2011 sia verso la 1155 Intel che anche verso AMD.

[el-mejo]

vediamo se cambiera qualcosa nella CPU perchè cambieranno il chipset e dovrebbero aumentare la GPU.

Sinceramente spero che saltino.


Infatti mi interessa sapere questa cosa. magari se fanno un die nuovo per la gpu implementano hdmi 2.0 nativo e il supporto all' adaprive sync, cme anticipato tempo fa. e nel frattempo eliminano il bug di Skylake a livello di silicio. Sperando sempre che tornino all'HIS saldato sulle cpu serie K.


bho per quanto mi riguarda, e guardando anche le vendite degli anni passati, è sempre stato un non-problema; le MB "entry lvl" della 2011-3 costano 200-220 euro e sono l'equivalente delle top consumer ( non tanto meno costose ) e anche oltre, quindi sono pochi euro in piu che comunque l'utente enthusiast è disposto a spendere perchè si porta a casa il top.

personalmente la vedo al contrario, nel senso che l'utente enthusiast che spende 600-1000 euro per una CPU gli cabia poco spenderne 60 in piu se puo avere una MB con quad-channel e il tutto di piu montato sulle MB della fascia alta Intel.

il fatto di poter mettere un 12 core ( che di certo non sara economico ) con solo il dual channel su una MB consumer non mi sembra sto gran vantaggio è, per 60 euro poi....

Ricorda che cio che non c'è non si rompe e agli OEM farà piacere vendere sistemi per la VR con 8 core con mobo a basso costo e magari adirittura con piattaforme mini itx: ricorda che sono gli stessi che per lucrare su 10$ ci vendono notebook da 700$ con memoria di sistema in single channel :asd:

[AceGranger]

quindi kabylake sarebbe un aggiornamento più per la fascia consumer ed utilizzare ancora i 14nm

beh ma non guardare solo te :p
sai quanti vorrebbero un 8c/16th sui 400€ (sperando che quello sarà il prezzo di Zen 8c, equivalente ad un 4c/8th i7, ma penso sarà sui 600€) con piattaforma da 200€ compreso di ram ddr4 2400/3000?
ormai si trovano 16gb ddr4 2400/3000 sui 80/100€ con mobo che sui 100/120€ o anche meno fanno tutto anche OC decenti

si va bè a tutti piacerebbe stare nel paese dei balocchi :ciapet:;

negli ultimi anni ci siamo abituati a CPU AMD economiche perchè erano prestazionalmente inferiori, ma a questo giro, se andranno, dubito fortemente che saranno altrettanto economiche, quindi se uno normalmente vuole il top, non sono quelle poche decine di euro a cambiare le cose, visto che comuqnue hai leggermente meno; vedremo come saranno i prezzi

[AceGranger]

In effetti il 6960X (e futuri X12) per me rientra in questa ottica, cioè aumentare i core nella piattaforma 2011 per mantenere lo stesso divario (X4 vs X8, X6 vs X12).
Quello che mi lascia perplesso, è che a tutt'oggi un X6+6 rappresenterebbe 12 TH in grado di soddisfare il 99% delle richieste, perchè probabilmente si occherebbe quanto un 6700K se correntemente raffreddato (e se Intel lo lasciasse "libero" e senza pasta del capitano) e quindi segherebbe un po' la percentuale di mercato del socket 2011.

Quello che mi pare ovvio, è che chiunque, con il vantaggio di potenza di Intel, avrebbe commercialmente fatto uguale, ma qualche cosa deve cambiare a livello di listino... ed è per questo che sono molto propenso a credere che un 6960 prenderà il posto a listino di un 5960X e che il 5960X possa calare a livello dei 500€... perchè credo che questo sia l'unico modo per rendere competitiva la piattaforma 2011 sia verso la 1155 Intel che anche verso AMD.

ma infatti spero che ora arrivi un cambio di rotta, visto che Zen promette bene si potrebbe aprire una bella rincorsa al numero di core sulle CPU top e di conseguenza su quelle inferiori.

[tuttodigitale]

E credo che questo limite sia intorno ai 3ghz per le cpu a 8core/16thread, a prescindere dal FO4 o dal PP.
:confused:

[el-mejo]

:confused:

Intel è dai tempi di Sandy Bridge-E che inchiodata intorno ai 3ghz e ai 140w di TDP per le cpu a 8core, e son passati 4 PP e architetture, e dalle premesse Skylake-E non promette miracoli.

Al massimo verranno proposte cpu sia Intel che Amd con frequenze intorno ai 3,5-3,6ghz con tdp umano con una selezione aggressiva dei die, ma al prezzo di pagarle 300€ di più delle versioni da 3,2-3,3ghz, un po come i top di gamma di 10 anni fa

[bjt2]

Ecco, quello che io temo è che invece i 4ghz sia un limite intriseco sopra il quale si perde efficenza a prescindere dal PP, almeno con quelli attuali, e con cpu da 4core/8 thread.
La novità potrebbe essere il fatto che siano riusciti a superare anche di poco questo limite!



Ma infatti ho preso le versioni più "tirate" delle varie cpu per spiegare che per ogni tipo di die ha un limite oltre il quale si perde troppo in efficenza per aver senso commercializzarlo, se non per non sfigurare con la concorrenza e solo per appassionati con le fasi di alimentazione della mobo sotto steroidi (vedi fx 9590) oppure per la Nasa per applicazioni non parallelizzabili.
E credo che questo limite sia intorno ai 3ghz per le cpu a 8core/16thread, a prescindere dal FO4 o dal PP.

Se credo all' ES Zen a 3ghz su 95w di tdp? Si

Quale penso sarà la frequenza di Zen top di sugli scaffali? Credo proprio 3ghz sui 95w e 3,3ghz sui 125w, alla luce del fatto che i PP Finfet hanno scarsi livelli di miglioramento dalle rese iniziali ma allo stesso tempo delle ottimizzazioni architetturali progettate da Keller.

E sarà comunque una signora cpu.:)

Il Power 6 era una architettura a basso FO4 e sul 45nm (o 65nm, non ricordo) ha raggiunto i 5-6GHz STOCK. Quano INTEL e AMD arrancavano attorno ai 3GHz... Questo dimostra che la frequenza max non dipende solo dal processo produttivo... Già ora si potrebbero fare CPU stile p4 a 6 e più GHz, (e il power 7 è di quella risma), ma INTEL è rimasta scottata...

[AceGranger]

Intel è dai tempi di Sandy Bridge-E che inchiodata intorno ai 3ghz e ai 140w di TDP per le cpu a 8core, e son passati 4 PP e architetture, e dalle premesse Skylake-E non promette miracoli.


Eh bè, l'architettura è quella Core ed è fatta per funzionare a quelle frequenze.

Fin quando non cambieranno architettura da quelle frequenze non si schioderanno perchè diventano inefficienti.

[el-mejo]

Il Power 6 era una architettura a basso FO4 e sul 45nm (o 65nm, non ricordo) ha raggiunto i 5-6GHz STOCK. Quano INTEL e AMD arrancavano attorno ai 3GHz... Questo dimostra che la frequenza max non dipende solo dal processo produttivo... Già ora si potrebbero fare CPU stile p4 a 6 e più GHz, (e il power 7 è di quella risma), ma INTEL è rimasta scottata...

SI ho sbagliato io a nominare il FO4, intendevo dire IPC.
Che ipc hanno queste cpu Power rispetto ai corrispettivi Intel e Amd negli ultimi anni, a parità di PP e tdp?

[bjt2]

SI ho sbagliato io a nominare il FO4, intendevo dire IPC.
Che ipc hanno queste cpu Power rispetto ai corrispettivi Intel e Amd negli ultimi anni, a parità di PP e tdp?

Credo fosse una architettura a basso IPC, stile P4...

[tuttodigitale]

Intel è dai tempi di Sandy Bridge-E che inchiodata intorno ai 3ghz e ai 140w di TDP per le cpu a 8core, e son passati 4 PP e architetture, e dalle premesse Skylake-E non promette miracoli.

Al massimo verranno proposte cpu sia Intel che Amd con frequenze intorno ai 3,5-3,6ghz con tdp umano con una selezione aggressiva dei die, ma al prezzo di pagarle 300€ di più delle versioni da 3,2-3,3ghz, un po come i top di gamma di 10 anni fa
da SB-E a SL-E ci saranno 2 nodi differenza.
voglio solo farti notare, che Haswell, in turbo passa da 4 a 4,4GHz
Piledriver per contro passa da 4 a 4,3GHz....
eppure il secondo ha:
1)un fo4 nettamente favorevole, che gli permette di aumentare il clock con un consumo modesto rispetto al rivale...
2)un margine termico superiore.....

non a caso k10, con un Fo4 del tutto simile all'architettura Intel, è stato privato di turbo core....

sul piatto non si può levare il silicio.

[X-Wanderer]

buongiorno :)
entro il prossimo settembre dovrei acquistare un pc per uso Cad, con un budget non troppo alto (più contenuto è meglio è :D )
Essendomi trovato bene con Amd pensavo di restare in casa.
Ebbene da quanto ho capito la futura architettura AM4 sarà la sola, valida sia per cpu che per apu. Ebbene, secondo voi, non avendo troppe pretese e anche dato il budget, uno dovrebbe rivolgersi verso un'apu o una cpu? Inoltre secondo voi sarà possibile acquistare tutto entro appunto settembre?
Mi rendo conto che questa non è la sezione "configurazione completa pc desktop", ma sicuramente c'è un'alta densità di persone con conoscenze ben maggiori delle mie :D , e appunto cercavo una delucidazione e un consiglio da parte vostra.
Grazie ancora :)

[george_p]

buongiorno :)
entro il prossimo settembre dovrei acquistare un pc per uso Cad, con un budget non troppo alto (più contenuto è meglio è :D )
Essendomi trovato bene con Amd pensavo di restare in casa.
Ebbene da quanto ho capito la futura architettura AM4 sarà la sola, valida sia per cpu che per apu. Ebbene, secondo voi, non avendo troppe pretese e anche dato il budget, uno dovrebbe rivolgersi verso un'apu o una cpu? Inoltre secondo voi sarà possibile acquistare tutto entro appunto settembre?
Mi rendo conto che questa non è la sezione "configurazione completa pc desktop", ma sicuramente c'è un'alta densità di persone con conoscenze ben maggiori delle mie :D , e appunto cercavo una delucidazione e un consiglio da parte vostra.
Grazie ancora :)

Si siamo OT.
In ogni caso Zen a fine anno uscirà solo versione cpu mentre in versione
apu nel 2017 inoltrato.
Apu potrai prendere tranquillamente Bristol Ridge per quel periodo che non è affatto male, anzi, considerando caratteristiche cpu per consumi e prestazioni includendo poi anche la gpu avrai un bel giocattolo.

Altrimenti prova ad aspettare ottobre per:
1) capire cosa propone amd con ZEN sia per fasce che per prezzo.
2) abbassamento prezzi listino cpu/apu precedenti.

[X-Wanderer]

ciao e grazie per la risposta :)
allora, lato cpu forse non è un problema, come dici tu basta prendere bristol ridge e sono apposto, al massimo si aggiornerà in futuro. Ma le prime schede madri Am4 usciranno entro settembre secondo te?

[paolo.oliva2]

buongiorno :)
entro il prossimo settembre dovrei acquistare un pc per uso Cad, con un budget non troppo alto (più contenuto è meglio è :D )
Essendomi trovato bene con Amd pensavo di restare in casa.
Ebbene da quanto ho capito la futura architettura AM4 sarà la sola, valida sia per cpu che per apu. Ebbene, secondo voi, non avendo troppe pretese e anche dato il budget, uno dovrebbe rivolgersi verso un'apu o una cpu? Inoltre secondo voi sarà possibile acquistare tutto entro appunto settembre?
Mi rendo conto che questa non è la sezione "configurazione completa pc desktop", ma sicuramente c'è un'alta densità di persone con conoscenze ben maggiori delle mie :D , e appunto cercavo una delucidazione e un consiglio da parte vostra.
Grazie ancora :)

Settembre è troppo presto credo... bisognerà attendere fine settembre se non ottobre.
Il discorso APU e non APU è semplice... perchè il software CAD supporta il multicore e quindi più core ha un procio, maggiore sarà l'efficienza e quindi potenza. Gli APU al momento si fermano a X4 e quindi anche un FX "vecchio" con meno IPC comunque otterrebbe prestazioni superiori (penso il doppio) con una spesa sotto i 200€.
Non so se ci sono software Cad che sfruttano HSA/Huma, perchè altrimenti il discorso potrebbe cambiare.
Zen uscirà io personalmente credo verso metà/fine settembre, ma meglio ottobre per gli acquisti, perchè si livelleranno i prezzi. Qui si ipotizza tutto circa la potenza di Zen, ma quello che è chiaro è che il passaggio dal 32nm al 14nm concederà una potenza doppia a parità di TDP, quindi si parla comunque di potenze Zen doppie rispetto agli attuali 8350/8370.
Nulla si sa sui costi... però le mobo AM4 sono fatte sia per proci APU che per Zen, ed è chiaro che il prezzo della mobo DEVE comunque avere un ingresso a prezzo proporzionato al procio. Non si può certo acquistare un APU a 100€ e 300€ di mobo... quindi comunque le mobo AM4 e i relativi proci per socket AM4 avranno una rosa di prezzi molto più grande, un po' come se si accorpasse i prezzi di mobo FM1 e FM2, relativi proci e mobo AM3+ e relativi proci.

[bjt2]

http://www.agner.org/optimize/blog/read.php?i=415

Per quanto riguarda i processori INTEL e le AVX2 a 256bit ho trovato dati più precisi:

1) Quando si eseguono istruzioni a 256 bit dopo un lungo periodo di inattività della unità a 256 bit, per i primi 14 microsecondi (corrispondenti a 42000 cicli a 3GHz), l'unità a 256 bit va a metà velocità, ossia a 128-bit, in attesa di "accendere" la seconda metà. Ma in questo periodo le istruzioni non procedono a metà velocità, come si potrebbe pensare, ma 4-5 volte più lente, probabilmente per l'overhead di dover spezzare e ricongiungere le istruzioni. Se il tutto dovesse essere gestito da microcodice, questo può rallentare anche le altre istruzioni nel frattempo
2) Dopo 625 microsecondi di inattività (1.875 MILIONI di cicli a 3 GHz), la parte superiore viene spenta e servono i 14 microsecondi di sopra per riaccenderla...

[george_p]

ciao e grazie per la risposta :)
allora, lato cpu forse non è un problema, come dici tu basta prendere bristol ridge e sono apposto, al massimo si aggiornerà in futuro. Ma le prime schede madri Am4 usciranno entro settembre secondo te?

Se non erro Bristol Ridge esce su AM4 e a brevissimo la sua commercializzazione, quindi si, prima di settembre.

[Ren]

Credo fosse una architettura a basso IPC, stile P4...

Peggio, è un in-order...

Quanto pensi sia grande un atomo di silicio? E' 0.22nm... Ma il problema maggiore è lo spessore del biossido di silicio tra gate e canale... Già da qualche generazione siamo a qualche molecola, figuriamoci ora... Bisogna vedere se si riuscirà ad andare sotto i 7nm, perchè poi lo spessore del biossido non si può ridurre più di tanto...

Il punto è cosa ci sarà dopo i 5nm...

[bjt2]

Peggio, è un in-order...

Azz... :asd: Mi ricordavo qualcosa del genere... :asd:

Il punto è cosa ci sarà dopo i 5nm...

Il problema è che meno di una molecola non può essere il biossido di silicio e al diminuire del rapporto larghezza canale/spessore ossido, le prestazioni del transistor peggiorano, oltre ovviamente ad aumentare gli effetti di tunnel quantistici che portano all'esplosione del leakage... Non oso pensare a quanto bassa debba essere la Vt per evitare un leakage mostruoso con uno spessore di una molecola... :asd:

[Ren]

Azz... :asd: Mi ricordavo qualcosa del genere... :asd:



Il problema è che meno di una molecola non può essere il biossido di silicio e al diminuire del rapporto larghezza canale/spessore ossido, le prestazioni del transistor peggiorano, oltre ovviamente ad aumentare gli effetti di tunnel quantistici che portano all'esplosione del leakage... Non oso pensare a quanto bassa debba essere la Vt per evitare un leakage mostruoso con uno spessore di una molecola... :asd:

Credo gli elementi III-V siano indispensabili sotto i finti 7nm di TSMC/Samsung.

Un articolo di intel parla anche di quantum well (pozzo quantico).

[stefanonweb]

Scusate, entro un anno secondo voi amd riuscirà a produrre un APU con 6 o 8 core invece dei 4 attuali (parlo di x86)... Se così fosse presumibilmente a che processore Intel attuale potrebbe essere paragonata tale APU? Grazie.

[capitan_crasy]

Scusate, entro un anno secondo voi amd riuscirà a produrre un APU con 6 o 8 core invece dei 4 attuali (parlo di x86)... Se così fosse presumibilmente a che processore Intel attuale potrebbe essere paragonata tale APU? Grazie.

Per le APU ZEN non si sa niente di niente, tranne un generico 2017 e neanche questo è così sicuro...
E' probabile che in un futuro le APU siano le sole ad essere prodotte da AMD ma sapere quali e quando, OGGI sono previsioni da sfera di cristallo...

[SapphireHunter]

Azz... :asd: Mi ricordavo qualcosa del genere... :asd:



Il problema è che meno di una molecola non può essere il biossido di silicio e al diminuire del rapporto larghezza canale/spessore ossido, le prestazioni del transistor peggiorano, oltre ovviamente ad aumentare gli effetti di tunnel quantistici che portano all'esplosione del leakage... Non oso pensare a quanto bassa debba essere la Vt per evitare un leakage mostruoso con uno spessore di una molecola... :asd:

Chiedo venia, ma cerco di diventare sempre meno ignorante, spero mi aiutiate ;)
Per "leakage" intendi la perdita di corrente fra i microcanali e i conduttori del transistor della CPU giusto? E "VT" cosa sarebbe?

[FazzoMetal]

Chiedo venia, ma cerco di diventare sempre meno ignorante, spero mi aiutiate ;)
Per "leakage" intendi la perdita di corrente fra i microcanali e i conduttori del transistor della CPU giusto? E "VT" cosa sarebbe?

Vt in genere indica la tensione di soglia del transistor, un parametro che indica una tensione (tra gate e source per un N-MOS) oltre la quale il transistor è "acceso".
La corrente di leakage è una corrente che scorre nel canale di un MOS anche quando quest'ultimo è "spento" a causa della non idealità, sempre più marcata con lo scalare della tecnologia, del dispositivo.

[X-Wanderer]

be grazie ad entrambi, chiarissimi e molto gentili :)
concedetemi però altre due domandine: per quanto riguarda il CAD io avevo sempre saputo che ci fosse, da parte del programma, uno sfruttamento più o meno bilancaito di cpu e vga ( e quindi ci fosse sì bisogno di una cpu prestante ma anche di una vga altrettanto prestante). Alla fine è osì oppure conta di più il processore?
Ultima domanda: ammesso e non concesso che le mobo AM4 escano entro settembre, e quindi l'acquisto della mobo lo faccia allora, tutto ok. In ogni caso voi, adesso come adesso, non consigliereste di acquistare una mobo AM3+, essendo ormai "vecchia" o sbaglio? Quindi comunque mi conviene aspettare no?
grazie ancora a tutti e buona giornata :)

[BatBerserk]

Ottobre, penso.

grazie tuttodigitale!! :sperem:

[paolo.oliva2]

Ultima domanda: ammesso e non concesso che le mobo AM4 escano entro settembre, e quindi l'acquisto della mobo lo faccia allora, tutto ok. In ogni caso voi, adesso come adesso, non consigliereste di acquistare una mobo AM3+, essendo ormai "vecchia" o sbaglio? Quindi comunque mi conviene aspettare no?
grazie ancora a tutti e buona giornata :)

Il discorso vecchio/nuovo non ha l'importanza che si crede... ti faccio un esempio. Zen nuovo, ipotizziamo vada il doppio core to core di BD, ma un Zen X4 spariamo costi 200€, andrebbe tanto quanto un 8370 X8 che già ora sta sotto i 200€, ma avendo 8 core e non 4 andrebbe tanto quanto Zen X4.

Cosa voglio dire quindi? Che alla fine tutto si traduce, come sempre, in prezzo/prestazioni (salvo che il processore non venga sfruttato con istruzioni nuove e/o uno non cerchi la potenza massima incurante del prezzo).

Se Zen avrà un prezzo/prestazioni migliore degli FX, allora meglio attendere AM4 e Zen, idem se uno vuole più potenza rispetto agli FX. Per il resto... si può anche valutare che nell'usato, una volta uscito Zen, un sistema FX se già a 400€ lo si prende completo di mobo, X8 e DDR, usato quanto si potrebbe pagarlo?

[paolo.oliva2]

considerando come parametri IPC +40% ST e +50% MT?

ti ho scritto anche in pvt ma non mi hai risposto ne qua ne in pvt :read:

OPS, non ho visto il PVT e mi è sfuggito il tuo post... questo no.

Per quanto riguarda le frequenze, partendo dai 3GHz di un ES, con la stessa scalabilità di BD ES (2,8GHz --> 3,6GHz), se non si arriva a 4GHz comunque i 3,9GHz ci stanno tutti. Ora... un ES ha lo scopo di verificare i punti elettrici ed eventuali bug, quindi dovrebbe essere realizzato a TDP/frequenze che non producano "effetti collaterali" o menate del genere, quindi sarei dell'idea che l'ES Zen sia più a 95W di quanto invece possa essere a 125W, figuriamoci a 140W. Quindi se impostiamo una frequenza prox a 4GHz nei 95W, si potrebbe pure pensare ai 4,5GHz def nei 140W come X8.

Per l'IPC e SMT io mi terrei conservativo... cioè va bene il +40% di IPC, ma per l'SMT starei sul 30%, non perchè dubito, ma per evitare commenti di bandiera.

[Free Gordon]

Sono aperte le scommesse.... :sofico:

Come si piazzerà, la versione più veloce di Zen, dal punto di vista prestazionale...in rapporto a questa? (Broadwell-E)

Core i7-6900K - 8 core processor with 16 threads
20 MB of L3 cache and a clock speed of 3.30 GHz


Fuori i numeri :oink: :oink: :oink: Guru del thread! :cool:



Ps: altra cosa, siamo sicuri che Zen avrà solo 8MB di LLC?

[george_p]

Quale XV hai considerato? Carrizo/845 o Bristol Ridge?
Perché BR potrebbe (condizionale obbligatissimo) avere qualche boost in più rispetto a carrizo e a malapena si stanno vedendo test completi sull'845 solo ora.

[george_p]

in una review che ho visto XV è mediamente +21% di IPC in ST e +26% in MT su PD, ho considerato quindi normalizzando PD 100 un XV 120 allo stesso clock, e penso di stare stretto in quanto XV è molto castrato in cache L2 e senza L3 addirittura, tutto fatto per diminuire area tdp e consumo

Personalmente penso sempre che con BR appositamente progettato per desktop e senza "troppi" problemi di consumi come per il mobile, debba avere qualche marcia in più a parità di frequenza, da considerare in aggiunta anche la cache che nel mobile e nelle apu in particolare è dimezzata.
Poi, come sempre, staremo a vedere :)

[bjt2]

Sono aperte le scommesse.... :sofico:

Come si piazzerà, la versione più veloce di Zen, dal punto di vista prestazionale...in rapporto a questa? (Broadwell-E)

Core i7-6900K - 8 core processor with 16 threads
20 MB of L3 cache and a clock speed of 3.30 GHz


Fuori i numeri :oink: :oink: :oink: Guru del thread! :cool:



Ps: altra cosa, siamo sicuri che Zen avrà solo 8MB di LLC?

Infatti dovrebbero essere 16MB... In due blocchi da 4 CPU e 8MB... :D

[george_p]

io penso che BR sia arrivato dopo il termine di sviluppo di Zen di un anno fa, e quindi il confronto con Excavator nelle slide sia riferito ad una prima versione di XV, semmai questa implementata in BR ne fosse una diversa (che non credo) in termini di IPC.

Conta il progetto realizzabile successivamente sul silicio adatto quando esiste.
Al momento delle slide di Zen hanno pubblicato anche quelle di BR con settima generazione rispetto alla sesta di carrizo.
Non è che BR è nato su due piedi subito dopo quelle slide... a prescindere anche dalle proprie presentate un anno fa.

Amd ha sempre parlato di una versione di xcavator per desktop quando presentò carrizo, ma carrizo ha tutte le features di contenimento consumi specificamente per il mobile, ovvio che questo ne ha pregiudicato in qualche modo le prestazioni pure.
Per cui ho sempre pensato che una versione desktop debba avere qualcosa in più, e a parità di frequenza non di tdp.
Poi magari la realtà sarà diversa.

[george_p]

se nel caso le stime di Zen fossero su BR e che quest'ultimo fosse superiore a Carrizo, sarebbe tutto grasso che cola :read:

Auguro ad amd che i suoi ingegneri abbiano giocato bene le carte XV.
Non resta che attendere quando uscirà sul mercato per capirlo.

[paolo.oliva2]

prendendo in considerazione solo CineBench r15:

IPC normalizzato a 4.4ghz, PD 96p 4.2ghz:

PD 100
XV 120
Zen *168/144
BW 185

*3 ipotesi:

Zen v1 +40% IPC , +50% SMT , 3.7/4.2ghz (ipotesi mia)
Zen v2 +40% IPC , +30% SMT , 3.9/4.5ghz (ipotesi paolo)
Zen v3 +20% IPC , +30% SMT , 3.2/3.5ghz (ipotesi "peggiore")

IPC ST / SMT:

PD ------ 100 / 170 (+70%)
XV ------ 120 / 216 (+80%)
Zen v1 - 168 / 252 (+50%)
Zen v2 - 168 / 218 (+30%)
Zen v3 - 144 / 187 (+30%)
BW ----- 187 / 238 (+30%)

CBr15 ST

PD ------ 100*4.2/4.4ghz = 96p
XV ------ 120*4.2/4.4ghz = 115p
Zen v1 - 168*4.2/4.4ghz = 160p
Zen v2 - 168*4.5/4.4ghz = 172p
Zen v3 - 144*3.5/4.4ghz = 115p
BW8 ---- 187*3.7/4.4ghz = 157p

BW6 ---- 187*3.8/4.4ghz = 161p
BW10 ---187*3.5/4.4ghz = 149p

CBr15 8 core MT

PD ------ 170*8*4.0/4.4ghz = 1236p (8 moduli)
XV ------ 216*8*4.0/4.4ghz = 1571p (8 moduli)
Zen v1 - 252*8*3.7/4.4ghz = 1695p
Zen v2 - 218*8*3.9/4.4ghz = 1546p
Zen v3 - 187*8*3.2/4.4ghz = 1088p
BW8 ---- 243*8*3.2/4.4ghz = 1414p

BW6 ---- 243*6*3.6/4.4ghz = 1193p
BW10 -- 243*10*3.0/4.4ghz = 1657p

dovrebbero essere corretti i calcoli, per confronto risultati CBr15 di Haswell
http://www.anandtech.com/show/8426/the-intel-haswell-e-cpu-review-core-i7-5960x-i7-5930k-i7-5820k-tested/5

direi che Zen v3 faccia pena :asd:

OK, devo assimilare.
Però, da quello che ho capito, nel caso di un Zen che rispetti quanto annunciato da AMD per quanto riguarda l'incremento IPC, una stima dell'SMT media/minima, nel caso che il 14nm FinFet consenta quello che il 32nm a negato a BD, il tutto inteso come FO4, praticamente a frequenze da 3,7GHz Zen se la vedrebbe tranquillamente con il 5960X, e ogni 100MHz in più lo avvicinerebbe al 6960X... se per botta di :ciapet: uscisse sui 4,2GHz/4,4GHz, gli starebbe pure sopra.
Boh, dubito a prima botta un Zen >4GHz def, però mi pare più chiaro che il 5960X a 3GHz poco può fare vs Zen >3,5GHz, e Zen >3,5GHz mi sembra MOLTO probabile... quindi le dicerie che Intel abbia commercializzato il 6960X per contrastare Zen, potrebbero essere anche fondate.

Per noi sarebbe il top... e nulla a che vedere nella diatriba Intel/AMD. Zen visto come X8 performante, non avrà di certo i prezzi di un 8350, ma per contro non può neppure avere prezzi stile 5960X/6960, perchè altrimenti AMD non recupererebbe una tozza di fetta di mercato. Una rosa di prezzo dai 300€ ai 500€ per Zen la troverei ragionevole, il che obbligherebbe Intel a rivedere tutto il listino 5930K, 5960X 6960 e 6700K, ovviamente, per la buona pace di tutti.

[Free Gordon]

Infatti dovrebbero essere 16MB... In due blocchi da 4 CPU e 8MB... :D

ah ok. ;) Avevo capito male.

[digieffe]

prendendo in considerazione solo CineBench r15:

IPC normalizzato a 4.4ghz, PD 96p 4.2ghz:

PD 100
XV 120
Zen *168/144
BW 185

*4 ipotesi:

Zen v1 +40% IPC , +50% SMT , 3.7/4.2ghz (ipotesi mia)
Zen v2 +40% IPC , +30% SMT , 3.9/4.5ghz (ipotesi paolo)
Zen v2.5+40% IPC , +30% SMT , 3.2/3.7ghz @95w (ipotesi digieffe)
Zen v2.5b+40% IPC , +30% SMT , 3.7/4.1ghz @125w (ipotesi digieffe)
Zen v3 +20% IPC , +30% SMT , 3.2/3.5ghz (ipotesi "peggiore")

IPC ST / SMT:

PD ------ 100 / 170 (+70%)
XV ------ 120 / 216 (+80%)
Zen v1 - 168 / 252 (+50%)
Zen v2 - 168 / 218 (+30%)
Zen v2.5-168 / 218 (+30%)
Zen v3 - 144 / 187 (+30%)
BW ----- 187 / 238 (+30%)

CBr15 ST

PD ------ 100*4.2/4.4ghz = 96p
XV ------ 120*4.2/4.4ghz = 115p
Zen v1 - 168*4.2/4.4ghz = 160p
Zen v2 - 168*4.5/4.4ghz = 172p
Zen v2.5-168*3.7/4.4ghz = 141p
Zen v2.5b-168*4.1/4.4ghz = 156p
Zen v3 - 144*3.5/4.4ghz = 115p
BW8 ---- 187*3.7/4.4ghz = 157p

BW6 ---- 187*3.8/4.4ghz = 161p
BW10 ---187*3.5/4.4ghz = 149p

CBr15 8 core MT

PD ------ 170*8*4.0/4.4ghz = 1236p (8 moduli)
XV ------ 216*8*4.0/4.4ghz = 1571p (8 moduli)
Zen v1 - 252*8*3.7/4.4ghz = 1695p
Zen v2 - 218*8*3.9/4.4ghz = 1546p
Zen v2.5-218*8*3.2/4.4ghz = 1268p
Zen v2.5b-218*8*3.7/4.4ghz = 1466p
Zen v3 - 187*8*3.2/4.4ghz = 1088p
BW8 ---- 243*8*3.2/4.4ghz = 1414p

BW6 ---- 243*6*3.6/4.4ghz = 1193p
BW10 -- 243*10*3.0/4.4ghz = 1657p

dovrebbero essere corretti i calcoli, per confronto risultati CBr15 di Haswell
http://www.anandtech.com/show/8426/the-intel-haswell-e-cpu-review-core-i7-5960x-i7-5930k-i7-5820k-tested/5

direi che Zen v3 faccia pena :asd:

aggiungi anche la mia

Zen v2.5 +40% IPC , +30% SMT , 3.2/3.7ghz @95w (ipotesi mia)
Zen v2.5b +40% IPC , +30% SMT , 3.7/4.1ghz @125w (ipotesi mia)
;)


ti faccio notare che nel punteggio di PD stai includendo anche 4 canali ed in XV 8 canali (che puoi considerare 4 per via della mancanza della L3).

in pratica, nella mia ipotesi, Zen 95w ha le stesse prestazioni in ST di un 5960X e il 92-95% dello stesso in MT (dipenderà da quanto salirà il turbo di Zen su tutti i core)
mentre la versione a 125w (se la faranno), dovrebbe battersela con il 6900k (se i tuoi conti non sono errati :D).

cosa ne pensate?


Potenzialmente penso che in SMT potrebbe raggiungere anche un +40/45% per via delle maggiori porte, ma essendo la prima incarnazione credo che il +30% sia già buono.

[CPU.AL.100%.H24]

salve io sono ancora su am3 dal 2009 è non ho potuto fare upgrade cpu come am3+.

mi sembra di aver capito che con ZEN uscirà un solo socket am4.

si potranno mettere sia APU 8+8? e anche CPU ad alte prestazioni tipo 10+10?
tutto su am4?

sono un pò arrugginito,ma dopo anni devo fare una bestia di computer e mi è risalita la scimmia.

una scimmia così grande che sto pensando anche al doppio socket con 2 cpu:eek: :eek: :eek:

ora torno a seguire le discussioni,anche perchè potremmo assistere ad un momento storico con AMD in Hyper-Threading:) un saluto al capitano che mi ricordo quando montava un 720 3 core black :)

erano tanti anni che non lurkavo nelle sezioni, ma con l'uscita ZEN la scimmia è risalita:)

[descartes2]

salve io sono ancora su am3 dal 2009 è non ho potuto fare upgrade cpu come am3+.

mi sembra di aver capito che con ZEN uscirà un solo socket am4.

si potranno mettere sia APU 8+8? e anche CPU ad alte prestazioni tipo 10+10?
tutto su am4?

sono un pò arrugginito,ma dopo anni devo fare una bestia di computer e mi è risalita la scimmia.

una scimmia così grande che sto pensando anche al doppio socket con 2 cpu:eek: :eek: :eek:

ora torno a seguire le discussioni,anche perchè potremmo assistere ad un momento storico con AMD in Hyper-Threading:) un saluto al capitano che mi ricordo quando montava un 720 3 core black :)

erano tanti anni che non lurkavo nelle sezioni, ma con l'uscita ZEN la scimmia è risalita:)

certo si potranno mettere entrambe, la prima in ordine di tempo sarà la famiglia apu di nuova generazione bristol ridge

http://www.hwupgrade.it/news/cpu/amd-pre-annuncia-le-apu-di-settima-generazione-della-famiglia-bristol-ridge_61933.html

che avranno i core excavator ottimizzati e pieno supporto ad hsa 1.0 poi uscirano le cpu optacore con la vera e propria architettura zen però la data non è ancora stata stabilita alcuni dicono ottobre altri fine anno. Per le apu con architettura zen vera e propria invece se ne parla il prossimo anno dovrebbero avere anche memoria hbm (forse.... non ne sono sicuro)

[Piedone1113]

OK, devo assimilare.
Però, da quello che ho capito, nel caso di un Zen che rispetti quanto annunciato da AMD per quanto riguarda l'incremento IPC, una stima dell'SMT media/minima, nel caso che il 14nm FinFet consenta quello che il 32nm a negato a BD, il tutto inteso come FO4, praticamente a frequenze da 3,7GHz Zen se la vedrebbe tranquillamente con il 5960X, e ogni 100MHz in più lo avvicinerebbe al 6960X... se per botta di :ciapet: uscisse sui 4,2GHz/4,4GHz, gli starebbe pure sopra.
Boh, dubito a prima botta un Zen >4GHz def, però mi pare più chiaro che il 5960X a 3GHz poco può fare vs Zen >3,5GHz, e Zen >3,5GHz mi sembra MOLTO probabile... quindi le dicerie che Intel abbia commercializzato il 6960X per contrastare Zen, potrebbero essere anche fondate.

Per noi sarebbe il top... e nulla a che vedere nella diatriba Intel/AMD. Zen visto come X8 performante, non avrà di certo i prezzi di un 8350, ma per contro non può neppure avere prezzi stile 5960X/6960, perchè altrimenti AMD non recupererebbe una tozza di fetta di mercato. Una rosa di prezzo dai 300€ ai 500€ per Zen la troverei ragionevole, il che obbligherebbe Intel a rivedere tutto il listino 5930K, 5960X 6960 e 6700K, ovviamente, per la buona pace di tutti.
4/500€ per una CPU che va come un 6960 sarebbe un suicidio commerciale. AMD dovrebbe prezzare a 400€ una CPU che sta tra 2xxx e 11xx e non affatto il top di gamma (prestazioni permettendo)

[paolo.oliva2]

@Gridracedriver

Ti posto sti screen.

http://thumbnails116.imagebam.com/47749/e9443a477486455.jpg (http://www.imagebam.com/image/e9443a477486455)

http://thumbnails115.imagebam.com/47749/9347f3477486476.jpg (http://www.imagebam.com/image/9347f3477486476)

Praticamente ho occato il mio 8370 a @4,5GHz e confrontato con il bench di CPU-Z al 6700K e al 5960X. Non è che l'ho capato dal mazzo, ma è l'unico abbastanza veloce per confrontare risultati.

Ora... il mio 8370@4,5GHz fa 1293 in ST e 7973 in MT (non so se valido, perchè va bene che ho l'NB e DDR3 a 2,5GHz, ma sono anche in single channel).

Ora... verso Intel, verso un 6700K che è 4GHz, sono 1293 vs 2084, ma verso un 5960X, che ha 3GHz, sono 1293 vs 1491.

Valutando che Zen va il 68% in più a parità di frequenza in ST, praticamente il mio 8370@4,5GHz equivarrebbe a Zen a meno di 2,7GHz, 300MHz in meno rispetto all'ES, quindi saremmo di molto sotto a quello che sarà Zen commerciale.

Ho preso il 6700K e 5960K perchè il 6700K ha frequenza di 4GHz (ora non so se nel bench di CPU-Z prendono la frequenza def o quella turbo, ma comunque conta poco), e Zen per andare vicino in ST dovrebbe penso avere +600/800MHz di frequenza, difficile anche se non impossibile. Ma verso i suoi antagonisti socket 2011, la cosa cambierebbe nettamente.

Ora, il 5930K ha 3,5GHz, il 5960X ha 3GHz e sempre 3GHz pure per il 6960X.
A spannella, per uguagliare la potenza ST, Zen dovrebbe avere meno di 4GHz vs 5930K, ma meno di 3,5GHz verso il 5960X/6960X.
Quindi direi che in ST al minimo Zen paraggerebbe con 5960X/6960X, in forse con il 5930K ma su cui avrebbe un vantaggio almeno del 25% in più in MT.

In MT, se sbaglio le percentuali scusami e correggimi, ma faccio un discorso alla buona, a un ipotetico -20% di IPC, una parità in SMT, Zen, a parità di core, dovrebbe, per pareggiare, aumentare in frequenza def tanto quanto sarebbe la perdita di IPC.
Quindi, un Zen a 3,6GHz dovrebbe pareggiare con un 5960X a 3GHz.
Rapportando che il 6960X avrebbe il +25% di core rispetto al 5960X, e valutando che questo valore non si traduce in +25% di potenza ma di meno, sparo 20%, allora un Zen che a 3,6GHz pareggerebbe con un 5960X, a 4,2/4,3GHz pareggerebbe anche con un 6960X.

Personalmente io seguo con attenzione tutti i commenti (Bjt2, Tuttodigitale, ecc), però sono pessimista sull'incremento del 40% di IPC ed ancor più di un SMT sopra al +30%... ma voglio evidenziare che la partita vs Intel è tutta sulla frequenza def e relativo TDP, ed è qui che quel cacchio di FO4 può fare la differenza, perchè se Kellner ha centrato di aumentare l'IPC ma rimanere sull'FO4 di BD, allora i 4GHz ci stanno tutti e ci troveremmo un Zen che non si posizionerebbe tra i7 X6 e i7 X8, ma addirittura tra 5960X e 6960X se non addirittura vedersela con quest'ultimo.

[paolo.oliva2]

4/500€ per una CPU che va come un 6960 sarebbe un suicidio commerciale. AMD dovrebbe prezzare a 400€ una CPU che sta tra 2xxx e 11xx e non affatto il top di gamma (prestazioni permettendo)

Premetto che Zen X8 male che andrà avrebbe +33% di core di un i7 X6, ed anche ipotizzando un -20% di IPC, neppure volendo potrebbe stare sotto ad un 5930K, quindi non vedo che modello Zen X86 possa esserci tanto da piazzarsi sotto al 2011 al livello di un 1155...

Ma c'è una differenza di produzione tra AMD ed Intel.
In primis Zen nasce come X8 e per buona parte del 2017 sulla mobo AM4 si monterà o zen X8 o BD XV X4, in secondo luogo, Intel ha gli i7 X6, X8 e X10 e quindi può diversificare il prezzo meglio di quanto lo possa fare AMD, perchè con la produzione unica X8, che fai? Al max 3 modelli differenziati per clock, ma non puoi venderne uno come top a 1000€ e il base a 300€, a meno di non bloccare l'OC manco di 1MHz e via con la pasta del capitano.
Si parla di Zen anche nelle varianti X6 e X4... ma si presume (sulla via degli FX) che il die nativo sia X8 e X6 e X4 i fallati... ma si avrebbero le quantità necessarie? Una cosa è prezzare un 8370 a 180€ per finire sui 100€ con un X4, alla fine i più hanno acquistato FX X6 e 8320 e 8350... ma se piazzi Zen X8 a 600-700€, non puoi piazzare un X6 a 300€ e un X4 a 150€, perchè altrimenti AMD sarebbe costretta a segare i core anche a Zen X8 sani per garantire le quantità.
Non credo proprio che AMD/GF approntino 3 catene sul 14nm per die nativi X4/X6 e X8, perchè in ambito Opteron, andranno tutti X8 e quindi si ritroverebbe una catena X8 affinata velocemente e quella X6 e X4 che per resa sarebbe molto peggiore a quella X8, quindi con guadagni simili... allora meglio fare volume e prezzare basso Zen X8 guadagnandoci pure di più.

Io non ho la sfera di cristallo, ma se AMD vuole fare volumi (e con GF per avere il prezzo più basso a die l'unica via è il maggior volume possibile) e riprendersi fette di mercato, l'unica via è quella del prezzo, soprattutto grazie ad una mobo AM4 che di per sè equivarrebbe alla 1155 e 2011 Intel unificate, quindi apertissima a qualsiasi upgrade, dalla più scarna APU al top Zen (magari maggiore di X8).
Pareggiare il prezzo di Intel è vano, perchè anche con performances maggiori, le varie testate farebbero di tutto per far apparire meglio Intel di AMD, e partirebbero pure le mazzette (sono malizioso). Non facciamo l'errore di sempre di giudicare il prezzo Intel esatto e quello di AMD "svenduto"... ragiogniamo invece che quello Intel è almeno il doppio del dovuto e che quindi AMD con un -50% andrebbe più che bene.

[bjt2]

4/500€ per una CPU che va come un 6960 sarebbe un suicidio commerciale. AMD dovrebbe prezzare a 400€ una CPU che sta tra 2xxx e 11xx e non affatto il top di gamma (prestazioni permettendo)

Se Zen va come promesso INTEL dimezzerà i listini...
Lo fece già al tempo dei P4 e Athlon 64... Dimezzamento esatto... Per non far mettere prezzi troppo alti ad AMD, così guadagna di meno (se guadagna, visto le rese basse a inizio processo) e non perdere quote di mercato... Tanto INTEL è già a processo maturo... Probabilmente il ricarico attuale sarà oltre il 150%...

[bjt2]

Premetto che Zen X8 male che andrà avrebbe +33% di core di un i7 X6, ed anche ipotizzando un -20% di IPC, neppure volendo potrebbe stare sotto ad un 5930K, quindi non vedo che modello Zen X86 possa esserci tanto da piazzarsi sotto al 2011 al livello di un 1155...

Ma c'è una differenza di produzione tra AMD ed Intel.
In primis Zen nasce come X8 e per buona parte del 2017 sulla mobo AM4 si monterà o zen X8 o BD XV X4, in secondo luogo, Intel ha gli i7 X6, X8 e X10 e quindi può diversificare il prezzo meglio di quanto lo possa fare AMD, perchè con la produzione unica X8, che fai? Al max 3 modelli differenziati per clock, ma non puoi venderne uno come top a 1000€ e il base a 300€, a meno di non bloccare l'OC manco di 1MHz e via con la pasta del capitano.
Si parla di Zen anche nelle varianti X6 e X4... ma si presume (sulla via degli FX) che il die nativo sia X8 e X6 e X4 i fallati... ma si avrebbero le quantità necessarie? Una cosa è prezzare un 8370 a 180€ per finire sui 100€ con un X4, alla fine i più hanno acquistato FX X6 e 8320 e 8350... ma se piazzi Zen X8 a 600-700€, non puoi piazzare un X6 a 300€ e un X4 a 150€, perchè altrimenti AMD sarebbe costretta a segare i core anche a Zen X8 sani per garantire le quantità.
Non credo proprio che AMD/GF approntino 3 catene sul 14nm per die nativi X4/X6 e X8, perchè in ambito Opteron, andranno tutti X8 e quindi si ritroverebbe una catena X8 affinata velocemente e quella X6 e X4 che per resa sarebbe molto peggiore a quella X8, quindi con guadagni simili... allora meglio fare volume e prezzare basso Zen X8 guadagnandoci pure di più.

Io non ho la sfera di cristallo, ma se AMD vuole fare volumi (e con GF per avere il prezzo più basso a die l'unica via è il maggior volume possibile) e riprendersi fette di mercato, l'unica via è quella del prezzo, soprattutto grazie ad una mobo AM4 che di per sè equivarrebbe alla 1155 e 2011 Intel unificate, quindi apertissima a qualsiasi upgrade, dalla più scarna APU al top Zen (magari maggiore di X8).
Pareggiare il prezzo di Intel è vano, perchè anche con performances maggiori, le varie testate farebbero di tutto per far apparire meglio Intel di AMD, e partirebbero pure le mazzette (sono malizioso). Non facciamo l'errore di sempre di giudicare il prezzo Intel esatto e quello di AMD "svenduto"... ragiogniamo invece che quello Intel è almeno il doppio del dovuto e che quindi AMD con un -50% andrebbe più che bene.

Se vedi nei BD non ci sono core disabilitati. Penso che anche con Zen sia così... O die nativi, o die x8 con 4 cpu e 4 die e la relativa L3 disabilitata: Zen x8 è fatto da 2 blocchi da 4 CPU che condividono la L3... La vedo difficile disabilitarne alcuni... E la L3? Al massimo ci saranno X8 con cache dimezzata (per difetti nella L3), x4 con 8MB di L3 e le schifezze peggiori con 4 core e 4 di L3... Con la cache inclusiva 4MB è il minimo perchè 4 core hanno 2MB di L2... Questo sempre se la L3 è partizionabile in 2...

Quindi a parte i clock e in ordine decrescente di bontà del die avremo:

x8 16MB L3
x8 8MB L3*
x8 NO L3
x4 8MB L3
x4 4MB L3*
x4 NO L3

* se la cache L3 è partizionabile in due

[paolo.oliva2]

Se vedi nei BD non ci sono core disabilitati. Penso che anche con Zen sia così... O die nativi, o die x8 con 4 cpu e 4 die e la relativa L3 disabilitata: Zen x8 è fatto da 2 blocchi da 4 CPU che condividono la L3... La vedo difficile disabilitarne alcuni... E la L3? Al massimo ci saranno X8 con cache dimezzata (per difetti nella L3), x4 con 8MB di L3 e le schifezze peggiori con 4 core e 4 di L3... Con la cache inclusiva 4MB è il minimo perchè 4 core hanno 2MB di L2... Questo sempre se la L3 è partizionabile in 2...

Quindi a parte i clock e in ordine decrescente di bontà del die avremo:

x8 16MB L3
x8 8MB L3*
x8 NO L3
x4 8MB L3
x4 4MB L3*
x4 NO L3

* se la cache L3 è partizionabile in due

Per come hai scritto tu sarebbe ancora peggio (per AMD) e meglio (per noi), nel senso che da Zen X8 si passerebbe a Zen X4, seppur con varianti L3, perchè non potrebbe avere lo scalino X6.

Io non riesco a capire una cosa... perchè Intel da un die nativo (credo di aver capito che il die nativo sia X10, da cui selezionano X8 e X6 con vari tagli di L3), riescono ad ottenere 6960 3GHz X10, 5960X 3GHz X8, 5930K 3,5GHz X6 e 5920 in cui praticamente dall'X10 all'X6 diminuisce il TDP e/o aumenta la frequenza.
AMD dall'FX X8 all'X4 al max cala il TDO di 30W e max +100MHz l'X4 a parità di TDP.
A parte che posso supporre che la selezione AMD è la più economica possibile per contenere il prezzo di vendita, che il TDP predittivo e non istantaneo non permette di arrivare al 100% dello sfruttamento TDP nominale, ma a parte questo, a me viene da pensare che:
i 4GHz per BD ed il 32nm SOI rappresentano la frequenza raggiunta su silicio non eccelso unicamente per l'FO4, mentre Intel riesce ad arrivare ai 4GHz def solamente con il 6700K nei 95W grazie al SUO silicio e non certo per l'FO4, ed è costretta, malgrado la qualità del suo silicio e i miliardi spesi per l'affinamento/sviluppo, a segare di un 30% e più quando supera i 6 core, appunto perchè la frequenza ideale per il suo FO4 non può essere simile a quella AMD, e aumentando i core, nonostante il 14nm (giudicato il migliore sul mercato) il TDP aumenta considerevolmente, a tal punto che X6/X8 sopra i 4,2/4,4GHz sono impensabili da tenere in DU e raffreddamenti pure a liquido professionali.

Io ipotizzerei, quindi, che tra un Zen X4 ed un Zen X8 la differenza di frequenza sarebbe irrisoria come pure (forse) il TDP. Se ci sarà un Zen X4 a frequenze 6700K, allora sicuramente esisterà un Zen X8 al max a -200/300MHz. Se il 14nm potrà contenere l'FO4 di Zen oltre i 4GHz, allora ci sarà un netto divario di frequenza tra Zen X8 e multipli e i proci Intel.

[digieffe]

Se vedi nei BD non ci sono core disabilitati. Penso che anche con Zen sia così... O die nativi, o die x8 con 4 cpu e 4 die e la relativa L3 disabilitata: Zen x8 è fatto da 2 blocchi da 4 CPU che condividono la L3... La vedo difficile disabilitarne alcuni... E la L3? Al massimo ci saranno X8 con cache dimezzata (per difetti nella L3), x4 con 8MB di L3 e le schifezze peggiori con 4 core e 4 di L3... Con la cache inclusiva 4MB è il minimo perchè 4 core hanno 2MB di L2... Questo sempre se la L3 è partizionabile in 2...

Quindi a parte i clock e in ordine decrescente di bontà del die avremo:

x8 16MB L3
x8 8MB L3*
x8 NO L3
x4 8MB L3
x4 4MB L3*
x4 NO L3

* se la cache L3 è partizionabile in due

perché la cache L3 non dovrebbe essere a blocchi di 512KB oppure di 1MB?
ed anche perché non dovrebbe essere disabilitabile 1 core nel modulo di 4?

quindi, nel caso di 1 o 2 core fallati si avrebbero cpu con 6 core (3 nel primo modulo e 3 nel secondo o anche 2+4) con 12 MB di L3

nel caso di 3 o 4 core fallati si avrebbero cpu con 4 core e 8 mb di cache.

nel caso di cache fallata versioni da 6 o 4 core in base alla quantià e localizzazione (modulo) della parte fallata.

non so che senso possano avere versioni senza L3.
inoltre guardando al mercato il 6 core ha un ben preciso significato: concorrere col 4 core di punta 6700k. (Zen 6 core con frequenza più alta del 8)

[digieffe]

... in ogno caso i miei sono numeri al lotto ma i vostri lo sono ancor di più nel momento in cui non specificate il TDP, a meno che non intendiate sempre 95w, allora vi chiedo venia...

certo che 95w @~4ghz con prestazioni vicine ad un x10 intel da 140w (anche un po' meno) è un po' difficile da immaginare

[bjt2]

perché la cache L3 non dovrebbe essere a blocchi di 512KB oppure di 1MB?
ed anche perché non dovrebbe essere disabilitabile 1 core nel modulo di 4?

quindi, nel caso di 1 o 2 core fallati si avrebbero cpu con 6 core (3 nel primo modulo e 3 nel secondo o anche 2+4) con 12 MB di L3

nel caso di 3 o 4 core fallati si avrebbero cpu con 4 core e 8 mb di cache.

nel caso di cache fallata versioni da 6 o 4 core in base alla quantià e localizzazione (modulo) della parte fallata.

non so che senso possano avere versioni senza L3.
inoltre guardando al mercato il 6 core ha un ben preciso significato: concorrere col 4 core di punta 6700k. (Zen 6 core con frequenza più alta del 8)

Con la cache inclusiva, 4 core hanno 2MB di cache L2 che deve essere replicata nella L3. Quindi 2MB di L3 sono INUTILI (tranne per il fatto che consentono di spegnere i core e la cache L2). Per 4 core il minimo è avere 4MB.
INTEL può avere un numero qualsiasi di core, perchè ha una topologia ad anello e può spegnere qualsiasi core, con annessa fetta di L3.
Non metto in dubbio che possa fare lo stesso anche AMD ed è possibile che lo faccia, ma poi il tutto non sarebbe simmetrico e sarebbe un casino da gestire: a seconda del core spento, potrebbero cambiare le prestazioni, dei core che hanno a disposizione più cache L3, perchè gli altri nel quartetto sono spenti e quindi hanno prestazioni diverse, ecc... Penso che per simmetria non lo faranno... Daltronde non hanno neanche fatto BD con un core disabilitato...

[Piedone1113]

Se Zen va come promesso INTEL dimezzerà i listini...
Lo fece già al tempo dei P4 e Athlon 64... Dimezzamento esatto... Per non far mettere prezzi troppo alti ad AMD, così guadagna di meno (se guadagna, visto le rese basse a inizio processo) e non perdere quote di mercato... Tanto INTEL è già a processo maturo... Probabilmente il ricarico attuale sarà oltre il 150%...

La questione è quella, Amd non deve correre al ribasso, ma seguire Intel nell'aggiustamento del listino, e non essere lei a correre al ribasso, ma marcare ad uomo.
quindi per ogni cpu di amd che esce deve mantenere il listino -5/10% della corrispettiva cpu (come capacità computazionale) Intel, e non mettere una sua cpu che va come un 5960x a 500$ ma prezzarla a 900$ rispetto al listino di 1000$ di intel.
Se adesso che potrebbe far cassa e ripianare un poco la sua finanza non ne approfitta amd è destinata alla bancarotta, e fin quanto il market share di Amd resta sotto il 30% intel non manderà giù i prezzi delle proprie cpu perchè ci rimetterette in utili (-20% di quote contrastato con un -50% di utili significa perdere troppi soldi inutilmente con un -65% di utili totali, meglio abbassare il listino del 10% e perdere il 30% del mercato perdendo solo il 40% degli utili, e non rischiare di inflazionare il mercato xeon dove si fanno davvero i soldi, perchè AMD da qualche parte dovrà pure far cassa e butterebbe giu il mercato pro dove i ricarichi sono nell'ordine del 800/1000%)

[bjt2]

riprendo i tuoi due quote precedenti:
fa molto pensare che Intel abbia commercializzato 6 core per 3 gen di fila e poi da una gen all'altra passa da 8 a 10 e al 99% con Skylake-e a 12 come ha detto @Ace qualche post fa.
in Tutto questo AMD non c'entrerebbe una mazza?
poi i numeri non mentono, se prendiamo anche l'ipotesi di @digieffe v2.5 95w sarebbe a metà strada tra un x6 ed un x8 e nel caso migliore secondo lui v2.5b 125w come un x8.
discorso ST è diverso, le cpu mainstream di Intel ammazzano le stesse cpu extreme causa Turbo al massimo e Zen in ST pagherà sicuramente questo scotto, ma non è la fascia principale con cui va a scontarsi Zen x8, devono pensare a puntare in alto basta giocattoli, che poi nulla vieta che uno Zen x4 abbia clock def e turbo da capogiro.
se Zen x8 sarà 3.7/4.2ghz l'x4 sarà circa +500/300mhz e quindi 4.2/4.5ghz in modo da recuperare un po' altrimenti clock sui 4/4.2 e ti mantieni quel -10~15% di ST, sai che scotto...

scetticismo per un SMT al di sotto del 30% francamente non lo capirei, IBM con il Power8 da 16 porte studiate per sfruttare SMT8 fa +35% con il solo secondo Thread e quindi SMT2 nello stesso bench dove Intel fa +28%, non mi sembra fantascienza fare minimo 30% per AMD.
http://www.hwupgrade.it/forum/showpost.php?p=43555976&postcount=1541



hai ragione in effetti potevi già pensare io di mettere la tua :D
però devi scegliere un tdp solo :Prrr: io ho scelto 125w
in che senso in PD 4 canali ed in XV 8?

penso che i numeri non sbaglino e se mantengono quanto detto con un approssimazione del 3% (a stima) quelli saranno i risultati, certo l'SMT di AMD rimane un segreto di stato attualmente, non hanno scucito nulla a meno che non sia come dice @tuttodigitale :asd:
ma fare +30% mi pare proprio il minimo accettabile con 10 porte e architettura simile in quasi tutte le componenti a broadwell, ma che di porte ne ha 8 ed è sempre un 4-wide decoders (skylake è 6-wide)

sul discorso frequenza penso che piuttosto che limitarsi a 95watt in caso di PP scarso tirino su le frequenze e stare nei 125watt, se ricordate anche BD x8 doveva avere solo 1 modello di punta 125w per poi passare con tutti x8 a 95watt e x10 125watt poi cancellati causa PP

Io non capisco tutta questa prudenza sui clock di Zen... Attualmente anche il vecchio Steamroller, in 95W (Athlon X4 880K) da 4 core (2 moduli) a 4GHz, con 4.2GHz di turbo. Sul 28nm BULK. Sappiamo che il 14nm FINFET dovrebbe dare -70% di potenza assorbita o +35% di clock a parità di transistors e FO4. Facciamo il caso che 4 core Zen abbiano più transistors di 4 core Steamroller (2 moduli)... Un 5% di clock non ce lo vogliamo mettere? Zen X4 potrebbe avere 4.2GHz con 4.5-4.6 di turbo a 95W... Rimanendo dei 4GHz, supponendo che 8 core Zen abbiano un numero di transistors pari a 8 moduli (16 core steamroller, che è esagerato perchè 8 core zen non hanno 16x4 decoder, ma 8x4 decoder: i decoder occupano molto spazio), abbiamo 95W*4-70%=114W, senza considerare che il NB non si moltiplica per 4...

[bjt2]

La questione è quella, Amd non deve correre al ribasso, ma seguire Intel nell'aggiustamento del listino, e non essere lei a correre al ribasso, ma marcare ad uomo.
quindi per ogni cpu di amd che esce deve mantenere il listino -5/10% della corrispettiva cpu (come capacità computazionale) Intel, e non mettere una sua cpu che va come un 5960x a 500$ ma prezzarla a 900$ rispetto al listino di 1000$ di intel.
Se adesso che potrebbe far cassa e ripianare un poco la sua finanza non ne approfitta amd è destinata alla bancarotta, e fin quanto il market share di Amd resta sotto il 30% intel non manderà giù i prezzi delle proprie cpu perchè ci rimetterette in utili (-20% di quote contrastato con un -50% di utili significa perdere troppi soldi inutilmente con un -65% di utili totali, meglio abbassare il listino del 10% e perdere il 30% del mercato perdendo solo il 40% degli utili, e non rischiare di inflazionare il mercato xeon dove si fanno davvero i soldi, perchè AMD da qualche parte dovrà pure far cassa e butterebbe giu il mercato pro dove i ricarichi sono nell'ordine del 800/1000%)

Io ti ho elencato quello che ha fatto INTEL in passato, perchè il suo obiettivo era far fallire AMD ed avere il monopolio del mercato x86. Monopolio significa fare i prezzi che vuoi, non dover fare molta ricerca per spremere le massime prestazioni, tanto le altre soluzioni sono comunque le POWER che costano un botto e non rendono molto di più degli Xeon come prestazioni... Dobbiamo ringraziare AMD...

[Piedone1113]

Io ti ho elencato quello che ha fatto INTEL in passato, perchè il suo obiettivo era far fallire AMD ed avere il monopolio del mercato x86. Monopolio significa fare i prezzi che vuoi, non dover fare molta ricerca per spremere le massime prestazioni, tanto le altre soluzioni sono comunque le POWER che costano un botto e non rendono molto di più degli Xeon come prestazioni... Dobbiamo ringraziare AMD...

Intel non può permettersi di far fallire Amd, va contro i suoi interessi.
Se zen sarà un flop ti ci puoi scommettere quello che vuoi che intel acquisterà azioni di Amd ed inietterà liquidità quel tanto che basta da tenerla a galla.
Il ministero della difesa USA, per esempio, (uno dei maggiori clienti Intel) ha storicamente voluto sempre almeno due player tra i quali poter scegliere le forniture ed affidare progetti.
In più l'antitrust USA potrebbe decidere di dividere Intel in più aziende, come gia successo con altre aziende divenute monopoliste anche senza dolo, per non lasciare un mercato strategico in mano ad un solo player.
Tutto secondo la mia opinione. (ps AMD64 vs P4 il listino dimezzato non ci fu, ma ben altra cosa)

[bjt2]

Credo che la prudenza sia data dal fatto che GF ha dichiarato una forbice da 3 a 4 ghz e non ha mai dichiarato un processo specifico per HP, ma sempre e solo LPP; anche se FO4 sarà quello di BD questo potrebbe più che portare a frequenze sopra i 4ghz ad un notevole abbassamento del TDP per le stesse frequenze o circa quelle di kaveri/Carrizo (3.7/4.1ghz 3.5/3.8ghz def/turbo).
come fai notare è molto più la riduzione della potenza assorbita -70% a pari frequenza che non il clock superiore +35% a pari potenza.

Ho letto da qualche parte che si il processo è LPP, ma è anche LVT... E da quei grafici riportati qualche pagina dietro, una CPU ARM generica arriva anche a 5GHz con i transistors LVT... Quindi non ci fasciamo la testa...

[digieffe]

...ti mantieni quel -10~15% di ST, sai che scotto...


in che senso in PD 4 canali ed in XV 8?

penso che i numeri non sbaglino e se mantengono quanto detto con un approssimazione del 3% (a stima) quelli saranno i risultati, certo l'SMT di AMD rimane un segreto di stato attualmente, non hanno scucito nulla a meno che non sia come dice @tuttodigitale :asd:
ma fare +30% mi pare proprio il minimo accettabile con 10 porte e architettura simile in quasi tutte le componenti a broadwell, ma che di porte ne ha 8 ed è sempre un 4-wide decoders (skylake è 6-wide)

sul discorso frequenza penso che piuttosto che limitarsi a 95watt in caso di PP scarso tirino su le frequenze e stare nei 125watt, se ricordate anche BD x8 doveva avere solo 1 modello di punta 125w per poi passare con tutti x8 a 95watt e x10 125watt poi cancellati causa PP

anche io credo che 10-15% di ipc non sia un affatto problema

moltiplicando per 2 la potenza il punteggio di un PD 4 moduli 2 canali di ram ottieni la potenza di un PD 8 moduli 4 canali, quindi più alto. Per avere un punteggio corretto si dovrebbe benchare PD con un solo modulo di ram.
Discorso analogo per XV: 2 moduli per 2 canali.

anche io credo che se il processo sarà scarso produrranno il 125w

[digieffe]

Io non capisco tutta questa prudenza sui clock di Zen... Attualmente anche il vecchio Steamroller, in 95W (Athlon X4 880K) da 4 core (2 moduli) a 4GHz, con 4.2GHz di turbo. Sul 28nm BULK. Sappiamo che il 14nm FINFET dovrebbe dare -70% di potenza assorbita o +35% di clock a parità di transistors e FO4. Facciamo il caso che 4 core Zen abbiano più transistors di 4 core Steamroller (2 moduli)... Un 5% di clock non ce lo vogliamo mettere? Zen X4 potrebbe avere 4.2GHz con 4.5-4.6 di turbo a 95W... Rimanendo dei 4GHz, supponendo che 8 core Zen abbiano un numero di transistors pari a 8 moduli (16 core steamroller, che è esagerato perchè 8 core zen non hanno 16x4 decoder, ma 8x4 decoder: i decoder occupano molto spazio), abbiamo 95W*4-70%=114W, senza considerare che il NB non si moltiplica per 4...

anche se non hai citato me dico la mia:

non mi fido di quei dati -70% ecc,
IMO sono dati di marketing ottenuti in condizioni sicuramente particolari, e sempre IMO, i dati reali di produzione saranno ben altri...

poi secondo i tuoi contoi oltre i 4.05ghz si dovrebbe avere l'impennata dei volt, tdp ecc


e poi se così fosse fino all'avvento dei 10mn intel sarebbe tecnicamente una porcheria e non credo proprio sarà cosi

[digieffe]

in ogni caso, faccio notare che un po' a tutti sfugge il il vedere assieme tutti i miglioramenti:
ovvero se si somma l'ipc ST +40%, l' SMT +30-50%, le frequenze 4+ghz ecc il 6950X 10 core di intel da 140w sarebbe non poco dietro...
intel, che già ha una buona idea di ciò che sarà zen, se fosse stato a riscio il primato avrebbe messo come portabandiera 12 core a 150-160w (vedi xeon) a 2000$... se non l'ha fatto è evidente che sta tranquilla col 10...

per cui al momento non credo affatto che un 95w AMD/GF possa in nessun caso avvicinarsi ad un 140w INTEL...

di conseguenza potrebbe anche fare 4+ghz ma con IPC o SMT scarsi... fate un po' voi :)

[digieffe]

continuo il post precedente

sarà già buono se, come indicato dal mio pendolino :D, Zen 95W (2ch memoria) sarà vicino al 5960X (4ch, 140w) e la versione a 125w se la batterà col 6900K (4ch,<140w)


Ps: pendolino

Zen v2.5+40% IPC , +30% SMT , 3.2/3.7ghz @95w
Zen v2.5b+40% IPC , +30% SMT , 3.7/4.1ghz @125w


Zen v2.5-168*3.7/4.4ghz = 141p
Zen v2.5b-168*4.1/4.4ghz = 156p

Zen v2.5-218*8*3.2/4.4ghz = 1268p
Zen v2.5b-218*8*3.7/4.4ghz = 1466p

5960X 1389p (compreso turbo all core, vedi anand)
BW8 ---- 243*8*3.2/4.4ghz = 1414p

[paolo.oliva2]

@Gridracedriver

Il problema è che il 28nm Bulk GF è stato tirato per mobile, quindi è normale che abbia un decadimento all'aumentare della frequenza, in fin dei conti regge massimo un X4 BD con IGP.

Zen parte come X8 e con un core che occhio e croce è grande quanto un modulo PD... è unicamente X86 e assolutamente non è destinato per il mobile (quindi per frequenze medio-basse).

Io non sono un tecnico silicio, però il 28nm Bulk GF è un affinamento silicio diversissimo dal 32nm SOI, è innegabile che il 32nm SOI può spingere un 8370 senza HDL a 4,5GHz con un TDP (penso 95W) dove un Carrizo non arriva manco a 4GHz con metà core.
Non comprendo quindi perchè continuare a proiettare le frequenze Zen partendo da Carrizo quando è palese che Carrizo è un procio mobile e quindi frequenze ridotte e quindi affinamento silicio per quelle frequenze, mentre Zen è un X86 8 core, con obiettivo massima potenza e quindi un silicio che per affinità sarebbe molto più simile al 32nm SOI che al 28nm Bulk.
Tra l'altro... perchè AMD produrrebbe ancora XV sul 28nm APU almeno per 1 anno ancora se il 14nm e Zen potrebbe sostituirlo? Perchè probabilmente (ipotizzo) sarebbe il fax-simile di 32nm SOI vs 28nm Bulk nel mobile.
Ed allora ciò confermerebbe che il 14nm FinFet è un altro silicio, cioè massima potenza, massime frequenze ma non idoneo per mobile, e guarda a caso Zen X8 sarebbe l'opposto di un Carrizo per richiesta silicio.

Del resto i 3GHz dell'ES Zen, +200MHz rispetto all'eS BD 32nm SOI, fanno ben sperare che si supererebbero le frequenze def di BD 32nm, ovvero >4GHz.

Il problema è che ci siamo tutti scottati sul 32nm SOI/BD, quindi siamo restii a pronunciare frequenze alte, ma ritorna sempre lo stesso discorso... se il 32nm SOI aveva deluso le aspettative, come può il 14nm FinFet essere ulteriormente da meno?

P.S.
@Gridracedriver
GF non ha riportato che il 14nm FinFet avrà dai 3 ai 4GHz di frequenza, ma ha detto che sono stati raggiunti i 3/4GHz come da aspettativa (con l'ES Zen), che secondo me non esclude aumenti di frequenza.

Inoltre personalmente credo che il problema non è se si raggiungono i 4GHz con 95W o 125W TDP, ma l'importante è non raggiungerli con 140/165W TDP, perchè non ci sarebbe più margine TDP da commercializzare def e poco margine OC.

Insomma... la forbice è tutta sull'incremento IPC dichiarato da AMD e sulle frequenze raggiungibili.... Escludendo l'SMT, AMD dichiara +40% su XV alias +68% su PD, e a tutt'oggi sono +200MHz di Zen rispetto al'ES di BD. Rispetto alla propaganda pre-produzione BD, in cui si parlava di 4,5/5GHz di frequenze def ed un IPC grossomodo simile al Phenom II, con Zen si avrebbero frequenze inferiori a BD (direi circa -1GHz) ma per contro un IPC almeno del 50% superiore... quindi siamo ad una aspettativa ben superiore di quanto doveva essere BD anche su silicio ottimo. Se oggi ipotizzassimo un XV 5GHz X8, Zen a 4GHz lo supererebbe almeno di un 12% SMT escluso e oltre un 20% con l'SMT.

[digieffe]

Domanda definitiva ai più attivi/esperti del thread:

come pensate che si posizionerà nelle performance in termini percentuali in MT Zen 95w nei confronti del 6900K o, a vostra scelta, 6950X oppure 5960X?




qui la mia*:
Zen 95w = 92-95% di 5960X o 84-87% di 6900k
Zen 125w = 109-113% di 5960X o 100-104% di 6900K



EDIT: preciso in una media di bench e non solo in CB. (pensate alla (de)compressione e 2 soli canali)

*probabilmente valori ben più bassi per task memory intensive.

[bjt2]

ho provato a documentarmi, ma non capisco bene una cosa: i transistors LVT non dovrebbero essere più veloci ma anche più esosi?
http://karuppuswamy.com/wordpress/2015/06/23/what-is-hvt-svt-lvt-cells-how-they-determine-power-consumption-and-timing/

"The broad classifications are,

1. Sub threshold current – This can be controlled by narrowing down the junction area between transistor and substrate, which results in controlling threshold voltage for this transistor. High threshold voltage (High Vt) causes less leakage current but on other hand it causes delay in switching. Low threshold voltage (Low Vt) causes higher leak current and quick switching.

2. Gate leakage current

3. Reverse bias current

Now in this context let us see HVT, SVT and LVT.

HVT – High Threshold Voltage causes less power consumption and timing to switch is not optimized. It is used in power critical functions.

LVT – Low Threshold Voltage causes more power consumption and switching timing is optimized, used in time critical functions.

SVT – Standard Threshold Voltage offers trade-off between HVT and LVT i.e., moderate delay and moderate power consumption."

Esatto... Tutti i SoC per cellulari e applicazioni per basso consumo sono sicuramente fatti con transistor HVT... Ecco perchè il loro clock è limitato... Non è perchè l'architettura ARM ha un FO4 di millemila...
Non so ad esempio le GPU se sono HVT, ma visto lo sterminato numero di transistors e il basso clock, deduco di si...
Le CPU ad alte prestazioni dovrebbero essere tutte LVT ma non ne sono sicuro... Se c'è qualcuno più inforNato... :stordita:

[bjt2]

anche se non hai citato me dico la mia:

non mi fido di quei dati -70% ecc,
IMO sono dati di marketing ottenuti in condizioni sicuramente particolari, e sempre IMO, i dati reali di produzione saranno ben altri...

poi secondo i tuoi contoi oltre i 4.05ghz si dovrebbe avere l'impennata dei volt, tdp ecc


e poi se così fosse fino all'avvento dei 10mn intel sarebbe tecnicamente una porcheria e non credo proprio sarà cosi

L'impennata si ha a 4GHz con i 28nm BULK... A 4 GHz Zen x8 consuma incidentalmente come un 4GHz X4 solo perchè ha ALMENO il doppio dei transistors... Ma non vuol dire che l'impennata c'è a 4GHz anche sul 14nm FF. In quella zona, con lo stesso FO4 del BD dovremmo essere ancora in zona lineare e con un vcore nettamente più basso... A parte problemi di TDP, l'esplosione si dovrebbe avere oltre 5GHz... Quindi un X8 non ci dovrebbe arrivare (a parte forse in turbo monocore), ma un X4, almeno in turbo monocore, potrebbe arrivare a 4.9-5GHz...

[digieffe]

L'impennata si ha a 4GHz con i 28nm BULK... A 4 GHz Zen x8 consuma incidentalmente come un 4GHz X4 solo perchè ha ALMENO il doppio dei transistors... Ma non vuol dire che l'impennata c'è a 4GHz anche sul 14nm FF. In quella zona, con lo stesso FO4 del BD dovremmo essere ancora in zona lineare e con un vcore nettamente più basso... A parte problemi di TDP, l'esplosione si dovrebbe avere oltre 5GHz... Quindi un X8 non ci dovrebbe arrivare (a parte forse in turbo monocore), ma un X4, almeno in turbo monocore, potrebbe arrivare a 4.9-5GHz...

a me sembra che col 28nm+HDL excavator (845) l'impennata ci fosse oltre i 3ghz...

28w@3ghz 78w@3.5ghz (3.8ghz turbo)

[bjt2]

a me sembra che col 28nm+HDL excavator (845) l'impennata ci fosse oltre i 3ghz...

28w@3ghz 78w@3.5ghz (3.8ghz turbo)

Ma io spero che Zen non usi le HDL e inoltre non so se Carrizo usa i transistors LVT... Se usa gli RVT o addirittura gli HVT, ciò spiega anche i bassi consumi a basse frequenze...

[bjt2]

Trovato questo:

http://pc.watch.impress.co.jp/img/pcw/docs/705/247/25.png

Secondo questa slide, Kaveri è fatto con transistors RVT e presumibilmente anche Carrizo... Il che non mi sorprende, visto l'uso di HDL e il target mobile...

Quindi non è corretto confrontare Carrizo con Zen... Forse è più corretto l'excavator desktop... Ora vedo con che transistors è implementato...

[paolo.oliva2]

Trovato questo:

http://pc.watch.impress.co.jp/img/pcw/docs/705/247/25.png

Secondo questa slide, Kaveri è fatto con transistors RVT e presumibilmente anche Carrizo... Il che non mi sorprende, visto l'uso di HDL e il target mobile...

Quindi non è corretto confrontare Carrizo con Zen... Forse è più corretto l'excavator desktop... Ora vedo con che transistors è implementato...

E' quello che ho scritto qualche post precedente... il 32nm SOI l'impennata l'ha oltre 1,45V che corrispondono a 4,6/4,7GHz su un 8350, ma il mio 8370 sta a 4,5GHz con 1,295V, cioè -0,055V il Vcore def.

Il 28nm Bulk GF, in accoppiata a transistor RVT e ivi compreso le HDL, è normale che sia ottimizzato per le frequenze mobile, ed è anzi sorprendente che possa superare i 3,5GHz senza grandi esplosioni di TDP... ma è anche ovvio che Zen, in quanto CPU destinata alla ricerca della massima potenza, non usi transistor RVT, e già solamente questo sballerebbe interamente tutto il confronto, ma aggiungendoci pure le HDL e l'affinamento differente per target di frequenza tra il 28nm Bulk GF e il 14nm FinFet, si può tranquillamente arrivare ad un errore clamoroso, rimarcato dal fatto che già l'ES Zen viaggia a +200MHz dell'ES BD, che a sua volta supera comunque il target di frequenza di Carrizo mobile (o comunque li).

[paolo.oliva2]

Proviamo a fare 2 conti (io li faccio a spannella, se poi qualcuno mi vuole correggere, ben venga).

Partiamo da questo presupposto:

1) Carrizo oltre i 3,5GHz ha un'impennata di TDP, giusto?

2) L'ES di Zen, in quanto ES, ha la possibilità di aumentare almeno di 500MHz la frequenza di 3GHz raggiunta, MANTENENDO lo stesso TDP dell'ES, quindi i 3GHz dell'ES equivarrebbero a 3,5GHz almeno dopo l'affinamento e quindi uguali a Carrizo

Zen, avendo il doppio dei core, L2 e L3 inclusive e più veloci, ecc ecc, avrebbe un TDP almeno doppio. Se si parla che un Carrizo a 3,5GHz X4 avrebbe 95W TDP... AMD avrebbe realizzato un ES da 200W TDP? Oppure cambiando.. come può un ES Zen a 95W arrivare alla frequenza in cui Carrizo come X4 già richiederebbe lo stesso TDP? E' palese che TDP/frequenza di carrizo non possono essere gli stessi di Zen.

[bjt2]

già non ti ricordi i conti che avevate fatto tu e @tuttodigitale :D
non avevate fatto i conti che se l'impennata sui 28nm partiva dai +3ghz con le HDL, allora sui 14nm FF doveva partire dai +4ghz con i 14nm dovuto proprio al +35% di clock per gli stessi consumi?



per quanto detto sopra a questo punto, mi sono convinto che Zen sia sulla falsa riga di Carrizo e cioè HDL+RVT, FO4 basso farà il resto :read:

domanda 1: è possibile fare le HDL+LVT? io non credo, ma chi sono io per dirlo :D

domanda 2: qual'è fisicamente la differenza tra i transistors HVT - RVT - LVT ? :stordita:

1) Non lo so, ma credo di si
2) Drogaggio... Più è alto è il drogaggio, più conduce il transistor, più è alto è il leakage, più è bassa la tensione di soglia: LVT=alto drogaggio, alta transconduttanza differenziale, bassa Vt, alto leakage

[bjt2]

Post 920 e seguenti:

http://forums.anandtech.com/showpost.php?p=38162218&postcount=920

Questo tizio sembra molto affidabile (è lo stesso del Vcore=1V per l'ES)

In sostanza è confermato che il +40% di Zen è dato su excavator e in ST, ossia 1 thread contro un thread.
Inoltre 1 thread su Zen avrebbe il 73% di prestazioni di un intero modulo XV (2 thread) con un carico FP intensive (immagino Cinebench)...
Nessuna informazione sul SMT...
A parità di frequenza ovviamente...

[Ren]

Ho letto da qualche parte che si il processo è LPP, ma è anche LVT... E da quei grafici riportati qualche pagina dietro, una CPU ARM generica arriva anche a 5GHz con i transistors LVT... Quindi non ci fasciamo la testa...

Molto improbabile fosse una cpu (il paper trattava standard cell/metal track), dato che parliamo di un grafico del 2012. Poteva essere anche un interfaccia SERDES(o altro) per quello che ne sappiamo...

I dati che vedi sul silicio non indicano frequenze ne voltaggi. Sono puro marketing.

Eccovi la curva IDEALE del finfet 22nm :

https://www.semiwiki.com/forum/attachments/content/attachments/5113d1349742316-mark-bohr-intel-jpg

Il 14nm (quello vero di intel) porta miglioramenti degni solo verso gli 0.7v ed infatti con skylake le frequenze sono rimaste al palo. (quel poco di miglioramento è stato assorbito dalla maggior complessità del core)

[bjt2]

ti faccio un altra domanda :D

costa di più ed è più difficile fare transistors così quindi?



e ciò vorrebbe dire che +30% di SMT2 non basterebbe a Zen per stare dietro al Throughput di XV
73*1.3= 95%

ovvero 2 th Zen renderebbero il 95% di un modulo XV

non ho capito questa tabella però
http://i.imgur.com/qkqeGFz.png
:stordita:

nella prima colonna mi sembrano punteggi per 2 TH di XV, 1.77p in CB11 XV ci arriva con 2 th e li dice per giunta a 3ghz

Il drogaggio credo che si cambi con i tempi di impianto, quindi a parte il costo superiore del drogante (che è una quantità infinitesimale) immagino che cambi poco...

Quel grafico non lo capisco neanche io, ma non è del tizio affidabile... Aspetterei repliche...
Mi sembra che la prima colonna sia ST (1 core per Compute Unit), la seconda lo zen simulato e la terza il modulo carico con due thread... Non so da dove prenda questi numeri, ma ovviamente il 40% è una media e non si può applicare puntualmente e infatti gli vengono incrementi diversi e anche maggiori del 73% (quarta colonna)

[bjt2]

Poi che un core Zen non arrivi ad un intero modulo ce lo si dovrebbe aspettare per codice che accede in memoria: ha meno decoder di XV (ma gli stessi di BD) meno cache, meno unità L/S, meno AGU... Sarebbe veramente un miracolo se un unico thread Zen superasse SEMPRE un modulo XV, visto che ha meno risorse di decodifica e di memoria e poi stiamo confrontando 1 thread vs 2, quindi doppi registri e meno dipendenze, più parallelismo possibile... Poi, sopratutto sull'INT, 2 core XV hanno due moltiplicatori e 2 divisori interi... Non credo che che Zen li abbia... La FPU di un core Zen è circa pari a quella di un modulo Zen, ma 2 core XV hanno delle risorse duplicate che probabilmente si sono risparmiate su Zen...

Questo ci fa anche sperare che il numero di transistor, e quindi il consumo massimo, sia inferiore al caso peggiore che abbiamo sempre considerato per il calcolo del TDP e quindi sperare in frequenze ancora superiori...

In sostanza Zen è un modulo XV meno 2 agu, 2 unità L/S, un moltiplicatore e un divisore interi, 4 decoder semplici e uno complesso, 1 microcode rom e meno cache. In più invece ha la cache L0 e la relativa circuiteria e si spera qualche miglioramento qua e là... Diciamo che a parte le cache dovrebbe essere più un 0.7-0.9 volte un modulo XV...

[Free Gordon]

e ciò vorrebbe dire che +30% di SMT2 non basterebbe a Zen per stare dietro al Throughput di XV
73*1.3= 95%
ovvero 2 th Zen renderebbero il 95% di un modulo XV

Possibile che un core zen con SMT, arrivi al 95% di prestazioni di XV..

Il resto lo farà la frequenza di base di Zen...che a questo punto immagino molto alta...... :sofico:

Se in 95W riescono a mettere 16threads a 4.2, 4.3ghz di base clock...beh... credo ci sarà da divertirsi con overclock e bench questa volta! :D

[bjt2]

Possibile che un core zen con SMT, arrivi al 95% di prestazioni di XV..

Il resto lo farà la frequenza di base di Zen...che a questo punto immagino molto alta...... :sofico:

Se in 95W riescono a mettere 16threads a 4.2, 4.3ghz di base clock...beh... credo ci sarà da divertirsi con overclock e bench questa volta! :D

Così pero Zen per essere meglio di un XV portato sul 14nm FF e raddoppiato (8 moduli e 16 threads) deve essere almeno più piccolo, altrimenti non conviene e conveniva fare il die shrink di XV per il MT... Certo guadagni in ST, ma per HPC e server interessa il MT...

[Ren]

Così pero Zen per essere meglio di un XV portato sul 14nm FF e raddoppiato (8 moduli e 16 threads) deve essere almeno più piccolo, altrimenti non conviene e conveniva fare il die shrink di XV per il MT... Certo guadagni in ST, ma per HPC e server interessa il MT...

Con la L2 shared di XV non è semplice implementare un sistema di cache inclusiva che scali bene...

[Free Gordon]

Così pero Zen per essere meglio di un XV portato sul 14nm FF e raddoppiato (8 moduli e 16 threads) deve essere almeno più piccolo, altrimenti non conviene e conveniva fare il die shrink di XV per il MT... Certo guadagni in ST, ma per HPC e server interessa il MT...


Quella penso sarà una miglioria (il fatto di essere molto più piccolo) che permetterà ad AMD di fare più soldi/die e un'altra sarà guadagnare molte posizioni sul desktop grazie alle performance ST molto più alte di prima.

Sappiamo benissimo che in ambito desktop il ST la fa ancora da padrone purtroppo..Nei giochi il vantaggio che ha Intel è ancora alto proprio per quel motivo.

Insomma, io non avrei aspettative troppo elevate....
Una situazione come quella descritta sopra, il 95%...(o nelle più rosee prospettive, il 100%) con frequenza, consumi e performance ST tra un Ivy e un Haswell...beh... lo considererei una grande vittoria. :)

[george_p]

Un mezzo core XV +40% da il 90%... fatto a spannissime, e senza SMT.

[el-mejo]

Per chi è interessato è stato aperto il thread "Aspettando Kaby Lake".

http://www.hwupgrade.it/forum/showthread.php?t=2765530

A livello di architettura non c'è niente di cui parlare visto che sarà la stessa di Skylake, ma riguardo a chipset (24linee pcie su chipset z270, supporto a Thunderbolt 3 e Intel Optane), possibile parte grafica potenziata e posizionamento rispetto a AM4 la discussione potrebbe essere interessante. ;)

[digieffe]

Proviamo a fare 2 conti (io li faccio a spannella, se poi qualcuno mi vuole correggere, ben venga).

Partiamo da questo presupposto:

1) Carrizo oltre i 3,5GHz ha un'impennata di TDP, giusto?

2) L'ES di Zen, in quanto ES, ha la possibilità di aumentare almeno di 500MHz la frequenza di 3GHz raggiunta, MANTENENDO lo stesso TDP dell'ES, quindi i 3GHz dell'ES equivarrebbero a 3,5GHz almeno dopo l'affinamento e quindi uguali a Carrizo

Zen, avendo il doppio dei core, L2 e L3 inclusive e più veloci, ecc ecc, avrebbe un TDP almeno doppio. Se si parla che un Carrizo a 3,5GHz X4 avrebbe 95W TDP... AMD avrebbe realizzato un ES da 200W TDP? Oppure cambiando.. come può un ES Zen a 95W arrivare alla frequenza in cui Carrizo come X4 già richiederebbe lo stesso TDP? E' palese che TDP/frequenza di carrizo non possono essere gli stessi di Zen.

1) NO: Carrizo oltre i 3,0GHz ha un'impennata di TDP
2) gli ultimi ES hanno aumentato la frequenza di 0 - 100mhz, i 3 ghz potrebbero rimanere tali o secondo le ultime tendenze (basse) essere al max 3,2

rifai i conti a spannella in base alle correzioni :)

[bjt2]

riguarda bene, hai tolto un po' troppa roba :sofico:

a parte le 2 AGU in meno e quindi 6 pipeline Int vs 8, la fpu è uguale, i 4 decoder sono aiutati dalla L0, la cache è nettamente superiore già dal fatto che sarà inclusiva e veloce e superiore in quantità, sono 512kb di L2 a Core vs 256 di Carrizo, la L1D è uguale da 32KB ma ad 8 vie vs 3 vie, L1I è più piccola ma non condivisa, in più il checkpointig, la stack, L3 che Carrizo non ha, ecc
https://pbs.twimg.com/media/CfSZWQgUYAI3aW3.jpg:large
questa l'avevi postata tu :D
e comunque leggo:
peak x64 decode 4 vs 4
peak uop issue 7 vs 10

ora, come spiegate questa cosa? ma XV non ha 11~12 porte?
e mai possibile che non riesca a trovare in internet lo schema a blocchi con l'architettura XV :stordita:



hai ragione il clock :doh: ovviamente il mio calcolo è riferito a parità di clock quindi anche un 73% si 1 TH Zen vs 2 TH XV possono bastare con SMT2 +30% se in MT avesse clock superiore a XV

Ma io parlavo solo dal punto di vista dei transistors, escluse le cache esterne... E' chiaro che c'è modo e modo di usare i transistors, vedi cache L0, checkpointing... :D

Per le pipeline, se parli di un modulo XV completo, sono 12: 2+2 +4 FPU +2+2... Il 7 è per l'issue, che è un'altra cosa... Anche il Power 8 ha 16 pipeline ma ha 10 issue... Un conto è le pipeline, un conto è l'issue... Per limitare la complessità della logica di issue, siccome non tutte le pipeline possono accettare una istruzione per clock, tanto vale fare l'issue più semplice... Perchè l'issue deve fare il register renaming e altre cose, quindi non è una cosa semplice...

[george_p]

Un mezzo core XV +40% da il 90%... fatto a spannissime, e senza SMT.

Dormivo... il modulo di amd ancora mi confonde le idee.
Ma l'SMT funziona su un solo thread?
Come si calcola il confronto col core XV?
Si prende un modulo e lo si divide in due o si prende un solo core? Ai quali si aggiunge il 40%?

[digieffe]

Quella penso sarà una miglioria (il fatto di essere molto più piccolo) che permetterà ad AMD di fare più soldi/die e un'altra sarà guadagnare molte posizioni sul desktop grazie alle performance ST molto più alte di prima.

Sappiamo benissimo che in ambito desktop il ST la fa ancora da padrone purtroppo..Nei giochi il vantaggio che ha Intel è ancora alto proprio per quel motivo.

Insomma, io non avrei aspettative troppo elevate....
Una situazione come quella descritta sopra, il 95%...(o nelle più rosee prospettive, il 100%) con frequenza, consumi e performance ST tra un Ivy e un Haswell...beh... lo considererei una grande vittoria. :)

:cincin:

[CPU.AL.100%.H24]

salve,per curiosità chiedo: quali sono stati i motivi di ritardo di AMD per introdurre ora nel 2016 il Simultaneous Multi-Threading.(Hyper-Threading).:confused:

[bjt2]

http://forums.anandtech.com/showpost.php?p=38162649&postcount=926

Da notare questo post... Ricordo che questo tizio dovrebbe avere o conoscere chi ha un ES di Zen. Fa l'esempio di un XV a 3.4GHz... Siccome non ha riportato la stima dell'SMT, suppongo che l'ES in suo possesso 1) l'abbia tirato a 3.4GHz, 2) Abbia l'SMT disabilitato. Poi suppone una efficienza pari a quella di Haswell per l'SMT compresa tra il 10 e il 25% e fa i conti...
Può darsi che sia come ho detto o che chi gli ha passato le informazioni non gli ha dato i dati con SMT oppure la MB su cui ha girato aveva un BIOS non definitivo e non ha attivato l'SMT (suppongo che sia per default disattivato per evitare problemi e sia il BIOS a doverlo attivare)...

[Radeon80]

In base alla ultime informazioni sulle stime delle prestazioni del singolo core Zen rispetto al modulo XV un 4 core Zen senza SMT quando potrà andare rispetto al mio Athlon 845?
Lo chiedo perchè con tale CPU i giochi che ho in full hd con dettagli alti sia che ho una HD 7870 che una R9 380x ho gli stessi identici fps.
Spero che con un 4 core Zen riesca finalmente a "stappare" la mia R9 380x.

[CPU.AL.100%.H24]

@ gridracedriver

non ho capito quelle sigle,ma un idea me la sono fatta.

quando lurkavo nel forum dal 2008 e noi utilizzatori di AMD prendevamo batoste e
sfottò da chi montava il 920 intel.,da quei giorni ,dal 2008 mi sono sempre immaginato che AMD si doveva concentrare nel Simultaneous Multi-Threading.

è successo nel 2016! sono contento lo stesso :)

anche un noob come me aveva capito che si doveva procedere prima,subito dal 2009.

poi,potrebbe essere,che non avevano realizzato la tecnologia per industrializzare.

non riesco a capire ancora,cosa di nascosto è successo per non produrre in Simultaneous Multi-Threading dal 2009 :confused: :confused: :confused:

ora c'è da soffrire per l'attesa dei bench:eek: :eek: :eek: :eek:

[el-mejo]

@ gridracedriver

non ho capito quelle sigle,ma un idea me la sono fatta.

quando lurkavo nel forum dal 2008 e noi utilizzatori di AMD prendevamo batoste e
sfottò da chi montava il 920 intel.,da quei giorni ,dal 2008 mi sono sempre immaginato che AMD si doveva concentrare nel Simultaneous Multi-Threading.

è successo nel 2016! sono contento lo stesso :)

anche un noob come me aveva capito che si doveva procedere prima,subito dal 2009.

poi,potrebbe essere,che non avevano realizzato la tecnologia per industrializzare.

non riesco a capire ancora,cosa di nascosto è successo per non produrre in Simultaneous Multi-Threading dal 2009 :confused: :confused: :confused:

ora c'è da soffrire per l'attesa dei bench:eek: :eek: :eek: :eek:

Intatti Amd aveva puntato al CMT con Bulldozer per aumentare la parallelizzazione, ma almeno nel mercato consumer non è stata una buona idea.
Poi il 32nm Soi e l'architettura acerba hanno fatto il resto...

[CPU.AL.100%.H24]

Intatti Amd aveva puntato al CMT con Bulldozer per aumentare la parallelizzazione, ma almeno nel mercato consumer non è stata una buona idea.
Poi il 32nm Soi e l'architettura acerba hanno fatto il resto...

mi ricordo tutto come se fosse ieri, sono stati tempi durissimi quando uscì il 920.

mazzate su mazzate............:D :D :D

io per protesta non ho upgradato con BULDOZER,sono rimasto su AM3,dal 2009 a oggi. (ho un sistema con il 965)

ho aspettato sino ad oggi perchè sapevo che prima o poi si arrivava al Simultaneous Multi-Threading.

per me quando uscirà ZEN sarà un giorno speciale :sperem: :sperem: :sperem:

speriamo di non prendere mazzate:D e di risalire sui bench:sperem:

non mi voglio nemmeno complicare la vita. comprerò in modalità clonazione la piattaforma hardware del Capitano o di Paolo :D :D :D

[capitan_crasy]

In base alla ultime informazioni sulle stime delle prestazioni del singolo core Zen rispetto al modulo XV un 4 core Zen senza SMT quando potrà andare rispetto al mio Athlon 845?
Lo chiedo perchè con tale CPU i giochi che ho in full hd con dettagli alti sia che ho una HD 7870 che una R9 380x ho gli stessi identici fps.
Spero che con un 4 core Zen riesca finalmente a "stappare" la mia R9 380x.


Io queste domande non le capisco...:boh:
Non puoi pretendere che qualsiasi risposta ti diano sia fedele al prodotto finale!!!
Anche perchè non esistono numeri ufficiali di tutto per fare questo tipo di domande/previsioni...

@ gridracedriver

non ho capito quelle sigle,ma un idea me la sono fatta.

quando lurkavo nel forum dal 2008 e noi utilizzatori di AMD prendevamo batoste e
sfottò da chi montava il 920 intel.,da quei giorni ,dal 2008 mi sono sempre immaginato che AMD si doveva concentrare nel Simultaneous Multi-Threading.

è successo nel 2016! sono contento lo stesso :)

anche un noob come me aveva capito che si doveva procedere prima,subito dal 2009.

poi,potrebbe essere,che non avevano realizzato la tecnologia per industrializzare.

non riesco a capire ancora,cosa di nascosto è successo per non produrre in Simultaneous Multi-Threading dal 2009 :confused: :confused: :confused:

ora c'è da soffrire per l'attesa dei bench:eek: :eek: :eek: :eek:

Senza entrare nei motivi legati al mondo server e di natura architetturale AMD non credeva che HTT fosse una soluzione percorribile all'ora e credeva nei thread fisici piuttosto che in quelli logici.
Bulldozer rappresenta l'apice di questa filosofia dove piuttosto si rende semplice il core e se ne mette tanti fisici piuttosto che prendere uno grosso fisico e farli fare un thread logico...

[CPU.AL.100%.H24]

Senza entrare nei motivi legati al mondo server e di natura architetturale AMD non credeva che HTT fosse una soluzione percorribile all'ora e credeva nei thread fisici piuttosto che in quelli logici.
Bulldozer rappresenta l'apice di questa filosofia dove piuttosto si rende semplice il core e se ne mette tanti fisici piuttosto che prendere uno grosso fisico e farli fare un thread logico...

ciao grande Capitano:cincin: :cincin:

ho sempre lurkato,ma dal lontano 2008 sei sempre stato una guida per me.
ho costruito il mio primo e unico sino ad ora pc (AMD) leggendo i tuoi interventi sul forum. ho overclockato leggendoti sul forum,andavo a vedere
i risultati rock-solid quando benchavi il 720 x3 :) :)

poi sono stato anni fermo fino ad ora su AM3 e non ho più lurkato.

ma con ZEN la scimmia è esplosa.:D :D

sono contento di vedere che ci sei sempre sul forum:cincin:

come sempre ci sarà da soffrire:D nell'attesa della presentazione e dei bench di ZEN:D

anche Paolo lo vedo in forma smagliante:) :)

[Free Gordon]

:cincin:

Ci metto la firma! :cincin: :D

[tuttodigitale]

domanda 1: è possibile fare le HDL+LVT? io non credo, ma chi sono io per dirlo :D

sembrerebbe di si, ma secondo i grafici che ho postato, vantaggi tangibili a livelli di consumi sono irrisori, per non dire nulli (limite della simulazione?) anche a 2,5GHz. Fermo restando i vantaggi a livello di integrazione, non certo insignificanti, considerando anche quanto costa oggi un wafer finfet.
Nel grafico non sono mostrate le prestazioni dei transistor sLVT, il pezzo forte dei 14nm LPP..
Si parla circa di un +20% delle frequenze di clock a parità di consumi....:eek:

Si badi bene le mie congetture al ribasso, sono dovute essenzialmente al fatto che si parli di soli 95W di TDP, che non sono spiegabili con clock di soli 3 GHz, visto che il FO4 si preannuncia basso, ma questo farebbe anche a cazzotti con un'architettura ad alta complessità...
se poi keller riesce ad unire un ipc alla IB, con 4GHz in 95W....:sofico:

imho, se il modello di punta si ferma a 95W, può solo derivare da frequenze alte in relazione al silicio usato...e silicio promette molto (speriamo che non siano solo promesse).


Eccovi la curva IDEALE del finfet 22nm :

https://www.semiwiki.com/forum/attachments/content/attachments/5113d1349742316-mark-bohr-intel-jpg

non per sminuire il ragionamento, ma il confronto è fatto con l'eccellente 32nm Bulk di Intel. :read:, che certo non aveva problemi di clock...

Gli stessi grafici pubblicati da GF/Samsung portano miglioramenti ASSAI più significativi....

[Radeon80]

Io queste domande non le capisco...:boh:
Non puoi pretendere che qualsiasi risposta ti diano sia fedele al prodotto finale!!!
Anche perchè non esistono numeri ufficiali di tutto per fare questo tipo di domande/previsioni...



La mia era solo curiosità visto che in base ai rumor che ci sono si stavano facendo ipotesi sulle prestazioni di un singolo core Zen.
:D

[tuttodigitale]

http://forums.anandtech.com/showpost.php?p=38162649&postcount=926

Modulo XV 144
scaling (purtroppo riferito a CB10) 90%+CMT 84%,
2 core XV = 144/0,875 = 164.8

1 core XV = 82,4 (da verificare)
ZEN = 105,2
ipc= +27,6%...

[digieffe]

il tizio mi dà ragione.
Modulo XV 144
2 core XV = 144/0,84 (84% scaling CMT) = 171,4
1 core XV = 85,74
ZEN = 105,2
ipc= +22,7%...

se l'ipc fosse solo+22.7% allora è possibile che il 95w sia a 3.6-3.7ghz freq base

[tuttodigitale]

se l'ipc fosse solo+22.7% allora è possibile che il 95w sia a 3.6-3.7ghz freq base
corretto, da verificare le prestazioni di carrizo..

[paolo.oliva2]

1) NO: Carrizo oltre i 3,0GHz ha un'impennata di TDP
2) gli ultimi ES hanno aumentato la frequenza di 0 - 100mhz, i 3 ghz potrebbero rimanere tali o secondo le ultime tendenze (basse) essere al max 3,2

rifai i conti a spannella in base alle correzioni :)

Se Carrizo ha una impennata a 3GHz con il suo silicio e vogliamo continuare a trattare le frequenze del 14nm Zen come se fosse il 28nm Bulk, allora l'ES Zen non doveva avere una frequenza superiore a 2,2/2,4GHz.

Siccome ha 3GHz e come tu riporti sarebbe la frequenza limite del 28nm Bulk prima dell'aumento TDP, allora ES Zen 3GHz dovrebbe essere lo stadio finale e praticamente un pre-produzione quindi da novembre 2015 Zen sarebbe stato sugli scaffali da dicembre 2015.

Voglio puntualizzare una cosa.
1 core Zen corrisponde tra il 70% ed il 90% di un modulo XV, quindi un X4 Carrizo, cioè 2 moduli, corrisponderebbero a 2 o 3 core Zen. Un Zen X8 quindi avrebbe un TDP da 3 a 4 volte superiore, e probabilmente, visto che la cache alla Intel fa consumare un totale (l'inclusione e basse latenze), questo equivarrebbe all'IGP che è nell'APU Carrizo.

Ora, se al TDP 3 o 4 volte superiore togliamo il 50% dovuto al passaggio 28nm-->14nm, comunque avremmo sempre 1,5/2 volte superiore il TDP di Carrizo a 3GHz.

Detto questo, è presumibile che la curva di efficienza del 14nm FinFet deve perforza avere una frequenza maggiore rispetto al 28nm Bulk.
Per farla breve... supponiamo nel caso più positivo che Zen ES abbia 95W, allora dovremmo prendere Carrizo nella fascia 45W/60W (cit. come sopra, 1,5/2 volte), e che frequenza ha Carrizo considerando che i 3GHz dell'ES Zen sono comunque migliorabili e non di poco? (BD da 2,8GHz è arrivato a 3,6GHz, Zen ES 3GHz potrebbe arrivare a 3,9GHz).

Non so se riesco a spiegarmi... sarebbe come prendere il Phenom I che al max aveva 2,6GHz e dire che il Phenom II avrà sempre 2,6GHz ma un TDP inferiore... mentre il 45nm ha portato dai 140W TDP del 65nm ai 125W e nel contempo ha aumentato IPC e frequenza da 2,6GHz a 3,7GHz.

[george_p]

Modulo XV 144
scaling (purtroppo riferito a CB10) 90%+CMT 84%,
2 core XV = 144/0,875 = 164.8

1 core XV = 82,4 (da verificare)
ZEN = 105,2
ipc= +27,6%...

+27,6 % al posto di?
+40%?

[capitan_crasy]

ciao grande Capitano:cincin: :cincin:

ho sempre lurkato,ma dal lontano 2008 sei sempre stato una guida per me.
ho costruito il mio primo e unico sino ad ora pc (AMD) leggendo i tuoi interventi sul forum. ho overclockato leggendoti sul forum,andavo a vedere
i risultati rock-solid quando benchavi il 720 x3 :) :)

poi sono stato anni fermo fino ad ora su AM3 e non ho più lurkato.

ma con ZEN la scimmia è esplosa.:D :D

sono contento di vedere che ci sei sempre sul forum:cincin:

come sempre ci sarà da soffrire:D nell'attesa della presentazione e dei bench di ZEN:D

anche Paolo lo vedo in forma smagliante:) :)

Ciao...
Forse ti conosco con un altro nick?

La mia era solo curiosità visto che in base ai rumor che ci sono si stavano facendo ipotesi sulle prestazioni di un singolo core Zen.
:D

Naturalmente, ma devi capire che i numeri che leggi sono calcolati dalle loro menti quantiche non percepibili da noi semplici esseri umani!:D
Scherzi a parte (ma anche no) sono ipotesi puramente accademiche, quindi prendiamole come tali...

[bjt2]

Se Carrizo ha una impennata a 3GHz con il suo silicio e vogliamo continuare a trattare le frequenze del 14nm Zen come se fosse il 28nm Bulk, allora l'ES Zen non doveva avere una frequenza superiore a 2,2/2,4GHz.

Siccome ha 3GHz e come tu riporti sarebbe la frequenza limite del 28nm Bulk prima dell'aumento TDP, allora ES Zen 3GHz dovrebbe essere lo stadio finale e praticamente un pre-produzione quindi da novembre 2015 Zen sarebbe stato sugli scaffali da dicembre 2015.

Voglio puntualizzare una cosa.
1 core Zen corrisponde tra il 70% ed il 90% di un modulo XV, quindi un X4 Carrizo, cioè 2 moduli, corrisponderebbero a 2 o 3 core Zen. Un Zen X8 quindi avrebbe un TDP da 3 a 4 volte superiore, e probabilmente, visto che la cache alla Intel fa consumare un totale (l'inclusione e basse latenze), questo equivarrebbe all'IGP che è nell'APU Carrizo.

Ora, se al TDP 3 o 4 volte superiore togliamo il 50% dovuto al passaggio 28nm-->14nm, comunque avremmo sempre 1,5/2 volte superiore il TDP di Carrizo a 3GHz.

Detto questo, è presumibile che la curva di efficienza del 14nm FinFet deve perforza avere una frequenza maggiore rispetto al 28nm Bulk.
Per farla breve... supponiamo nel caso più positivo che Zen ES abbia 95W, allora dovremmo prendere Carrizo nella fascia 45W/60W (cit. come sopra, 1,5/2 volte), e che frequenza ha Carrizo considerando che i 3GHz dell'ES Zen sono comunque migliorabili e non di poco? (BD da 2,8GHz è arrivato a 3,6GHz, Zen ES 3GHz potrebbe arrivare a 3,9GHz).

Non so se riesco a spiegarmi... sarebbe come prendere il Phenom I che al max aveva 2,6GHz e dire che il Phenom II avrà sempre 2,6GHz ma un TDP inferiore... mentre il 45nm ha portato dai 140W TDP del 65nm ai 125W e nel contempo ha aumentato IPC e frequenza da 2,6GHz a 3,7GHz.

Tu non pensi quadrimensionalmente... :D
Carrizo ha quel limite a 3 GHz perchè ha transistors RVT. Ma una CPU desktop dovrebbe usare transistors LVT o addirittura sLVT (non sapevo che il 14nm FF li supportasse :D)... Anche solo gli LVT spostano di 1GHz il limite critico... Poi il passaggio da 28nm BULK a 14nm FF... Questo per dire che se vogliono possono pure usare le HDL per Zen (per risparmiare ai bassi clock)...