[Thread Ufficiale] Aspettando ZEN [Archivio] - Pagina 2

epimerasi

07-01-2016, 02:04

Vorrei fare una premessa.
Non ripetiamo l'errore fatto per Buldozer.
Tuttodigitale e qualsivoglia, mette giù dei dati presi dalle POCHE info in circolazione. Queste per lo più si basano sul +40% di IPC dichiarato da AMD di Zen su XV, sull'aggiunta dell'SMT e su frequenze 3/4GHz dichiarate pure da GF.
La forbice è enorme, vuoi perchè il +40% di IPC non è precisato se medio o di picco, vuoi perchè da 3GHz a 4GHz di frequenza def c'è una differenza del 33%, vuoi perchè i 95W TDP dichiarati per un Zen X8+8 non riporta a quale frequenza.
Dal mio punto di vista Tuttodigitale, giustamente, si tiene pure prevenuto sulle prestazioni di Zen, perchè altrimenti il TH diventerebbe una diatriba AMD vs Intel.

A mio avviso tutto si incentrerà sulle prestazioni silicio e le varie implementazioni HDL e frequenze ottenute. Architettura e altro incideranno minimamente. Probabilemte Zen è la soluzione di ottenere la massima potenza possibile nel gioco HDL/Frequenza, cioè il massimo IPC per contenere frequenza e quindi prestazioni nella massima efficienza.

Se Piledriver fosse 100 e Zen 161 + SMT, nella carta splendida architettura, ma se poi il silicio concedesse 33% in meno di frequenza del 32nm SOI, TDP a parte (numero di core), ma come forza bruta non ci sarebbe un gran salto.
Ed è questo proprio il punto... perchè se già Carrizo pur essendo sul 28nm riesce a raggiungere frequenze importanti con TDP basso, Zen, rappresentando una evoluzione, non potrebbe andare certamente peggio. Se il 32nm SOI non ha fatto un gran salto rispetto al 45nm SOI, dal 28nm al 14 i salti sarebbero 2 e quindi sfiga per sfiga, mi sembra impossibile che non migliori. Di qui, la curva n° core/frequenza non può certamente essere inferiore al 28nm/32nm, quindi come procio server un enorme salto sul 32nm SOI... infatti si parla del doppio e non a caso si vocifera di X32 Zen vs una soluzione max di X16 sul 32nm.

Però non arriviamo alla lapidazione come nel precedente TH... rispettiamo gli sforzi e l'impegno di chi spende il suo tempo per tenerci al corrente.

Hai cmq un salto a 14nm e l'ST che consuma meno transistor del CMT, per quanto possa fare schifo questo silicio...

tuttodigitale

07-01-2016, 10:23

Continuate a considerare nell'SMT un +30%, ma quello accade solo con i core logici.
Un 4core/8thread, fino a 4 thread ha a disposizione 4 core interi al 100% (scaling 400% nel caso ideale).

I calcoli nel MT non sono così lineari.

nell'ultimo grafico (che al momento non c'è per errore nel grafico 3, che è stato corretto) c'era una penalità sulla frequenza di clock del 10%, per un ipotetico soluzione 8thread vs 4 thread, per tener conto di uno scaling non perfetto. Ne ho tenuto conto.

Comunque non me ne volere, ma un i7 è spannometricamente più veloce del 30% in carichi multithread con l'AUMENTO dei thread gestisti dalla cpu.
i5 2500k 3,3 GHz ST 1,47 MT 5,42
i7 2700k 3,4 GHz ST 1,56 MT 7,48
delta ST +6,1% MT +38% SMT +30%.

il tuo ragionamento non fa una piega, per ottenere quel +30% evidentemente un core + SMT, vale qualcosina in più di 1,3x.

maxsona

08-01-2016, 20:01

http://linustechtips.com/main/topic/523014-amd-am4-socket-is-confirmed-for-upcoming-zen-cpus-and-apus-ces-2016/

http://www.legitreviews.com/wp-content/uploads/2016/01/amd-am4-platform.jpg

el-mejo

08-01-2016, 20:59

Spero che con am4 Amd sia una spinta per avere profili ottimizzati per le proprie architetture, in stile XMP.

Aveva lanciato AMP ma era supportato solo da memorie marchiate da lei a con prezzi esosi, mentre la totalità dei produttori se ne è infisciata di aggiungere i profili ottimizzati per Amd.

La pecca maggiore del XMP su piattaforma Amd è il Command Rate a impostato a 2T, quando storicamente supporta il 1T con 1 modulo per canale, tra l'altro con una differenza piccola ma tangibile per un singolo parametro.

E che supporti almeno 125w di tdp, altimenti temo che all'uscita delle prime apu Zen pompate e di un eventuale Zen x12 ci ritroveremo con un am4+, alla faccia degli early adopter.:rolleyes:

capitan_crasy

09-01-2016, 00:57

http://linustechtips.com/main/topic/523014-amd-am4-socket-is-confirmed-for-upcoming-zen-cpus-and-apus-ces-2016/

[IMG]http://www.legitreviews.com/wp-content/uploads/2016/01/amd-am4-platform.jpg[/IMG

AMD’s new high-performance desktop processor is code-named “Summit Ridge” is a full SoC and will feature up to eight ‘Zen’ cores, 4MB L2 cache, 8MB of L3 cache, a dual-channel DDR4/DDR3 memory controller, a PCI Express 3.0 controller and more.

"Summer Ridge" avrà il doppio controller RAM DDR3/DDR4 ma non capisco cosa se ne fa con l'arrivo del nuovo socket; che sia retrocompatibile con il socket FM2+?

Grizlod®

09-01-2016, 01:07

"Summer Ridge" avrà il doppio controller RAM DDR3/DDR4 ma non capisco cosa se ne fa con l'arrivo del nuovo socket; che sia retrocompatibile con il socket FM2+?
Penso sia possibile vedere MB AM4 con slot RAM DDR3 (modelli più economici credo).

Catan

09-01-2016, 04:28

Penso sia possibile vedere MB AM4 con slot RAM DDR3 (modelli più economici credo).

possibile, magari per dare opportunità a chi ha ancora qualche am3+ con qualche buon kit ddr3 di passare ad am4/am4+ cambiano solo cpu e mobo.
E' anche vero che se la gente è "enthusiast" probabilmente andrà a prendersi un top gamma sia per cpu che mobo, quindi andrà anche a prendersi nuove ddr4.

el-mejo

09-01-2016, 10:57

possibile, magari per dare opportunità a chi ha ancora qualche am3+ con qualche buon kit ddr3 di passare ad am4/am4+ cambiano solo cpu e mobo.
E' anche vero che se la gente è "enthusiast" probabilmente andrà a prendersi un top gamma sia per cpu che mobo, quindi andrà anche a prendersi nuove ddr4.

Serve a dare la possibilità agli Oem di amazzare le prestazioni della nuova piattaforma usando le vecchie ddr3 1600 CL11 rimaste in magazzino :doh:

capitan_crasy

09-01-2016, 11:41

Penso sia possibile vedere MB AM4 con slot RAM DDR3 (modelli più economici credo).

AM4 dovrebbe essere un evoluzione del socket FM2+, visto la natura SoC e il completo abbandono del HT da parte di AMD, almeno sul campo desktop.
Bisogna capire anche come vengono alimentate le nuove CPU/APU, ma questa presunta compatibilità tra DDR3 e DDR4 rende il controller RAM di Carrizo come utilizzabile anche su ZEN, il che è un punto a favore sulla retro compatibilità del socket FM2+.
Poi magari si scopre che ZEN supporta solo le DDR4 e/o la piedinatura del socket non è neanche parente con FM2+...:asd:

sinceramente mi spiazza e non poco questa notizia, Zen anche su i vecchi socket non mi sembra una scelta molto sensata, ma AMD non smette mai di stupire

In questo caso stiamo ancora ragionando come se fosse un K10 deneb e derivati e non va bene.
Prima di tutto AMD ha bisogno un dannato taglio con il passato sull'infrastruttura AMx, il che un po c'è stato con l'infrastruttura FMx ma secondo me ancora non basta!:read:
Questa retro compatibilità a senso in campo mobile visto la natura del voltaggio molto basso delle RAM So-dimm.
Carrizo in questo ha centrato il bersaglio proponendo una compatibilità sulle infrastrutture di Kaveri mobile e guardando al futuro con le DDR4.
Ma per ZEN ha poco senso questa mossa a meno che AMD non abbia progettato FM2+ già in prospettiva di questa pericolosa retrocompatibilità, visto i precedenti storici con il socket AM3 e FM2...

Mister D

09-01-2016, 11:43

sinceramente mi spiazza e non poco questa notizia, Zen anche su i vecchi socket non mi sembra una scelta molto sensata, ma AMD non smette mai di stupire

Per me è più facile che lasci ai produttori lo spazio per fare schede madri con slot ddr3 + ddr4. Considerando che è Zen è una cpu pura ha anche senso, visto che le ddr4 non fanno altro che aumentare la banda ma a scapito di latenze incredibilmente alte. Solo i modelli 2800 cl14 o 3000 cl15 hanno latenze comparabili alle vecchi ddr3.
Es.
1000/800*8= 10 ns
1000/1400*14=10 ns
1000/1500*15= 10 ns
se prendi i kit 2133/2400 entry level cl14 o cl15 invece:
1000/1066.5*14= 13,13 ns.
Manco le ddr 400 cl2 che ho su ora hanno quella latenza.

Questo è l'unico senso che ci vedo.
Nelle apu invece ha senso non mettere il doppio controller e tenere solo ddr4 perché la banda passante è doppia rispetto alle ddr3 1600 prendendo kit 3200. Io sulle apu però avrei osato di più con quad channel visto che ormai è da più revisioni che amd si porta dietro doppio controller inutilizzato, però avrebbe voluto dire doppio socket.
Alla fine un'unico socket con diverse schede madri e slot ddr3/ddr4 non è male come idea.
La cosa che invece non mi spiego è perché non dare la possibilità con doppio controller ddr3/ddr4 anche per le apu di poter montare su fm2+ i nuovi bridge stone. Così avrebbe avuto un suo perché. Ripeto per me è spazio sprecato tenere un doppio controller che poi viene reso inutilizzabile;)

Mister D

09-01-2016, 11:50

AM4 dovrebbe essere un evoluzione del socket FM2+, visto la natura SoC e il completo abbandono del HT da parte di AMD, almeno sul campo desktop.
Bisogna capire anche come vengono alimentate le nuove CPU/APU, ma questa presunta compatibilità tra DDR3 e DDR4 rende il controller RAM di Carrizo come utilizzabile anche su ZEN, il che è un punto a favore sulla retro compatibilità del socket FM2+.
Poi magari si scopre che ZEN supporta solo le DDR4 e/o la piedinatura del socket non è neanche parente con FM2+...:asd:

In questo caso stiamo ancora ragionando come se fosse un K10 deneb e derivati e non va bene.
Prima di tutto AMD ha bisogno un dannato taglio con il passato sull'infrastruttura AMx, il che un po c'è stato con l'infrastruttura FMx ma secondo me ancora non basta!:read:
Questa retro compatibilità a senso in campo mobile visto la natura del voltaggio molto basso delle RAM So-dimm.
Carrizo in questo ha centrato il bersaglio proponendo una compatibilità sulle infrastrutture di Kaveri mobile e guardando al futuro con le DDR4.
Ma per ZEN ha poco senso questa mossa a meno che AMD non abbia progettato FM2+ già in prospettiva di questa pericolosa retrocompatibilità, visto i precedenti storici con il socket AM3 e FM2...

Sono d'accordo però trovo più facile abilitare anche per le apu ddr3/ddr4 per mantenere la retrocompatibilità con il fm2+ che per zen cpu. Zen su fm2+ non mi pare sta gran furbata.
Se lo hanno fatto solo su zen per me è per permettere di costruire schede madri am4 con slot ddr3 e ddr4 per permettere agli utenti di risparmiare sulla ram con le ddr3, intanto, ripeto, in campo cpu ha più senso bassa latenza che alta banda passante. Sono pochi i campi dove la cpu ha bisogno di alta banda passante vero le ram (fotomontaggio con file raw, videomontaggio alta risoluzione o campo scientifico). Anche perché sempre di più i software si appoggeranno alla gpu per il gpgpu e in tal caso è la ram video ad aver bisogno di banda passante. Ma è da anni che le gpu hanno banda a iosa. Almeno io la penso così.;)

Catan

09-01-2016, 14:00

è possibile forse che vogliano tirare a cambare il mercato fm2+ low budget, dismettendo completamente di fare cpu basate su archidettura attuale, ma facendo qualche apu con cpu zen derivata dual quad per mantenere una certa compatibilità con la vecchia mobo...o meglio am4 per tutti dalle mobo da 30€ ai 300€ e cpu su am4...poi per il primo anno qualche apu zen con formfactor fm2+ per tirare avati al piattaforma e togliersi i magazzini.

davo30

09-01-2016, 14:14

PRemetto che non ho letto del tutto l'articolo che parla del socket, pero la mia idea è che AM4 sarà simile a 1151, che permette di montare sia DDR3 che DDR4 (a seconda della mobo che prendi, per esempio il mio 6500 è montato su una Z170 con le DDR3 che avevo prima sull'FX). Non penso ci sarà compatibilità con FM2+/AM3+ (basta con sto AM3+, è vecchio morto e sepolto, anche se qualcuno ha ancora il coraggio di presentarne http://rog.asus.com/461752016/labels/event/ces-2016-latest-rog-maximus-asus-pro-gaming-motherboards-with-aura-lighting/).
Quello che mi incuriosisce di piu è questa frase:
" Bristol Ridge will be the company’s new high-end APU SoCs for 2016 that will feature up to four ‘Zen’ cores, DDR4 memory support and more."

Nel 2016 (si ventilava a marzo) non dovevano uscire le APU base Carrizo e non Zen?

Comunque ci viene confermato che al massimo Summit sara a 8 core (da vedere poi se 8/8 o 8/16).

sgrinfia

09-01-2016, 14:50

Serve a dare la possibilità agli Oem di amazzare le prestazioni della nuova piattaforma usando le vecchie ddr3 1600 CL11 rimaste in magazzino :doh:

Ma anche no . c'ì sono in commercio anche ddr3 da 1866 cl9-11 , che per via della latenza più bassa vanno molto meglio di molte ddr4 attuali.

maxsona

09-01-2016, 16:35

Dopo anni di AMD volevo prendere un I5 Skylake, ma quando ho sentito che il socket AM4 sarà compatibile sia con ZEN che con Bristol Ridge ho deciso di aspettare. Mi prenderò una MoBo con Bristol Ridge e se poi ne vale la pena lo vendo per passare a ZEN ...

el-mejo

09-01-2016, 16:42

Ma anche no . c'ì sono in commercio anche ddr3 da 1866 cl9-11 , che per via della latenza più bassa vanno molto meglio di molte ddr4 attuali.

Parlo degli Oem che speculano sui centesimi per macchina venduta, non dell'appassionato che si monta il pc da sé.

Inoltre similmente a skylake, per via dei voltaggi bassi delle ddr4, la compatibilità sarà probabilmente limitata alle ddr3l @ 1,35v: ci piazzeranno le mitiche e prestanti ddr3L 1333 cl9! :muro:

davo30

09-01-2016, 17:02

Parlo degli Oem che speculano sui centesimi per macchina venduta, non dell'appassionato che si monta il pc da sé.

Inoltre similmente a skylake, per via dei voltaggi bassi delle ddr4, la compatibilità sarà probabilmente limitata alle ddr3l @ 1,35v: ci piazzeranno le mitiche e prestanti ddr3L 1333 cl9! :muro:
Ovviamente.

Inviato dal mio XT1092 utilizzando Tapatalk

sgrinfia

09-01-2016, 17:25

sgrinfia

09-01-2016, 17:26

Parlo degli Oem che speculano sui centesimi per macchina venduta, non dell'appassionato che si monta il pc da sé.

Inoltre similmente a skylake, per via dei voltaggi bassi delle ddr4, la compatibilità sarà probabilmente limitata alle ddr3l @ 1,35v: ci piazzeranno le mitiche e prestanti ddr3L 1333 cl9! :muro:

Ma..........non e mica detto.;) con i voltaggi delle ram si può lavorare molto.

capitan_crasy

09-01-2016, 19:23

Parlo degli Oem che speculano sui centesimi per macchina venduta, non dell'appassionato che si monta il pc da sé.

Inoltre similmente a skylake, per via dei voltaggi bassi delle ddr4, la compatibilità sarà probabilmente limitata alle ddr3l @ 1,35v: ci piazzeranno le mitiche e prestanti ddr3L 1333 cl9! :muro:

Direi proprio di no; le prime soluzioni Athlon/Carrizo non sembrano avere questa limitazione...

sgrinfia

09-01-2016, 19:32

Direi proprio di no; le prime soluzioni Athlon/Carrizo non sembrano avere questa limitazione...

:ave:

epimerasi

11-01-2016, 00:42

"Summer Ridge" avrà il doppio controller RAM DDR3/DDR4 ma non capisco cosa se ne fa con l'arrivo del nuovo socket; che sia retrocompatibile con il socket FM2+?

Secondo me si sono confusi con Bristol Ridge (che è carrizo, che ha già il doppio controller, ma quello ddr4 disabilitato)

sgrinfia

11-01-2016, 14:42

davo30

11-01-2016, 15:02

capitan_crasy

11-01-2016, 17:36

Ragazzi teniamoci stretti i nostri fx,.

Un bug nelle CPU Skylake porta al blocco dei PC

di Manolo De Agostini - @mdeagostini 11 Gennaio 2016, 14:03 10 commenti

Calcolando uno specifico numero primo i processori Skylake vanno in panne. Intel è a conoscenza del problema e lo sistemerà.
Il software non è esente da bug, ma anche l'hardware non è sempre perfetto. I processori hanno bug di varia entità risolvibili tramite aggiornamenti. Se non sono gravi, possono accompagnare la CPU lungo tutta la sua vita, senza essere sistemati. A volte sono necessarie vere e proprie revisioni hardware.

Non è il caso (fortunatamente) di un problema emerso nelle scorse ore con le CPU Skylake. Durante l'uso dei più recenti processori Intel un gruppo di matematici del Great Internet Mersenne Prime Search (GIMPS), dediti alla ricerca di numeri primi più grandi, ha ravvisato un errore che porta al crash del processore e del sistema quando i calcoli raggiungono uno specifico numero primo.

skylake cpu bug

Usando Prime95 per testare il numero 14942209 i matematici sono incappati in un crash di sistema, poi ricondotto alla CPU. Il problema si può replicare facilmente: scaricate e installate Prime95 per Windows su un sistema Skylake; entrate nel menu 'Advanced | Test' e inserite il numero 14942209 nel box 'Exponent to test'; fate lavorare il programma per un po' di tempo e a un certo punto il sistema si bloccherà.

Intel ha affermato di aver identificato il problema e ha specificato di essere al lavoro con i partner per implementare un fix che sarà distribuito tramite aggiornamento del BIOS. "Questo problema si verifica sotto determinate condizioni complesse di carico", specifica Intel confermando che l'utenza comune non deve temere nulla.:doh:
.

Link notizia
Clicca qui... (http://www.tomshw.it/news/un-bug-nelle-cpu-skylake-porta-al-blocco-dei-pc-73291)
Pazienza, tutti i processori hanno bug più o meno gravi...
Dopo il BUG 298 TLB del K10 step B2 non mi stupisco più su questo argomento; anche se almeno quello di AMD non crashava il sistema...:asd:

http://www.hwupgrade.it/news/cpu/nuovi-apu-e-dissipatore-in-bundle-per-amd-in-attesa-delle-soluzioni-zen_60195.html

Che ne pensate? Non la trovo una buona notizia continuare il supporto alle AM3+ e alle FM2+, significa che BR e le AM4 sono tutt'altro che dietro l'angolo.

Beh ha senso sul socket FM2+ che avrà ancora tutto il 2016 e parte del 2017 sul mercato; ma per AM3+ ormai mi sembra un po tardino...
Comunque alla fine meglio così permette anche di collaudare i chip in collaborazione con ASMedia...

fraussantin

11-01-2016, 17:52

Ragazzi teniamoci stretti i nostri fx,.

Un bug nelle CPU Skylake porta al blocco dei PC

di Manolo De Agostini - @mdeagostini 11 Gennaio 2016, 14:03 10 commenti

Calcolando uno specifico numero primo i processori Skylake vanno in panne. Intel è a conoscenza del problema e lo sistemerà.
Il software non è esente da bug, ma anche l'hardware non è sempre perfetto. I processori hanno bug di varia entità risolvibili tramite aggiornamenti. Se non sono gravi, possono accompagnare la CPU lungo tutta la sua vita, senza essere sistemati. A volte sono necessarie vere e proprie revisioni hardware.

Non è il caso (fortunatamente) di un problema emerso nelle scorse ore con le CPU Skylake. Durante l'uso dei più recenti processori Intel un gruppo di matematici del Great Internet Mersenne Prime Search (GIMPS), dediti alla ricerca di numeri primi più grandi, ha ravvisato un errore che porta al crash del processore e del sistema quando i calcoli raggiungono uno specifico numero primo.

skylake cpu bug

Usando Prime95 per testare il numero 14942209 i matematici sono incappati in un crash di sistema, poi ricondotto alla CPU. Il problema si può replicare facilmente: scaricate e installate Prime95 per Windows su un sistema Skylake; entrate nel menu 'Advanced | Test' e inserite il numero 14942209 nel box 'Exponent to test'; fate lavorare il programma per un po' di tempo e a un certo punto il sistema si bloccherà.

Intel ha affermato di aver identificato il problema e ha specificato di essere al lavoro con i partner per implementare un fix che sarà distribuito tramite aggiornamento del BIOS. "Questo problema si verifica sotto determinate condizioni complesse di carico", specifica Intel confermando che l'utenza comune non deve temere nulla.:doh:

.

Soprattutto mai buttarsi su roba al d1.

Cmq coinvolge tutti i produttori di mobo a questo punto . E considerato la "complessità " di aggiornare il bios spero vivamente che sia un problema raro altrimenti ci sarà un ingorgo nei centri assistenza.

davo30

11-01-2016, 18:00

Link notizia
Beh ha senso sul socket FM2+ che avrà ancora tutto il 2016 e parte del 2017 sul mercato; ma per AM3+ ormai mi sembra un po tardino...
Comunque alla fine meglio così permette anche di collaudare i chip in collaborazione con ASMedia...

Beh, sull'FM2+ non mi pare una brutta notizia, infondo è un'ottimo socket che non ha nulla da invidiare con i piu recenti Intel. La scelta di rendere Bristol Ridge compatibile con Fm2+ per le DDR3 e Am4 per le DDR4 non è malvagia, in attesa di passare con le APU Zen direttamente ad AM4.

L'AM3+ mi lascia abbastanza di stucco :muro:

Catan

11-01-2016, 18:26

http://www.hwupgrade.it/news/cpu/nuovi-apu-e-dissipatore-in-bundle-per-amd-in-attesa-delle-soluzioni-zen_60195.html

Che ne pensate? Non la trovo una buona notizia continuare il supporto alle AM3+ e alle FM2+, significa che BR e le AM4 sono tutt'altro che dietro l'angolo.

Per Zen si parla fine 2016...non mi stupisce che continuino a pompare fm2+ per coprire la fascia bassa e media del mercato (apu oriented).
Am3+ è una fregola di gigabite (o almeno lei ha aperto le danze) per fornire nuove am3+ con usb3.1 e tutte le ultime ritrovati da mettere sulle mobo high-end. La domanda che potremmo porci è...per chi sono? Per chi si è preso un 8320--50-70 e un 9370 o 9590 1 o 2 anni fa e necessità cosi tanto di cambiare mobo per avere qualche usb3.1 in più o qualche slot m.2?

Oppure si scopre che il mercato am3+, per quanto a noi sembri morto per carenza di novità, invece richiede ancora queste cpu, richiesta tale da produrre nuove mobo aggiornate.

fraussantin

11-01-2016, 19:15

già, concordo

tra l'altro ogni architettura (tock) da sandy bridge ha avuto 1 bug:

-sandy non era nella cpu in sè ma nel chip delle mobo mi pare ed era piuttosto serio
-haswell nella cpu, l'istruzione TSX, disabilitata in haswell fixata in broadwell ma è secondario e utilizzato soprattutto in ambito enterprise, non quello consumer
-skylake nella cpu, che probabilmente verrà fixato con cannonlake

in genere sarebbe meglio saltare la prima versione di qualsiasi architettura Intel a quanto pare, anche se sono bug "secondari" gli ultimi due, certo ci sono e vorremmo tutti che non ci fossero...

c'è da dire che BD e derivati sono esenti da bug, speriamo anche per Zen!
Si , va detto che se un bug c'è ci rimane per tutta l'architettura . Non lo cambiano il processore , ma almeno uno a cosa va in contro.

Metti che per caso esca fuori un problema serio ....a quel punto uno si direziona su un altro prodotto.

davo30

11-01-2016, 19:48

Per Zen si parla fine 2016...non mi stupisce che continuino a pompare fm2+ per coprire la fascia bassa e media del mercato (apu oriented).
Am3+ è una fregola di gigabite (o almeno lei ha aperto le danze) per fornire nuove am3+ con usb3.1 e tutte le ultime ritrovati da mettere sulle mobo high-end. La domanda che potremmo porci è...per chi sono? Per chi si è preso un 8320--50-70 e un 9370 o 9590 1 o 2 anni fa e necessità cosi tanto di cambiare mobo per avere qualche usb3.1 in più o qualche slot m.2?

Oppure si scopre che il mercato am3+, per quanto a noi sembri morto per carenza di novità, invece richiede ancora queste cpu, richiesta tale da produrre nuove mobo aggiornate.
A meno che mantengano la retrocompatibilità con le CPU Zen....

Inviato dal mio XT1092 utilizzando Tapatalk

sgrinfia

11-01-2016, 21:03

A meno che mantengano la retrocompatibilità con le CPU Zen....

Inviato dal mio XT1092 utilizzando Tapatalk

Tanto con i pin e doppio controller si può fare di tutto.

el-mejo

11-01-2016, 21:32

A meno che mantengano la retrocompatibilità con le CPU Zen....

Inviato dal mio XT1092 utilizzando Tapatalk

Non credo, vorrebbe dire legare l' am4 alla vecchia architettura fm2+, con linee pcie limitate (spero che zen supporti più di sole 16 linee).

Al massimo possono proporre alcune cpu Zen dedicate per socket fm2+, per incentivare all'upgrade chi già possiede una mobo.

Piccolo ot: si parla in questi giorni della possibilità di oc di cpu Intel non k con mobo di sere non Z170, tramite aumento di fsb: come fiamo messi su fm2+ a tal proposito? è possibile occare per esempio un a10-7800 su di una mobo con FCH a88x o a78 ??

isomen

11-01-2016, 22:25

davo30

12-01-2016, 00:09

el-mejo

12-01-2016, 01:04

No, io intendevo la retrocompatibilità delle Cpu Zen con Am3+, quindi con doppio controller anche loro.

Inviato dal mio XT1092 utilizzando Tapatalk

La vedo molto dura, dovrebbero implementare il bus Hypertransfert sul die per renderli compatibili.

Grizlod®

12-01-2016, 01:18

La vedo molto dura, dovrebbero implementare il bus Hypertransfert sul die per renderli compatibili.

Già...infatti sembrano spariti dal consorzio...

http://www.hypertransport.org/default.cfm?page=ConsortiumCurrentMembers

vincenzo2008

12-01-2016, 01:23

edit

capitan_crasy

12-01-2016, 01:25

Non credo, vorrebbe dire legare l' am4 alla vecchia architettura fm2+, con linee pcie limitate (spero che zen supporti più di sole 16 linee).

Al massimo possono proporre alcune cpu Zen dedicate per socket fm2+, per incentivare all'upgrade chi già possiede una mobo.

Le linee PCI-Express sono date dalla APU e non dalla piattaforma; per il socket AM3+ invece dipende dal modello northbridge montato...

Piccolo ot: si parla in questi giorni della possibilità di oc di cpu Intel non k con mobo di sere non Z170, tramite aumento di fsb: come fiamo messi su fm2+ a tal proposito? è possibile occare per esempio un a10-7800 su di una mobo con FCH a88x o a78 ??

Ci sono, secondo me, pesanti limitazioni sull'overclock per le mamme non Z170.
Comunque per AMD conta poco il discorso chipset per l'overclock, meglio una scheda con un buon reparto d'alimentazione.
Inoltre credo che si possa overclockkare una APU non K, il limite rimane la GPU che condivide il valore del BUS (FSB non è più presente dai tempi del K8) ed avendo anche il controller condiviso il tutto si complica.

La vedo molto dura, dovrebbero implementare il bus Hypertransfert sul die per renderli compatibili.

Hypertransport...:read:

Già...infatti sembrano spariti dal consorzio...

http://www.hypertransport.org/default.cfm?page=ConsortiumCurrentMembers

La natura SoC di Zen e delle APU ha reso superfluo l'utilizzo dell'hypertransport, resta da vedere se e come AMD lo utilizzerà ancora per il mercato server oppure studierà un sistema diverso per collegare assieme i sistemi multi socket...

capitan_crasy

12-01-2016, 01:32

[IMGhttp://gamegpu.ru/images/remote/http--www.gamegpu.ru-images-stories-Test_GPU-Action-Assassins_Creed_Syndicate-test-new-as_proz.jpg

:eek:

Mi sa che hai sbagliato thread...:asd:

vincenzo2008

12-01-2016, 01:38

Mi sa che hai sbagliato thread...:asd:

hai ragione :D :mc:

BodyKnight

12-01-2016, 10:07

Sí, ma qualcuno pensa che ancora si facciano cpu senza che il microcode sia interamente patchabile? Su linux lo fai pure in live, la intel risolve il suo problema con aggiornamenti da Bios.

Sent from my ASUS_Z00AD using Tapatalk

Free Gordon

12-01-2016, 11:23

La morale è: "non comprate CPU Intel!" :sofico: :angel:

tuttodigitale

13-01-2016, 03:18

La natura SoC di Zen e delle APU ha reso superfluo l'utilizzo dell'hypertransport, resta da vedere se e come AMD lo utilizzerà ancora per il mercato server oppure studierà un sistema diverso per collegare assieme i sistemi multi socket...

Secondo me, useranno connessioni ottiche. :eek: Addio HyperTransport:read:

capitan_crasy

13-01-2016, 10:34

Secondo me, useranno connessioni ottiche. :eek: Addio HyperTransport:read:

Non sarà facile sostituire HT almeno nel campo del multi socket ma credo che la via più semplice sia l'utilizzo di un BUS derivante dallo standard PCI-Express (vedi A-Link Express)...

sgrinfia

13-01-2016, 10:56

HyperTransport a una velocità adeguata , io fossi in Amd punterei a chip delle schede madri più parsimonioso nei consumi e veloce.

Catan

13-01-2016, 14:32

A meno che mantengano la retrocompatibilità con le CPU Zen....

Inviato dal mio XT1092 utilizzando Tapatalk

Non credo, vuol dire che am4 sarà un sk pin to pin compatibile con am3+.
Visto che la piattaforma evolutiva è fm2+...al massimo mi aspetto retrocompatibilità con fm2+, però tutto più essere...

mi chiedo però come fa una cpu che non supporta l'HT a funzionare su mobo con HT

Mister D

13-01-2016, 14:48

Non credo, vuol dire che am4 sarà un sk pin to pin compatibile con am3+.
Visto che la piattaforma evolutiva è fm2+...al massimo mi aspetto retrocompatibilità con fm2+, però tutto più essere...

mi chiedo però come fa una cpu che non supporta l'HT a funzionare su mobo con HT

Bravissimo! Ottima deduzione, ergo direi che è quasi sicuro che abbiano frainteso e se la retrocompatibilità verrà assicurata, sarà verso il socket fm2+ ergo le apu con carizzo si potranno installare nelle vecchie fm2+ solo con ddr3. Ha anche più senso visto che da diverse evoluzioni le apu hanno il doppio controller integrato mai utilizzato (nell'ultima versione era ddr3+gddr5), ergo mi aspetto che lo abbiano creato ddr3+ddr4 con carizzo.;)

capitan_crasy

13-01-2016, 15:59

sgrinfia

13-01-2016, 16:22

el-mejo

13-01-2016, 17:26

Breve promemoria:
AMD ha scelto un approccio completamente SoC per le CPU ZEN e le APU a partire da Carrizo.
Questo significa che il nothbridge classico della piattaforma AMx, collegato appunto alla CPU via HT, verrà completamente abbandonato almeno per il mercato desktop.
Lo stesso FCH sulla piattaforma FMx sarà opzionale finchè non aumenteranno le porte SATA, USB ect gestite dalla CPU/APU stessa.
In poche parole piattaforma AMx morta (ovviamente AM4 esclusa) , piattaforma FMx possibile retro compatibilità con le APU Carrizo...

Quindi utilizzeranno un approccio simile alla piattaforma am1? Ma tutto questo è confermato? Pensavo un approccio simile a fm2+, quindi IMC e pcie on die e periferiche su chip esterno, con eventuale segmentazione stile chipset a88x e a78.

Inoltre ci sono notifie per il tipo di socket utilizzato? Verrà utilizzato il vecchio µPGA-ZIF oppure il più moderno LGA, come tutte le piattaforme Intel e quelle del settore server della stessa Amd?

capitan_crasy

13-01-2016, 19:57

Quindi utilizzeranno un approccio simile alla piattaforma am1? Ma tutto questo è confermato? Pensavo un approccio simile a fm2+, quindi IMC e pcie on die e periferiche su chip esterno, con eventuale segmentazione stile chipset a88x e a78.

Inoltre ci sono notifie per il tipo di socket utilizzato? Verrà utilizzato il vecchio µPGA-ZIF oppure il più moderno LGA, come tutte le piattaforme Intel e quelle del settore server della stessa Amd?

FCH è opzionale ma rimane comunque quasi obbligatorio visto che Carrizo dovrebbe gestire solo due porte SATA (o anche meno).
Carrizo è un SoC completo ma andrà comunque sul socket FM2+ (vedi Athlon 845/835)...
Inoltre AM4 (ex FM3) dovrebbe essere un socket FM2+ adattato per le memorie DDR4...

tuttodigitale

13-01-2016, 21:12

puoi spiegarti meglio? :stordita:
Non è un segreto, che le connessioni ottiche abbiano fatto dei passi da gigante, in termini di miniaturizzazione. Se queste ad oggi sono inadeguate a livello di core, potrebbero già essere buone/ottime a livello di die (secondo i rumors ci sarebbe addirittura la possibilità che gli opteron abbiano 4die separati su package).

Non sarà facile sostituire HT almeno nel campo del multi socket ma credo che la via più semplice sia l'utilizzo di un BUS derivante dallo standard PCI-Express (vedi A-Link Express)...
Ma derivante, significa che prende anche i difetti del PCI-Express o sbaglio?. E ad oggi con Intel che sta iniziando ad abbandonare il PCI-express a favore del QPI, non mi sembra logico.

http://article.fd.zol-img.com.cn/t_s500x2000/g5/M00/0D/09/ChMkJlaH5GOIEo5NAANGdaxZU9gAAG1cAAQHW0AA0aN918.jpg

qui leggo:
Network interfaces, optics and routers for efficient data movement.
Tutto sembra essere integrato sul die. La cosa logica, imo, è usare quelle risorse per connettere i socket.

el-mejo

13-01-2016, 23:58

FCH è opzionale ma rimane comunque quasi obbligatorio visto che Carrizo dovrebbe gestire solo due porte SATA (o anche meno).
Carrizo è un SoC completo ma andrà comunque sul socket FM2+ (vedi Athlon 845/835)...
Inoltre AM4 (ex FM3) dovrebbe essere un socket FM2+ adattato per le memorie DDR4...

Quindi rimarrà tutto come ora, chipset esterno. In effetti è la scelta più sensata, altrimenti ogni porta Sata e Usb necessiterebbe pei propri pin sul socket per funzionare con la sezione soc del die: questo può andare bene su BGA saldato che può cambiare anche di anno in anno, meno su di una piattaforma che si spera duri qualcosa di più.

Strano però, si vociferava di una parte Soc anche sul Zen o sbaglio?

Comunque Am4 deve fornire più di 16linee pcie, altrimenti la vedo dura per un supporto decente ai dischi M.2: se anche l' UMI fosse upgradato a 4 linee pcie3.0 verrebbe saturato subito, e non è bello con il livello di potenza in gioco (per ora supposta, sia chiaro) con Zen: chi piglierebbe un i7 5820k con sole 16 linee in totale e M.2 chiaramente castrato come su z170 a fine 2016?

Sono anche curioso di sapere da una parte quante linee gestirà Carrizo, visto che la versione mobile ne supporta solo 8 di gen 3.0 e 4 servono per il UMI mentre dall'altra se è un die progettato da zero (quindi si suppone con 16+4 linee pcie interne), alla luce del fatto che am4 non dovrebbe supportare il soc interno, che senso ha inserirlo???

capitan_crasy

14-01-2016, 01:44

Strano però, si vociferava di una parte Soc anche sul Zen o sbaglio?

Se Carrizo e le nuove CPU andranno sul socket AM4 significa che ZEN ha per forza una base SoC...

Comunque Am4 deve fornire più di 16linee pcie, altrimenti la vedo dura per un supporto decente ai dischi M.2: se anche l' UMI fosse upgradato a 4 linee pcie3.0 verrebbe saturato subito, e non è bello con il livello di potenza in gioco (per ora supposta, sia chiaro) con Zen: chi piglierebbe un i7 5820k con sole 16 linee in totale e M.2 chiaramente castrato come su z170 a fine 2016?

Te lo ripeto, le linee PCI-Express sul AM4 (ma anche sulla piattaforma FMx) non sono date dall' infrastruttura ma dalla APU/CPU SoC stessa...

Sono anche curioso di sapere da una parte quante linee gestirà Carrizo, visto che la versione mobile ne supporta solo 8 di gen 3.0 e 4 servono per il UMI mentre dall'altra se è un die progettato da zero (quindi si suppone con 16+4 linee pcie interne), alla luce del fatto che am4 non dovrebbe supportare il soc interno, che senso ha inserirlo???

In futuro le soluzioni saranno sempre più SoC e meno dipendenti da FCH esterni soprattutto per il mercato mobile.
Inoltre le future APU saranno basate anch'esse su ZEN/ZEN+ quindi meglio portarsi avanti, un po come è successo con il controller di Kaveri che tecnicamente è già in grado di gestire le DDR4).

epimerasi

14-01-2016, 10:20

Quindi rimarrà tutto come ora, chipset esterno. In effetti è la scelta più sensata, altrimenti ogni porta Sata e Usb necessiterebbe pei propri pin sul socket per funzionare con la sezione soc del die: questo può andare bene su BGA saldato che può cambiare anche di anno in anno, meno su di una piattaforma che si spera duri qualcosa di più.

Strano però, si vociferava di una parte Soc anche sul Zen o sbaglio?

Comunque Am4 deve fornire più di 16linee pcie, altrimenti la vedo dura per un supporto decente ai dischi M.2: se anche l' UMI fosse upgradato a 4 linee pcie3.0 verrebbe saturato subito, e non è bello con il livello di potenza in gioco (per ora supposta, sia chiaro) con Zen: chi piglierebbe un i7 5820k con sole 16 linee in totale e M.2 chiaramente castrato come su z170 a fine 2016?

Sono anche curioso di sapere da una parte quante linee gestirà Carrizo, visto che la versione mobile ne supporta solo 8 di gen 3.0 e 4 servono per il UMI mentre dall'altra se è un die progettato da zero (quindi si suppone con 16+4 linee pcie interne), alla luce del fatto che am4 non dovrebbe supportare il soc interno, che senso ha inserirlo???

Guarda questa immagine:
http://cdn.wccftech.com/wp-content/uploads/2015/06/AMD-FM3-Bristol-Ridge-Architecture-Diagram.jpg

EDIT: Scusate, come si fare il resize di una immagine?

el-mejo

14-01-2016, 10:28

Se Carrizo e le nuove CPU andranno sul socket AM4 significa che ZEN ha per forza una base SoC...
Non necessariamente, vedi Carrizo su fm2+, piattaforma in cui ora è presente Kavery, di certo non un SoC.

Te lo ripeto, le linee PCI-Express sul AM4 (ma anche sulla piattaforma FMx) non sono date dall' infrastruttura ma dalla APU/CPU SoC stessa...
Infatti, come su entrambe la piattaforme Intel attuali, ma c'è una bella differenza tra 1151 e 2011-3. Le 24 linee pcie (+4 per il chipset) del 5820k sarebbero il giusto equilibrio per una cpu del calibro di Zen, l'attuale piattaforma fm2+, così come la 1151 che è più o meno equivalente, sarebbe troppo limitante come banda utile per le periferiche.

In futuro le soluzioni saranno sempre più SoC e meno dipendenti da FCH esterni soprattutto per il mercato mobile.
Inoltre le future APU saranno basate anch'esse su ZEN/ZEN+ quindi meglio portarsi avanti, un po come è successo con il controller di Kaveri che tecnicamente è già in grado di gestire le DDR4).
Tecnicamente giusto, ma quello che mi chiedo è perche Zen desktop, ciaramente una cpu di derivazione server, necessiti di una parte soc che non verrà mai utilizzata, a meno che:

a) AM4 supporti almeno una minima parte di soc presente di default in tutte le cpu/apu, ad esempio 2 sata3 e 4 usb 3.0 gestite direttamente dal soc, il resto demandato all'eventuale FCH presente sulla mobo.

b)Zen sarà presente anche su notebook/workstation mobile con grafica dedicata, ma in quel caso la vedo dura possa essere un 8+8, a meno che la versione 8+8 sia deivata da 2 die 4+4, ma si andrebbero a perdere i vantaggi di una cpu monolitica e lo reputo improbabile.

el-mejo

14-01-2016, 10:44

Guarda questa immagine:
http://cdn.wccftech.com/wp-content/uploads/2015/06/AMD-FM3-Bristol-Ridge-Architecture-Diagram.jpg

EDIT: Scusate, come si fare il resize di una immagine?

Ottima, grazie epimerasi! Propongo a Tuttodigitale di postarla in prima pagina!

Come avevo previsto BR ha 4 porte usb 3.0 e 2 Sata3 sono integrate nel Soc, insieme pure a 2 linee pcie 3.0 dedicate ad un ssd NVme, separate dalle 8 linee gen.3 per la grafica dedicata. Interessante il fatto che on die sia presente anche in chip audio, che possa essere utilizzato anche su Am4 o solo in ambito mobile?

Se su Zen implementassero 4 linee pcie 3.0 dedicate per 1 ssd NVMe e altre 16 per la grafica dedicata (+ le quattro 4 per il FCH) non sarebbe male, e 2 porte Sata e 4 usb3 sarebbero aggratis grazie al Soc interno, senza necessità del FCH: interessante la prospettiva di un Zen 8+8 su Mini Itx :eek: :D

capitan_crasy

14-01-2016, 11:09

Non necessariamente, vedi Carrizo su fm2+, piattaforma in cui ora è presente Kavery, di certo non un SoC.

Kaveri non è un full SoC ma comunque ha integrato nel DIE il controller PCI-Express ovvero un classico Northbridge e Carrizo con l'aggiunta del FCH sempre integrato nel DIE completa la transizione.

Infatti, come su entrambe la piattaforme Intel attuali, ma c'è una bella differenza tra 1151 e 2011-3. Le 24 linee pcie (+4 per il chipset) del 5820k sarebbero il giusto equilibrio per una cpu del calibro di Zen, l'attuale piattaforma fm2+, così come la 1151 che è più o meno equivalente, sarebbe troppo limitante come banda utile per le periferiche.

Le attuali APU possono gestire linee PCI-Express dedicate per la scheda video (x16), e poi ce il controller dedicato al bus A-link che deriva dallo standard PCI-Express 2.0 (x4) questo per rendere universale le eventuali aggiunte nei FCH ma in pratica è di proprietà di AMD comprese le sue modifiche alle specifiche.

Tecnicamente giusto, ma quello che mi chiedo è perche Zen desktop, ciaramente una cpu di derivazione server, necessiti di una parte soc che non verrà mai utilizzata, a meno che:

a) AM4 supporti almeno una minima parte di soc presente di default in tutte le cpu/apu, ad esempio 2 sata3 e 4 usb 3.0 gestite direttamente dal soc, il resto demandato all'eventuale FCH presente sulla mobo.

A parte che le CPU K7/K8/K10/K15 erano e sono derivati da CPu Server anche se avevano una linea produttiva separata, ma vabbeh...
Nessuno ha mai parlato di AM4 per il mercato Server e dato che ZEN passerà alle DDR4 e avrà integrato il controller PCi-Express qualora uscirà per il mercato server avrà bisogno per forza di una nuova infrastruttura...

b)Zen sarà presente anche su notebook/workstation mobile con grafica dedicata, ma in quel caso la vedo dura possa essere un 8+8, a meno che la versione 8+8 sia deivata da 2 die 4+4, ma si andrebbero a perdere i vantaggi di una cpu monolitica e lo reputo improbabile.

ZEN CPU sarà presente nel mercato desktop/Server(?), per il mobile ci saranno le APU...
Considera che prima o poi AMD produrrà solo APU full SoC per tutti i mercati...

capitan_crasy

14-01-2016, 11:35

speriamo però che questo avvenga nel 2000 e mai :O

per le mie esigenze andrebbe anche bene dopotutto, ma penso ad altre esigenze e non penso sia affatto un bene se il software non sfrutterà mai appieno la parte igpu, resterebbe solo uno spreco di silicio per alcuni per tanto andrebbero tutti di intel con ovvie conseguenze...

Così tanto per parlare...
Aspetto ZEN+ prima di ritornare su questo argomento...

el-mejo

14-01-2016, 12:19

Kaveri non è un full SoC ma comunque ha integrato nel DIE il controller PCI-Express ovvero un classico Northbridge e Carrizo con l'aggiunta del FCH sempre integrato nel DIE completa la transizione.[QUOTE]
Le linee pcie integrate nel die della cpu sono ormai la normalità e la soluzione ideale per le economie di scala, come lo è stata l'integrazione del MC nel die anni fa.
Ma Carrizo, come BR, non integra il FCH ma come si può vedere dal precedente schema un Soc "base" composto da 2 sata3, 4 usb3 e 2 linee pci3 dedicate a periferiche o ssd NVMe: per un numero maggiore di porte è sempre necessario un chip esterno, e probabilmente sempre lo sarà a causa della complessità di collegare tante porte diverse al die.

[QUOTE]A parte che le attuali APU possono gestire linee PCI-Express dedicate per la scheda video (x16), e poi ce il controller dedicato al bus A-link che deriva dallo standard PCI-Express 2.0 (x4) questo per rendere universale le eventuali aggiunte nei FCH ma in pratica è di proprietà di AMD comprese le sue modifiche alle specifiche.
Giusto, ma qualche linea in più è necessaria per le nuove memorie ssd pcie, pena dover passare sempre dal A-Link, limitato sia come banda che come latenza. Ma pare che gia con BR ci abbiano pensato, sono fiducioso che questo accada anche con Zen. ;)

A parte che le CPU K7/K8/K10/K15 erano e sono derivati da CPu Server anche se avevano una linea produttiva separata, ma vabbeh...
Nessuno ha mai parlato di AM4 per il mercato Server e dato che ZEN passerà alle DDR4 e avrà integrato il controller PCi-Express qualora uscirà per il mercato server avrà bisogno per forza di una nuova infrastruttura...
Chiaro, mi chiedevo solo se la parte SoC di Zen e BR desktop (non server) starà a girarsi i pollici o verrà utilizzata, e nel secondo caso questa dovrà essere compatibile tra i due die e limitata per non rendere troppo complesso il supporto ai produttori di Mobo.

ZEN CPU sarà presente nel mercato desktop/Server(?), per il mobile ci saranno le APU...
Considera che prima o poi AMD produrrà solo APU full SoC per tutti i mercati...

Probabilmente sarà così, ma non vedrei male delle WS mobile di fascia alta (Clevo?) con Zen 8+8 @ 45w, chiaramente con gpu dedicata. E tecnicamente non sarebbe necessario il FCH :D

capitan_crasy

14-01-2016, 13:21

Le linee pcie integrate nel die della cpu sono ormai la normalità e la soluzione ideale per le economie di scala, come lo è stata l'integrazione del MC nel die anni fa.
Ma Carrizo, come BR, non integra il FCH ma come si può vedere dal precedente schema un Soc "base" composto da 2 sata3, 4 usb3 e 2 linee pci3 dedicate a periferiche o ssd NVMe: per un numero maggiore di porte è sempre necessario un chip esterno, e probabilmente sempre lo sarà a causa della complessità di collegare tante porte diverse al die.

Si ma basta girarci intorno...:rolleyes:
Carrizo integra un FCH nel DIE che gestisce porte SATA, USB ect; punto!
Infatti in piattaforme mobile non ce bisogno di FCH aggiuntivi pur mantenendo una retrocompatibilità con quella di Kaveri...
Inoltre le APU integrano il controller PCI-Express non è perchè lo fanno tutti ma anche perchè ci sono dei specifici motivi compreso il fatto che integra nel DIE una GPU...

Chiaro, mi chiedevo solo se la parte SoC di Zen e BR desktop (non server) starà a girarsi i pollici o verrà utilizzata, e nel secondo caso questa dovrà essere compatibile tra i due die e limitata per non rendere troppo complesso il supporto ai produttori di Mobo.

Ma anche se sta a girarsi i pollici, rullarsi un cannone o ammazzarsi di pippe su youporn per la funzionalità del tutto cosa cambia?:mbe:
Inoltre non conosciamo ancora la piedinatura del AM4 e anche se assomigliasse al FM2+ probabilmente AMD aveva già previsto un Carrizo completamente SoC e quindi potrebbe avere già predisposto pin dedicati a questo scopo.

Probabilmente sarà così, ma non vedrei male delle WS mobile di fascia alta (Clevo?) con Zen 8+8 @ 45w, chiaramente con gpu dedicata. E tecnicamente non sarebbe necessario il FCH :D

Ti accontenti di poco...

tuttodigitale

14-01-2016, 17:49

Giusto, ma qualche linea in più è necessaria per le nuove memorie ssd pcie, pena dover passare sempre dal A-Link, limitato sia come banda che come latenza. Ma pare che gia con BR ci abbiano pensato, sono fiducioso che questo accada anche con Zen. ;)
Anche kaveri/Richland/llano, mette a disposizione sia tramite FCH che a livello di die, il bus PCI-Express. Da questo punto di vista non c'è nessuna novità rispetto a quanto visto 5 anni fa.
Forse ho sparato alto, ma quell'optics mi intriga parecchio. D'altra parte con le potenze esagerate delle APU mettere già le basi su un nuovo bus non sarebbe una cattiva idea.
E' pur vero che la slide, si riferisce a potenze exascale, ovvero un livello di prestazioni che si raggiungerà probabilmente solo con un ulteriore die shrink (2020 o giù di li), ma la strada, è tracciata. Sono ottimista.

Ottima, grazie epimerasi! Propongo a Tuttodigitale di postarla in prima pagina!

datemi un pò di tempo e aggiungo i link delle slide/ schemi a blocchi :)

el-mejo

14-01-2016, 18:42

Ma anche se sta a girarsi i pollici, rullarsi un cannone o ammazzarsi di pippe su youporn per la funzionalità del tutto cosa cambia?:mbe:
Inoltre non conosciamo ancora la piedinatura del AM4 e anche se assomigliasse al FM2+ probabilmente AMD aveva già previsto un Carrizo completamente SoC e quindi potrebbe avere già predisposto pin dedicati a questo scopo.

Cambia che Amd prima di piacere a noi utenti deve piacere agli Oem, altrimenti sarà la stessa storia di Carrizo mobile: ottima apu ma introvabile.
Se tutte le cpu/apu am4 dassero la possibilità di utilizzare di default la sezione Soc interna si potrebbero costruire piattaforme estremamente economice, stile am1 com mobo da 30-40€, con inclusi: 2 porte sata, 4 usb 3.0 espandibili tramite hub integrato in mobo, 2 linee pcie per periferiche integrate ( + porte sata o usb?), ulteriori linee per l'eventuale grafica integrata, indispensabile per Zen e pare pure il chip audio.

Certo tutto questo è limitato per un utente appassionato, ma per i pidocchiosi Oem che amano fare la cresta sui centesimi sarebbe una cuccagna, macchine relativamente potenti, poco costose, poco ingombranti (Zen + mobo mini Itx + gpu Polaris) e minori probabilità di guasti a causa del progetto compatto e integrato.
E Amd magari torna a fare utili.

E per noi appassionati la Sabertooh full optional non mancheranno. :asd:

shellx

14-01-2016, 22:38

capitan_crasy

14-01-2016, 23:33

Catan

15-01-2016, 13:05

Mister D

15-01-2016, 15:49

tuttodigitale

15-01-2016, 21:25

Per tutti quelli che si stanno domandando se sulle MOBO AM4 ci sarà l'FCH, la risposta è: SI ! Un solo chipset (come FMx). Il Northbridge sparisce (come tutte le piattaforme Intel 1156 e 2011-v3). La nomenclatura AM4 è stata solo usata per motivi di immagine in coerenza verso la piattaforma di fascia alta rispetto i nomi di socket precedenti, ma il layout del pcb e dell'intera infrastruttura delle mobo AM4 sarà molto più simile agli attuali FM2+.

Continuo a ripetere che quanto si sta dicendo è falso!
Tutte le apu (concedetemi il termine anche per Intel), hanno il northbridge integrato, ma le linee PCI EXPRESS sono presenti anche sul Chipset. Per esempio il chipset Z170 offre 20 linee PCI-EXpress 3.0 che si aggiungono alle 16 rese disponibili dal die di Skylake.

Le APU Carrizo non hanno bisogno di ulteriori chipset per funzionare (sono Soc), ma in ambito desktop, visto il ridotto numero di bus e porte I/O (4 porte USB e 2 sole sata) sarà comunque necessario, affiancare un FCH, di complessità via via inferiore, con la sempre maggior integrazione di unità presenti nel die.

EDIT
adesso che ho riletto il tuo commento, mi pare di capire che tu non consideri il PCI-EXPRESS, un elemento caratterizzante il vecchio northbridge. D'altra parte cos'è il FCH se non la Fusione del MCH (Northbridge) e del ICH (southbridge)? In realtà non dovremmo neppure parlare di chipset (insieme di chip), ma oramai è entrato nel gergo comune. Per questo secondo me ha senso parlare di northbridge e southbridge anche se in realtà fanno parte dello stesso chip. Quindi il Northbridge non sparisce ma è integrato nel FCH e si affianca a quello presente nell'APU.
Tutto sommato la pensiamo esattamente allo stesso modo (il resto è filosofia).

OMG, sono sempre più intrigato dal paragone x86-ARM.
http://www.tomshw.it/news/windows-10-su-arm64-con-redstone-arriva-la-svolta-epocale-73466
chissà se la notizia è vera, su MSDN non è presente al momento la dicitura ARM.

epimerasi

15-01-2016, 23:14

Continuo a ripetere che quanto si sta dicendo è falso!
Tutte le apu (concedetemi il termine anche per Intel), hanno il northbridge integrato, ma le linee PCI EXPRESS sono presenti anche sul Chipset. Per esempio il chipset Z170 offre 20 linee PCI-EXpress 3.0 che si aggiungono alle 16 rese disponibili dal die di Skylake.

Le APU Carrizo non hanno bisogno di ulteriori chipset per funzionare (sono Soc), ma in ambito desktop, visto il ridotto numero di bus e porte I/O (4 porte USB e 2 sole sata) sarà comunque necessario, affiancare un FCH, di complessità via via inferiore, con la sempre maggior integrazione di unità presenti nel die.

EDIT
adesso che ho riletto il tuo commento, mi pare di capire che tu non consideri il PCI-EXPRESS, un elemento caratterizzante il vecchio northbridge. D'altra parte cos'è il FCH se non la Fusione del MCH (Northbridge) e del ICH (southbridge)? In realtà non dovremmo neppure parlare di chipset (insieme di chip), ma oramai è entrato nel gergo comune. Per questo secondo me ha senso parlare di northbridge e southbridge anche se in realtà fanno parte dello stesso chip. Quindi il Northbridge non sparisce ma è integrato nel FCH e si affianca a quello presente nell'APU.
Tutto sommato la pensiamo esattamente allo stesso modo (il resto è filosofia).

OMG, sono sempre più intrigato dal paragone x86-ARM.
http://www.tomshw.it/news/windows-10-su-arm64-con-redstone-arriva-la-svolta-epocale-73466
chissà se la notizia è vera, su MSDN non è presente al momento la dicitura ARM.

http://www.unlockpwd.com/asmedia-can-earn-on-chipsets-for-amd-processors-generation-zen/

A parte chip come lo Z170, sinceramente non mi sembra molto diverso da quello che offre Intel per le sk madri per la stragrande parte del mercato.

Magari uscirà più avanti una versione "Enthusiast" di Promontory con altre linee PCie3

capitan_crasy

16-01-2016, 01:04

tuttodigitale

16-01-2016, 15:34

Nelle attuali APU non ce nessun tipo di BUS in grado di collegare un improbabile nothbridge aggiuntivo (che poi non avrebbe molto senso)...
Inoltre non paragonerei le "mele" Intel con le "pere" AMD...

capitano, non voglio essere antipatico, ma perchè il FCH si chiama FCH e non ICH, che notoriamente è la sigla che contraddistingue il southbridge?
Comunque questo è lo schema a blocchi di llano (ma è praticamente identico a quello di richland e kaveri):
http://www.xtremeshack.com/photos/d75a2496.jpeg
sbaglierò, ma pare evidente che le corsie PCI EXPRESS e PCI, siano fornite anche dal chipset (o meglio dal chip FCH), che pertanto fa le veci di un northbridge, oltre che ovviamente di un southbridge. E il BUS che permette questo prende il nome di Unified Media Interface, che poi 2 GB/s siano pochi è un'altro paio di maniche. Intel, il suo equivalente bus DMI, è passato da 2GB/s a oltre 40 GB/s nella terza versione.

Qui non si tratta di replicare le linee, ma di affiancarle, ovvero di partizionare le risorse sul chip della mobo (il FCH) e il SoC.
Semmai non ha senso integrare n-mila linee PCI-EXPRESS nel die, per prodotti destinati ai notebook.

Per quanto riguarda Carrizo un FCH è obbligatorio in ambito desktop...

con tanto di linee pci-express :D

ZEN invece potrebbe avere già integrato un FCH simile al A88x visto anche l'utilizzo dei 14nm...
Questo è un altro paio di maniche,, ma "temo" che non sia così.

Il livello di integrazione dei 14nm, è si elevato, ma non quanto facciano intendere i numeri, e almeno stando alle informazioni disponibili, i 14nm di Intel permette di integrare qualcosa come il 25-30% in più di transistor :eek: dei 14nm di GF. E se Intel si è mantenuta alla larga dal tutto in uno, un motivo ci sarà, credo.

el-mejo

16-01-2016, 18:18

Che un FCH sia presente per Am4 è fuori discussione, la domanda è se sarà possibile trovare anche mobo prive di esso, sfruttando le connessioni minimali offerte dalla sezione SoC che sarà inclusa sia su Carrizo/BR che su Zen. Con il debutto delle prime mobo e apu AM4 finalmente potremmo scoprirlo, quindi portiamo un po di pazienza. ;)

Credo inoltre che negli ultimi post si sia fatto un pò di confusione con le velocità e il numero delle interconnessioni Intel, provo a vare un po di chiarezza.

Da quanto so Z170 permette di utilizzare le 20 linee pcie presenti nel die della cpu, come permette di modificare il moltiplicatore sbloccato delle cpu k: al massimo fornirà qualche linea 1x extra per le periferiche integrate o gli slot pcie 1x come il x99, ma facendo una rapida ricerca non ho trovato notizie al riguardo.

Inoltre questo è collegato al die da 4 linee pcie 3.0 forse custom (in totale un die Skylake ne possiede 24) chiamate DMI 3.0 che quindi forniscono 3.93 GB/s di banda, a differenza del DMI 2.0, per altro usato anche per collegare le cpu 2011-3 al x99, che essendo basato su linee pcie 2.0 ne fornisce 2GB/s.

Amd, con le piattaforme FMx ha adottato la medesima soluzione, con conessione pcie2.0-derivata per le soluzione attuali e pcie3.0 derivata per le future soluzioni AM4. :)

Con le vecchie soluzioni AMx invece veniva utilizzato il ben più veloce Hypertransport che nelle ultime implementazioni (990fx) viaggiava a 2600mhz @ 16 bit fornendo 20.8GB/s bidirezionali, necessari a collegare la cpu alle numerose linee pcie 2.0 del northbrige: ben 38 con una banda totale di 19GB/s.
Una soluzione simile, nota come Quick Path Interconnection (QPI) era adottata anche da Intel con la vecchia piattaforma 1366 che guarda caso aveva linee pcie non integrate nel die della cpu.

Oggi, con l'integrazione di queste connessioni direttamente nel silicio della cpu, tutta questa banda non è più necessaria, se non in ambito multisocket per collegare rapidamente le varie cpu le une con le altre: semmai sono necessarie un numero maggiore di linee integrate, a causa dell'avvento degli ssd pcie.

capitan_crasy

16-01-2016, 18:35

capitano, non voglio essere antipatico, ma perchè il FCH si chiama FCH e non ICH, che notoriamente è la sigla che contraddistingue il southbridge?

Si ok antipatico (:D) non che pignolone (:asd:) lo chiamo FCH per far capire di che cosa parliamo; da esperienza andare troppo nel tecnico in una discussione generica, a volte (quanti ricordi) si rischia di non farti capire.
Sempre per capirci le APU non hanno un vero e proprio Nothbridge integrato ma hanno dei controller PCI-Express integrati nel die, stessa cosa riguardo le funzionalità del southbrigde integrato in Carrizo, alias FCH (in forma molto ridotta causa il 28nm); il concetto di base comunque rimane...

Comunque questo è lo schema a blocchi di llano (ma è praticamente identico a quello di richland e kaveri):
http://www.xtremeshack.com/photos/d75a2496.jpeg
sbaglierò, ma pare evidente che le corsie PCI EXPRESS e PCI, siano fornite anche dal chipset (o meglio dal chip FCH), che pertanto fa le veci di un northbridge, oltre che ovviamente di un southbridge.

Ricordo una discussione simile tempo fa, faccio un breve riassunto.
Se non sbaglio le APU possono gestire tecnicamente (nel senso che sono presenti 3 controller PCI-Express ben visibili nel DIE) un totale di 24 linee sempre teoriche.
Con Kaveri è stato aggiunto il PCI-Express 3.0 ovvero 2 controller sono dedicati alla schede video discrete con configurazioni da 1x/16x o 2x/8x.
Il terzo controller PCI-express invece rimane allo standard 2.0 e dovrebbe essere quello dedicato alla gestione del UMI (una volta si chiamava A-link express) ovvero quello che collega FCH alla APU che come banda massimale ha le stesse caratteristiche del PCi-Express 2.x ovvero 4GB/s (2GB/s x2).
Lo stesso FCH come dici tu potrebbe gestire un determinato numero di linee PCI-Express 1x (4x massimi con una banda massimale di 500MB/s su configurazioni 1x) utilizzabili per le periferiche di sistema come LAN, controller esterni SATA/USB o qualsiasi chip compatibile con lo standard PCI-Express.
Considera che UMI pur essendo un BUS proprietario di AMD utilizza bande massimali da PCI-Express 2.x 4x quindi non ha senso mettere altre linee PCI-Express nel FCH per via della banda limitata.
Questo problema si potrebbe risolvere in vari modi ovvero semplicemente aumentando i controller PCI-Express nel DIE della APU ma con i 28nm sei tirato in ambito di spazio, aumentare la banda del UMI in modo da mettere piu linee PCi-Express nel FCH il che fa un po a pugni con il concetto di SoC intrapreso da AMD compreso il costo dello sviluppo/produzione di nuovi FCH, oppure mettere tutto nel DIE (controller e FCH), ma devi comunque aspettare un processo produttivo più piccolo per farci stare tutto, ma anche qui i problemi potrebbero non mancare.
La mia visione per il futuro è Full SoC; primo perchè AMD non ha portato HT sulle APU, secondo il costo/consumo/complessità delle infrastrutture SoC sono molto più convenienti di un infrastruttura complessa come AMx e in parte con FMx...

Intel, il suo equivalente bus DMI, è passato da 2GB/s a oltre 40 GB/s nella terza versione.

Lo ripeto, non confondere le "mele" di Intel con le "pere" di AMD...

Qui non si tratta di replicare le linee, ma di affiancarle, ovvero di partizionare le risorse sul chip della mobo (il FCH) e il SoC.
Semmai non ha senso integrare n-mila linee PCI-EXPRESS nel die, per prodotti destinati ai notebook.

Il concetto è che non ce ancora la possibilità di farlo (sempre se esista un concetto FCH per il futuro) ma i mezzi per farlo...
NON sappiamo se AMD aumenterà la banda del UMI (il che basta portarlo allo standard 3.x) ne tantomeno se sta progettando un evoluzione del Hudson/Borton, cosa del tutto probabile.
Ma tecnicamente è meglio mettere un controller in più nella APU che progettare un nuovo/evoluzione specifica del FCH...

con tanto di linee pci-express :D

24x linee PCI-Express per ora sono più che sufficienti, i problemi sono altri... :read:

E il BUS che permette questo prende il nome di Unified Media Interface, che poi 2 GB/s siano pochi è un'altro paio di maniche.

Altra discussione che ho fatto tempo fa e che non ho voglia di riprendere per via del segreto che AMD ha sul A-Link.
Ti posso dire che il PCI-SIG non ha mai certificato A-link come standard PCI-Express proprio perchè AMD non rispetta i parametri dello standard.

Il livello di integrazione dei 14nm, è si elevato, ma non quanto facciano intendere i numeri, e almeno stando alle informazioni disponibili, i 14nm di Intel permette di integrare qualcosa come il 25-30% in più di transistor :eek: dei 14nm di GF. E se Intel si è mantenuta alla larga dal tutto in uno, un motivo ci sarà, credo.

MELE e PERE...:read:

tuttodigitale

17-01-2016, 00:48

CApitano mi sa che stiamo dicendo la stessa identica cosa:
Oggi northbridge, southbridge, chipset sono solo convenzioni, e le originali definizioni non calzano perfettamente con le attuali piattaforme, anzi non hanno neppure senso.

L'UMI esattamente come il DMI, è un bus derivato dal pci express (questa era l'informazione che mi mancava). Il FCH ha quindi il compito di prendere l'enorme banda passante ingresso e ridistribuila tra le varie interfaccie I/O, ovviamente con il dovuto condizionamento dei segnali. L'evidente differenza con il vecchio southbridge, è che il FCH mette a disposizione anche bus ad alta velocità (PCI EXPRESS), ricavate dal bus UMI, dove un tempo c'era l'HT, che alimentava il northbridge.
Ma se guardiamo al "recente" passato, l'interfaccia PCI è passata dal northbridge al southbride, sottointendendo che la differenza non è nelle funzioni in sé, ma l'ampiezza di banda relativa e distanza dalla CPU dei due bridge.

Ricapitolando, esiste un solo bridge, ed è il FCH. Il PCI EXPRESS è diventato a tutti gli effetti un sostituto del HT.
IL FCH permette di ridurre la complessità, il calore e i PIN necessari per avere un numero di unità I/O soddisfacente, ma il numero delle linee PCI-EXPRESS, dipende non solo dall'ampiezza del bus che interconnette la cpu al FCH (questo è banale e ovvio) ma proprio dalle linee pci-express presenti sul die, poichè l'UMI utilizza le stesse.

Come è sempre stato, sarà il chipset, pardon il FCH, a decidere il numero e il tipo di interfaccie utilizzabili a partire dalla banda messa a disposizione della CPU.
Alla fine, se rileggi bene capitano, non ho detto niente di sbagliato nel posr precedente: il FCH fa le veci di un northbrige e di un southbridge, perchè è a tutti gli effetti l'unico "GRANDE" ponte tra CPU e il resto del sistema.

L'errore, direi marginale, che pensavo che DMI e UMI fossero bus "speciali" e tutto sommato lo sono visto che non rispettano lo standard al 100%.

MELE e PERE...:read:

Non ho capito, le mele e le pere. Intel utilizza ancora un chip sulla scheda madre per le sue soluzioni e avrebbe potuto farlo. Questo è un dato di fatto.

Sul livello di integrazione, quei dati dovrebbero essere indipendenti dall'architettura. In altre parole AMD potrebbe benissimo avere un quantitativo di transistor per mmq paragonabile nel prodotto finito, seppur penalizzato dal silicio.

http://i62.tinypic.com/29m6qdw.jpg
rapportato ai 14/16nm, mi pare che i 22nm siano stati quasi ingiustamente criticati per il nanometraggio nominale ottimistico...

Si ok antipatico (:D) non che pignolone (:asd:)
di Già :muro: :ciapet:
; da esperienza andare troppo nel tecnico in una discussione generica, a volte (quanti ricordi) si rischia di non farti capire.
sono cos' stupido? :cry:

capitan_crasy

17-01-2016, 11:10

Non ho capito, le mele e le pere. Intel utilizza ancora un chip sulla scheda madre per le sue soluzioni e avrebbe potuto farlo. Questo è un dato di fatto.

Sul livello di integrazione, quei dati dovrebbero essere indipendenti dall'architettura. In altre parole AMD potrebbe benissimo avere un quantitativo di transistor per mmq paragonabile nel prodotto finito, seppur penalizzato dal silicio.

[IMG]http://i62.tinypic.com/29m6qdw.jpg/IMG]
rapportato ai 14/16nm, mi pare che i 22nm siano stati quasi ingiustamente criticati per il nanometraggio nominale ottimistico...

Mele e pere, cioè anche se parliamo sempre di frutta l'evoluzione delle due case è molto diversa.
Quindi non è detto se la fa intel deve per forza farlo AMD e se comunque fa quasi sempre prende una strada diversa, pur portando alla stessa direzione...

di Già :muro: :ciapet:

Di solito queste discussioni sono sempre state gestite da moderatori proprio per l'argomento "delicato" in ambito pubblico.
Poi il forum, questo forum ha mollato il colpo in tante cose e molti moderatori non avevano il tempo materiale (o la voglia) per portare avanti la discussione.
Ce un altro motivo in qui non tutti potevano gestire questi thread ovvero la capacità di restare il più neutrale possibile, ovvero mai rispondere alle palesi e mirate provocazioni, il più delle volte pur sapendo che hai ragione devi morderti la lingua (o le dita) per non creare caciara, segnalare e aspettare con il rischio che quei "pochi" rovinino il lavoro che hai fatto.
Ho imparato che negli anni i migliori gestori di thread su qualsiasi argomento (non solo in questo forum) la maggior parte è molto distaccata (letta come antipatia) ma sempre sull'argomento (letta come pignoleria), quindi il mio è un complimento...;)

sono cos' stupido? :cry:
:doh: ma che hai capito???
Il post era inteso di dire l'argomento o di spiegarlo il più limpido possibile, cercando di far capire le nozioni tecniche il più chiaramente possibile.
Questo perchè pur essendo in un forum/thread con un certo livello tecnico non tutti masticano l'argomento soprattutto chi si approccia solo quando deve cambiare la propria CPU e dato che siamo tutti umani e imperfetti magari ci può scappare il filo del discorso.
Per farti un esempio quello del thread sul K10 a 65nm è stata molto dura portare avanti l'argomento CPU baggata ma da li abbiamo raggiunto un livello dove si parlava di "errata" e documenti tecnici sul BIOS e/o sulle varie "revision CPU" come se fosse una normale discussione del pranzo di natale.
Tuttavia era talmente al di sopra delle righe che pochissimi capivano effettivamente cosa stava succedendo, il resto dell'utenza che cercava di seguire era praticamente tagliata fuori.
Oggi mi manca quella discussione (mi mancano anche alcuni utenti che non postano più:cry: ), ma con il senno di poi avrei aperto un thread specifico solo sul quel argomento tecnico.

isomen

17-01-2016, 12:18

cut...

cut...

Esperienza e voglia di fare, nonostante le poche notizie certe state portando avanti un thread molto interessante, anche per chi (come me) d'informazioni tecniche capisce poco e niente, quello che per voi può essere banale per me (e penso anche per altri) nn lo é affatto e ci aiuta a capire molte cose (anche se a grandi linee)... grazie e complimenti.

;) ciauz

Mister D

17-01-2016, 12:34

@tuttodigitale
@capitan_crasy

Mi aggiungo ai complimenti vivissimi a tutti e due per la tenacia, dedizione e pazienza nel portare avanti i thread, nel parterciparvi e nel rendere la discussione sempre più alta dal punto di vista tecnico.
Per il discorso dell'opportunità di aprire thread "corollari" più tecnici per alcuni aspetti (es bug delle cpu), come allora come adesso, sono dell'idea che invece si spezzetterebbero troppo i vari discorsi e si avrebbe il rischio che siano in meno a seguire. Invece su un unico thread questo non accade, anche a discapito di una più semplice lettura. Io ho sempre trovato che non fa mai male "alzare l'asticella" del livello tecnico/culturale di una discussione e anzi vedo importantissimo il lavori di alcuni, che avendo sia capacità che conoscenze, illustrano ad altri argomenti molto complessi che da soli sarebbe molti difficile solo avvicinarsi.
Per cui non posso che fare un plauso di cuore a tutti quanti partecipino in questi forum arricchendo la discussione anche con argomenti molto difficili e tecnici.
L'ho sempre considerato come un motivo di arricchimento personale e di miglioramento, obiettivo che dovrebbe essere quello di tutti noi in qualsiasi circostanza della vita.
Per cui ben venga e anzi sono dispiaciuto che utenti come Bjt (non mi ricordo l'esatto nick e riporto lui ma ce ne sono altri) non abbiano più la possibilità o la voglia per partecipare perché allora il loro contributo a me, personalmente, non solo è piaciuto ma mi ha fatto capire di più di come funzionano i processori e mi ha portato con il tempo a informarmi leggendo qua e là nel web documenti universitari/testi/articoli tecnici in inglese sull'argomento.

Concludo che mi piacerebbe veramente rivivere quelle giornate a leggere sui bug e revision delle cpu come su qualsiasi altro argomento molto tecnico.;)

shellx

17-01-2016, 17:59

Continuo a ripetere che quanto si sta dicendo è falso!
Tutte le apu (concedetemi il termine anche per Intel), hanno il northbridge integrato, ma le linee PCI EXPRESS sono presenti anche sul Chipset. Per esempio il chipset Z170 offre 20 linee PCI-EXpress 3.0 che si aggiungono alle 16 rese disponibili dal die di Skylake.

Le APU Carrizo non hanno bisogno di ulteriori chipset per funzionare (sono Soc), ma in ambito desktop, visto il ridotto numero di bus e porte I/O (4 porte USB e 2 sole sata) sarà comunque necessario, affiancare un FCH, di complessità via via inferiore, con la sempre maggior integrazione di unità presenti nel die.

EDIT
adesso che ho riletto il tuo commento, mi pare di capire che tu non consideri il PCI-EXPRESS, un elemento caratterizzante il vecchio northbridge. D'altra parte cos'è il FCH se non la Fusione del MCH (Northbridge) e del ICH (southbridge)? In realtà non dovremmo neppure parlare di chipset (insieme di chip), ma oramai è entrato nel gergo comune. Per questo secondo me ha senso parlare di northbridge e southbridge anche se in realtà fanno parte dello stesso chip. Quindi il Northbridge non sparisce ma è integrato nel FCH e si affianca a quello presente nell'APU.
Tutto sommato la pensiamo esattamente allo stesso modo (il resto è filosofia).

cut..

Credimi, sono rimasto per circa 15 minuti a fissare il tuo post rileggendolo più volte per cercare di capire il senso della tua risposta in relazione a ciò che io avevo scritto, tuttavia dopo 15 minuti scarsi ho capito il senso: nessuno ! Hai voluto solo dimostrare che sei a conoscenza di quanto hai scritto, beh se ti può interessare anche io conosco quelle cose li, ma non riuscivo solo a capire che cavolo ci azzeccava tutto questo con ciò che ho scritto io. Io alla fine avevo solo detto che secondo me nella piattaforma AM4 il Fusion Controller Hub ci sarà e il controller northbridge sparirà dalle mobo per essere integrato l'ip_hub di gestione direttamente dentro le cpu. Che poi, questo anchio l'ho affermato più volte in passato. L'FCH non è neppure una vera unione dell'mch+ich, in quanto nell'fch non c'è niente proveniente dal northbridge, quest'ultimo non è neppure più un vero chipset (come lo è stato nel socket A e precedenti) è semplicemente un controller che gestisce solo gli instradamenti degli slot pci-e. Prossimamente sarà rimosso dalle mobo e l'ip per tale gestione lo ficcono nelle cpu/apu. Invece gestione sata,usb,caxxi e mazzi è affidata al chip FCH (quello che in am3+ è ich (southbridge)).

tuttodigitale

17-01-2016, 19:59

@shellx
la differenza è sottile, ed è più letterale che tecnica. :)

Che poi, questo anchio l'ho affermato più volte in passato. L'FCH non è neppure una vera unione dell'mch+ich, in quanto nell'fch non c'è niente proveniente dal northbridge
Infatti, il ponte principale, quello che una volta veniva chiamato northbridge, è rappresentato dal FCH... :eek:, Il FCH esattamente come il northbridge, riceve la banda passante in ingresso dai bus forniti in maniera diretta dalla CPU. In questo senso il FCH è molto più simile al northbridge.

northbridge, quest'ultimo non è neppure più un vero chipset
il chipset sono per definizione un insieme di chip. Il Northbridge è monolitico, è un chip singolo. Il chipset una volta costituito proprio da due chip separati, il northbridge e il southbridge.

(il northbridge) è semplicemente un controller che gestisce solo gli instradamenti degli slot pci-e.

Che negli anni abbia perso alcune funzioni fondamentali, vedi memory controller è vero, ma il FCH, esattamente come il northbridge delle CPU AM3+, gestisce periferiche per tramite del bus PCI EXPRESS, cosa che non fanno i vecchi ICH di Intel..
In un certo senso il FCH, è un northbridge dei poveri (vedi mancanza MC e linee PCI express non fornite in maniera esclusiva, che si traducono in una minor necessità di banda passante fornita dalla cpu) con annesso southbridge, o un southbridge con le funzionalità accessorie di un northbridge. La reale differenza da k8 in poi tra north e south bridge è da ricercare nelle periferiche che gestiscono, ma soprattutto nella gerarchia dei due chip.

Fatto sta che il FCH, non è nell'uno e nell'altro. Sono spariti entrambi (o fusi).

Alla fine è solo un discorso filosofico:
1)il FCH eredita le caratteristiche di un southbridge e northbridge moderni (post k8).
2)Gli ultimi norhtbridge non erano altro che southbridge che lavoravano con bus più veloci.
3)Il southbridge si connetteva al northbridge, mentre il northbridge era a stretto contatto con la CPU.

Il FCH/PCH indubbiamente gestisce le periferiche con bus a bassa (southbridge) ed alta velocità (northbridge), e si connette direttamente alla cpu (northbridge). Notare anche che bassa e alta, non è un valore assoluto, e neppure preciso (per tanto non è una definizione, ma solo uno stato di fatto)
Poi ok, si potrebbe anche obiettare che il northbridge è un altro south- bridge, da quanto ha perso il MC, ma imho non ha molto senso (c'è un ponte più distante dalla CPU in quanto gestito da un chip che si interpone).
Quello che è certo, che il FCH (pch per intel), è quello che una volta era chiamato chipset, quindi prende il posto di entrambi, fintantoché le mobo avranno un "chipset".

Se BR e ZEN, avranno la piattaforma comune, il primo avrebbe comunque bisogno delle motherboard con il chipset, per via del numero di bus disponibili. Comunque a noi non ci cambierebbe niente....:stordita:

Le funzioni del northbridge erano già state integrate per buona parte nella cpu ed era solo rimasta la gestione delle perferiche pci-express, che sono state trasportate, in parte, prima nel south-bridge. Dal lato AMD quello che è rimasto del northbridge nei chip della serie 900 è stato effettivamente trasferito nella CPU. ( :ops: ), (ma ripeto è il south bridge che ha ereditato la gestione di alcune risorse dal northbridge, il confine si era fatto già meno netto) ma lato Intel non è così. Abbiamo torto entrambi :doh: perchè è praticamente impossibile determinare cosa faceva il north e il south, visto che cambiava da generazione a generazioni e da marchio a marchio.Per tanto mi sembra giusto attenersi solo alle definizioni formali ("geografiche") del north e south bridge.

PS mi sa che ha ragione il capitano sono PIGNOLO (scherzo) e pure ripetitivo. ;)

davo30

18-01-2016, 13:03

Non so se centra col discorso che facevate.

http://wccftech.com/amd-coherent-interconnect-fabric-gpus-cpus-apus/

°Phenom°

18-01-2016, 14:11

Letto anche io ieri, in pratica dovrebbe essere tipo un nvlink ma by amd?

tuttodigitale

18-01-2016, 20:38

Letto anche io ieri, in pratica dovrebbe essere tipo un nvlink ma by amd?
A quanto pare è il sostituto dell'Hypertransport, il nvlink alla fine fa lo stesso per sopperire alle lacune del pci express, ma con il prezzo di richiedere una piattaforma non disponibile in ambito x86, confermando il fatto che produrre tutto in casa ha enormi vantaggi (nvidia potrebbe essere completamente tagliata fuori nel mercato GPGPU consumer se non cosruisce CPU buone e l'architettura ARM non prende la sua buona fetta di mercato)
Se ho ben compreso le APU saranno in realtà delle GPU e CPU in forma discreta collegate per tramite di questo bus (ottico?). In pratica AMD potrebbe prendere in prestito il die della gpu, di fascia bassa e/o medio-alta, a seconda del mercato di destinazione. Praticamente verrà abbandonato la soluzione monolitica, che ha i suoi problemi oltre a vantaggi scarsi.
Ed è esattamente quello che avevo teorizzato nell'ultimo mese nel vecchio thread e non solo :O
In questo modo AMD potrebbe variare "a volo" le configurazioni APU, adattando il rapporto CPU e GPU, a seconda delle richieste del cliente. E soprattutto oltre all'interposer (fatto su un abbordabile litografia a 65nm) AMD non ha bisogno di effettuare dei veri e propri tape-out per le sole APU.
Sulla carta è un capolavoro...:read:

Se AMD fa una soluzione del genere, dimostrerà di essere davvero un'azienda che con pochi spiccioli è in grado di rinnovare e perchè no, rivoluzionare un intero settore..:cool:

Non so se centra col discorso che facevate.

http://wccftech.com/amd-coherent-interconnect-fabric-gpus-cpus-apus/

un grazie per il link innanzitutto. :)
Centra con la discussione tra me e il capitano (pag.17) prima che io iniziassi a filosofeggiare (pag.18) :p

capitan_crasy

18-01-2016, 21:28

A quanto pare è il sostituto dell'Hypertransport, il nvlink alla fine fa lo stesso per sopperire alle lacune del pci express, ma con il prezzo di richiedere una piattaforma non disponibile in ambito x86, confermando il fatto che produrre tutto in casa ha enormi vantaggi (nvidia potrebbe essere completamente tagliata fuori nel mercato GPGPU consumer se non cosruisce CPU buone e l'architettura ARM non prende la sua buona fetta di mercato)

Non vedo la necessità perchè Nvidia debba costruire delle CPU proprietarie.
Inoltre con CUDA ha praticamente il monopolio del mercato GPGPU...

Se ho ben compreso le APU saranno in realtà delle GPU e CPU in forma discreta collegate per tramite di questo bus (ottico?). In pratica AMD potrebbe prendere in prestito il die della gpu, di fascia bassa e/o medio-alta, a seconda del mercato di destinazione. Praticamente verrà abbandonato la soluzione monolitica, che ha i suoi problemi oltre a vantaggi scarsi.
Ed è esattamente quello che avevo teorizzato nell'ultimo mese nel vecchio thread e non solo :O
In questo modo AMD potrebbe variare "a volo" le configurazioni APU, adattando il rapporto CPU e GPU, a seconda delle richieste del cliente. E soprattutto oltre all'interposer (fatto su un abbordabile litografia a 65nm) AMD non ha bisogno di effettuare dei veri e propri tape-out per le sole APU.
Sulla carta è un capolavoro...:read:

Se AMD fa una soluzione del genere, dimostrerà di essere davvero un'azienda che con pochi spiccioli è in grado di rinnovare e perchè no, rivoluzionare un intero settore..:cool:

Direi che stai correndo un po troppo...
Le APU solo il futuro e non si abbandona un disegno monolitico per un semplice BUS.
Come hai detto tu questo link dovrebbe succedere al HT, quindi il collegamento tra le varie CPU su sistemi multi socket e non sostituire uno standard come PCI-Express o almeno non nelle configurazioni per i comuni mortali...

tuttodigitale

18-01-2016, 22:04

Direi che stai correndo un po troppo...
Le APU solo il futuro e non si abbandona un disegno monolitico per un semplice BUS.
Come hai detto tu questo link dovrebbe succedere al HT, quindi il collegamento tra le varie CPU su sistemi multi socket e non sostituire uno standard il come PCI-Express o almeno non nelle configurazioni per i comuni mortali...
Credo che tu abbia ragione, visto anche la condivisione della piattaforma tra bristol ridge e ZEN non mi aspetto rivoluzioni, nell'interfaccia CPU e FCH, in ambito consumer.
Nel link tuttavia viene detto che L'APU sarà un'accozzaglia di questi chip interconnessi con questo bus. In pratica sostituisce in parte anche l'interfaccia PCI-Express.
Poi c'è sempre da considerare che la fonte non è di quelle più affidabili.
Tuttavia trovo fantastico che uno la pensi esattamente come me: e questa è già una notizia :D !

Non vedo la necessità perchè Nvidia debba costruire delle CPU proprietarie.
Inoltre con CUDA ha praticamente il monopolio del mercato GPGPU...

in prospettiva. il GPGPU, con INTEL e AMD, potrebbe davvero prendere piede nei prossimi anni in ambito consumer, e non avere cpu x86 e/o all'altezza, potrebbe rappresentare un serio problema.
E anche in ambito server, il futuro delle soluzioni CUDA sarà legato a doppio filo con quelle IBM, visto che su sistemi Intel e AMD, le soluzioni nvidia saranno rallentate dal PCI express, e quindi non offrire il massimo dell'efficienza.

http://cdn.wccftech.com/wp-content/uploads/2015/10/NVLINK_5-635x355.jpg
secondo nvidia con il nvlink, si guadagna il 25-125% di prestazioni. Alla faccia do chi diceva che il pci-express non rappresantasse un collo di bottiglia ambito server/HPC.

davo30

20-01-2016, 18:55

un grazie per il link innanzitutto. :)
Centra con la discussione tra me e il capitano (pag.17) prima che io iniziassi a filosofeggiare (pag.18) :p

Figurati, l'ho linkato perche mi sembrava parlasse di roba simile, benche non abbia capito una fava di quello che dicevate. :cry:

Aggiungo anche questo, non so se centra pure lui
http://www.bitsandchips.it/9-hardware/6500-anche-amd-prepara-un-interconnessione-superveloce-tra-gpu-e-cpu-apu

el-mejo

20-01-2016, 23:58

secondo nvidia con il nvlink, si guadagna il 25-125% di prestazioni. Alla faccia do chi diceva che il pci-express non rappresantasse un collo di bottiglia ambito server/HPC.

Dipende dall'applicazione: per un "semplice" SLI/CF su Dx 11, 16 linee pcie 3.0 per scheda bastano e avanzano ma nel caso di utilizzo delle gpu per calcoli GPGPU o in futuro con applicazioni DX 12 e Vulkan l'interconnessione tra le varie schede è decisiva per avere alte prestazioni, soprattutto se la memoria verrà gestita in maniera globale da tutte le gpu e magari anche dalla cpu (qualcuno ha detto HSA? ;) )

Ad esempio avevo letto che nei calcoli di machine learning attualmente viene saturata prima la banda della memoria che la potenza di calcolo delle gpu: inutile dire che i 15.754 GB/s di una pcie 16x 3.0 verranno immediatamente saturati da delle gpu top di gamma che con le HBM dovrebbero arrivare ad avere 1024 GB/s di banda se una delle schede dovrà andare a recuperare i dati nella vram di un altra.

The_SaN

21-01-2016, 00:50

el-mejo

21-01-2016, 01:30

Perchè una scheda dovrebbe pescare dati dalla RAM di un'altra? Mi sembra una cosa inefficiente a livelli assurdi...
La cosa più sensata è avere framebuffer separati e indipendenti per ogni scheda.

PS: lo dico da non esperto, sono ingegnere elettricista, se esiste un modo efficiente per farlo, illuminatemi :D

E' necessario per gestire la coerenza di un blocco di dati elaborato da 2 o più gpu, come ad esempio 20gb di dati da elaborare con 2 gtx titan x da 12gb ciascuna, idealmente diviso in 2 parti da 10gb, o nel caso limite in cui il dato sia indivisibile, quindi 20gb elaborati da entrambe le gpu sommando i due framebuffer.
Ovvio che è inefficente, ma l'alternativa è non eleborarlo del tutto oppure elaborarlo tramite software, quindi solo con cpu ;)

Inoltre su piattaforma basata su nvlink (con cpu IBM Power) le gpu potrebbero (di questo non sono sicuro) andare a leggere direttamente nella ram di sistema, che può superare tranquillamente il terabyte :eek: .
Di certo HSA di Amd permetterà questo. :D

kosta99

21-01-2016, 08:11

sottoscritto seguo con interesse la discussione :)

LurenZ87

21-01-2016, 14:33

Ragazzi ho un dubbio... ma quello che AMD chiama "octacore" della gamma FX con architettura Zen, è un puro octacore più core logici (tipo 8+8) oppure è un quadcore normale più core logici (4+4)???

Inoltre, come si potrebbe posizionare (a spanne eh) rispetto ad un 5820k???

Grazie :)

Inviato dal mio Samsung Galaxy S6 utilizzando Tapatalk

LurenZ87

21-01-2016, 16:49

al 99% è un 8+8 in 95 watt dual channel ddr4, a meno di dichiarazioni ufficiali...

a mio avviso dovrebbe stare a metà strada tra un 5930k ed un 5360x, ma alcuni dicono che ho aspettative troppo alte :sofico:
Grazie mille :)

Inviato dal mio Samsung Galaxy S6 utilizzando Tapatalk

Free Gordon

22-01-2016, 01:06

CUT
ST 3.5ghz: 134*1.2/1.4=115p -> MT 3.0ghz: 115*3.0/3.5*8*1.75= 1380p

ST 115p
MT 1380p

per confronto il 5960x cinebench_r15:

ST 140
MT 1335

Quindi dici...leggermente più veloce in multithread e un 20% meno prestante sul single...?
Sarebbe un'implementazione spettacolare dell'SMT per AMD :D ma la porterebbe a perdere nuovamente quote nel mercato desktop..... :cry:
Speriamo di no....

Free Gordon

22-01-2016, 10:19

il vero problema di AMD è stato non avere una CPU competitiva con l' "HEDT" ed il settore Server con una buona efficienza, nel desktop classico a parte che sta morendo sarà sufficiente uno Zen 4 o 4+4 da 4ghz e soprattutto delle ottime APU (vedremo BR) ma sopratutto nel 2017 con le APU Zen+, però è inutile puntare su queste fasce basse il mercato è saturo e i guadagni sono bassi, deve puntare semi-pro/pro e server.

Su questo sono d'accordissimo...ma la discriminante saranno anche molto i consumi, in quel settore..
Lato desktop, dato le millemila applicazioni ancora singlethreaded però, ci ritroveremmo nuovamente con una CPU non al pari della concorrenza...(di un anno fà..) :(
No good dal pdv del "nome", purtroppo..

tuttodigitale

22-01-2016, 11:07

tuttodigitale

22-01-2016, 11:20

:rotfl:

...ma chi ha scritto l'articolo o AMD davvero lo spera? :sofico:
troppo hype non porta a nulla di buono

ps. non riesco a tradurlo

Per chi non ha chrome, vi posto il punto chiave:

Dopo che l'analista ha chiesto architettura del processore prestazioni specifiche Zen, alla fine è il processore Intel livello Xeon E3 o Intel Xeon E5-livello? Lisa Su non rispose direttamente, ma lei ha detto architettura Zen può ottenere l'80 per cento del mercato dei processori server, che è un molto high-end.

EDIT, probabilmente/sicuramente la traduzione è sbagliata: AMD ha detto che ZEN entrerà in competizione con 80% dei processori server
http://www.extremetech.com/computing/221552-amd-quarterly-results-show-improvement-zen-will-address-80-percent-of-server-market

marchigiano

24-01-2016, 13:56

se la traduzione non è errata, AMD crede di poter accaparrarsi i l'80% del mercato Server con ZEN. :eek: :cool:
https://translate.google.it/translate?hl=it&sl=zh-CN&u=http://www.pcpop.com/doc/1/1812/1812287.shtml&prev=search

orca speriamo che intel non fallisca altrimenti amd farà i prezzi che vuole e ci venderà i sempron a 2000€...

wait :confused: :mbe: ma dove l'ho già sentita questa? :oink:

AceGranger

25-01-2016, 02:31

già e mi sembra uno scenario molto probabile!

quindi almeno i 16 Core per il settore Server, ergo 8 Core quello HEDT

come ripresa nel settore sarebbe un buon inizio...

tornerebbe ad una situazione simile alla generazione Opteron "Phenom II", direi che potrebbero farcela.

tuttodigitale

26-01-2016, 23:36

Su questo sono d'accordissimo...ma la discriminante saranno anche molto i consumi, in quel settore..
Lato desktop, dato le millemila applicazioni ancora singlethreaded però, ci ritroveremmo nuovamente con una CPU non al pari della concorrenza...(di un anno fà..) :(
No good dal pdv del "nome", purtroppo..

E' ancora troppo presto, per dire quali saranno le prestazioni nel ST.
Perchè manca un'informazione fondamentale, ovvero se il modello di punta sarà un 16 o un 32 core..
Competere con l'80% degli sku XEON, che comprende come top di gamma una soluzione da 22-28 core (questo a quanto sembra sarà il numero di core massimo di skylake), con una soluzione con "soli" 16 core, metterebbe AMD addirittura in posizione di vantaggio.

Qualcuno potrebbe obiettare che anche nel caso 40ST+30SMT che abbiamo considerato, l'ipc sarebbe sotto a quello di skylake, ma rimane l'incognita delle frequenze operative che potrebbero subire un aumento non certo trascurabile rispetto alle soluzioni PD Opteron. E a dirla tutta, quella delle frequenze alte, è l'unico motivo che potrebbe giustificare una soluzione octa-core da 95W. Direi non meno di 4GHz di frequenza base, IMHO. (c'è anche l'incognita di quel processo low-power, eppure le prestazioni in ambito gpu, sembrano promettere bene anche lato frequenza rispetto ai 28nm bulk)

Sono estremamente ottimista.

Ren

27-01-2016, 15:53

Chissà se AMD utilizzerà ancora la strategia del doppio die sui server.
Un die da 16core sarebbe molto flessibile e non troppo costoso da produrre, dato non credo superi di molto i 300mm2...

La cache se i rumor sono veri, sembra tarata per rendere al meglio fino a 16core.

el-mejo

27-01-2016, 17:23

SKU Xeon Broadwell/Skylake (http://wccftech.com/intel-assures-broadwell-ep-xeon-e52600-v4-processors-q4-15-feature-22-cores-44-threads/)

Broadwell E5 ed E7, dai 22 ai 24 Core, Q1~Q2 2016 14nm

Skylake E5 ed E7, dai 26 ai 28 Core, Q1~Q2 2017 14nm

16 Core zen saranno sufficienti per coprire l'80% del mercato Server?...

tra 16 e 32 in mezzo ci sono parecchi multipli di 4...

Secondo me inizialmente saranno presenti Opteron con al massimo 16 core formati da 2 die come da tradizione Amd. Sucessivamente(q1 2018?), una volta testate per bene le varie fonderie (tmsc, glofo e samsung) e quindi le rese, verranno proposti Opteron fino a 32 core, utilizzando die da 12 e 16 core magari di tipo Zen+ che spero stiano già sviluppando.

Riguardo alle quote di mercato bisognerebbe sapere quali sono le cpu server con maggior volume di vendite: non mi stupirei fossero gli attuali xeon 12 core e inferiori, se non altro per il rapporto performance-costo. Ho dato una rapida occhiata ai prezzi e sembra che sotto i 1500$ Intel venda solo cpu fino a 12 core: i mostri da 16-18 core sono bestie da più di 3000$, fascia di prezzo con richieste credo limitate e in cui Amd farebbe bene non competere allo stato attuale.

epimerasi

27-01-2016, 17:57

okorop

27-01-2016, 19:55

ma ci sarà la possibilità di avere un deca core per desktop magari sui 4 ghz di frequenza con un ipc vicino a un octa intel? attendo sia zen sia le nuove vga amd di fascia alta per pc nuovo :D

AceGranger

27-01-2016, 20:42

ma ci sarà la possibilità di avere un deca core per desktop magari sui 4 ghz di frequenza con un ipc vicino a un octa intel? attendo sia zen sia le nuove vga amd di fascia alta per pc nuovo :D

un decacore AMD dubito visto che a quanto pare dovrebbero essere 8 core monolitici.

Piedone1113

28-01-2016, 11:14

un decacore AMD dubito visto che a quanto pare dovrebbero essere 8 core monolitici.

Mi sembrava di aver capito che adottassero una progettazione modulare e non monolitica, o mi son perso qualcosa?

AceGranger

28-01-2016, 13:03

penso che intendesse dire che il die al massimo sarà da 8 core e quindi due die accorpati per farne 16

la base modulare dovrebbe essere da 4 core con 8mb di l3 condivisa

si quello.

non so se faranno un 12 core monolitico accorpando 3 moduli da 4, visto che se non erro sara solo per il mercato PRo è molto probabile che li ottengano dai 16 fallati

tuttodigitale

31-01-2016, 11:12

a momento di certezze ce ne sono poche. Tra queste tuttavia c'è il fatto che i prodotti ZEN di prima generazione, saranno tutte derivate da un die 8 core monolitico.
Gli Opteron, come da tradizione, saranno disponibile anche in configurazione MCM, ovvero con almeno 2 die sul package.

Per chi se lo fosse perso, Jim Keller lavora per la Tesla: http://www.pcworld.com/article/3027627/tech-events-dupe/guru-behind-apples-a-series-amds-zen-chips-takes-over-teslas-autopilot-hardware.html

Alekx

31-01-2016, 17:16

Seguo :D

tuttodigitale

03-02-2016, 09:13

http://www.anandtech.com/show/10009/amd-launches-excavator-on-desktop-the-65w-athlon-x4-845-for-70

la notizia positiva, che l'athlon rispetto alle previsioni, ha una frequenza di 3,5/3,8GHz contro i 3,4/3,8GHz: vedi OPN5, nella slide seuente:
http://www.tomshw.it/data/images/3/1/8/6/amd-bristol-ridge-apu-family-desktop-am4-43b23af25e86047ab1c55ad2af03ed450.jpg

Radeon80

03-02-2016, 12:06

Per me il fatto che abbiano lanciato l'Athlon 845 su base Excavator è una grande notizia.
Il fatto che abbia il moltiplicatore bloccato e il bus pci-ex 3,0 a 8x non è un problema visto che il bus equivale ad un pci-ex 2.0 x16.
Se arriva in italia sono molto interessato all'acquisto.

capitan_crasy

03-02-2016, 14:56

845 è solo l'antipasto...
Più avanti usciranno le APU basate su Carrizo e anche in versione K...

marchigiano

03-02-2016, 15:41

845 è solo l'antipasto...
Più avanti usciranno le APU basate su Carrizo e anche in versione K...

su AM4?

davo30

03-02-2016, 17:05

In teoria dovrebbe.

In effetti che senso ha buttare fuori sto athlon 845 su FM2+ adesso che tra qualche mese uscirà AM4?
Immagino che poi usciranno gli athlon AM4.
Imho ha senso solo se questo athlon sarà compatibile anche con am4. Altrimenti non ha veramente senso far uscire CPU fm2+ a meno di 4/5 mesi dall'uscita delle Apu am4. A meno che AMD sia in ritardo, cosa più che probabile, e cerchi di tirare ancora la carretta con queste ultime uscite su fm2+ (e le nuove am3+), fino al 2017 quando vedremo BR e SR

Inviato dal mio XT1092 utilizzando Tapatalk

Free Gordon

03-02-2016, 17:40

Radeon80

03-02-2016, 17:45

845 è solo l'antipasto...
Più avanti usciranno le APU basate su Carrizo e anche in versione K...

Che io sappia il resto di Carrizo dovrebbe arrivare su socket AM4 e non FM2+

capitan_crasy

03-02-2016, 17:46

su AM4?

Sicuramente, non mi stupirei di vedere qualche APU Carrizo anche su socket FM2+...

In teoria dovrebbe.

In effetti che senso ha buttare fuori sto athlon 845 su FM2+ adesso che tra qualche mese uscirà AM4?
Immagino che poi usciranno gli athlon AM4.

Questi Athlon Carrizo sono "scarti" di produzione...

Imho ha senso solo se questo athlon sarà compatibile anche con am4. Altrimenti non ha veramente senso far uscire CPU fm2+ a meno di 4/5 mesi dall'uscita delle Apu am4. A meno che AMD sia in ritardo, cosa più che probabile, e cerchi di tirare ancora la carretta con queste ultime uscite su fm2+ (e le nuove am3+), fino al 2017 quando vedremo BR e SR

Inviato dal mio XT1092 utilizzando Tapatalk
Carrizo avrà il doppio controller DDR3 e DDR4 attivo, vediamo se AMD farà dei Carrizo AM4 una sorta di AM3 per i K10 cioè doppia compatibilità sulle RAM...

MICENE89

03-02-2016, 17:53

Leaked Patch Confirms AMD Zen Will Have 32 Cores per Socket (http://techfrag.com/2016/02/02/leaked-patch-confirms-amd-zen-will-have-32-cores-per-socket/)

sgrinfia

03-02-2016, 17:55

davo30

03-02-2016, 18:58

Sicuramente, non mi stupirei di vedere qualche APU Carrizo anche su socket FM2+...

Questi Athlon Carrizo sono "scarti" di produzione...

Carrizo avrà il doppio controller DDR3 e DDR4 attivo, vediamo se AMD farà dei Carrizo AM4 una sorta di AM3 per i K10 cioè doppia compatibilità sulle RAM...

Scusa Crazy, ma gli scarti di quale produzione? L'845 è l'unico esemplare di Excavator/Carrizo desktop uscito

Per quanto riguarda la compatibilità, non c'era il problema del NB/SB che saranno integrati nelle prossime cpu e apu, mentre in FM2+ sono ancora esterni (non so quale, lascio a voi ogni dettaglio tecnico)?

paolo.oliva2

03-02-2016, 19:29

Rieccomi.
Novità su Zen?

P.S.
Ho montato l'8370 con dissi stock.:sofico:
1,3V a 4,4GHz senza fare una piega... Non l'ho testato approfonditamente, ma per il mom le mobo non superano i 41° ed il procio nell'uso normale i 40°.
Non ho fatto girare programmi MT intensivi... dell'RS ne sono sicuro comunque (a naso).
P.S.
rispetto all'8350 ho notato 2 cose:
la prima è che con le DDR3 2400 a 1,65V posso comunque tenere il Vcore NB anche a 1,15V contro invece l'8350 che voleva almeno 1,25V.
La seconda è che per quello che ho fatto, l'8370 mi sembra a metaà strada come funzionamento tra l'8320E e l'8350, nel senso che non mi sembra abbia limiti di OC... nel senso che con il Vcore sale di frequenza come l'8350, soltanto a -0,05/-0,1V pi basso di Vcore richiesto alle stesse frequenze.
Valutando che c on il precedente 8350 dovevo dare 1,425V per 4,3/4,4GHz (in Africa) mentre ora per i 4,4GHz ci do' 1,3V (e non ho provato a scendere ulteriormente), ci ho guadagnato un tot in temperatura.

Grizlod®

03-02-2016, 19:46

Questi Athlon Carrizo sono "scarti" di produzione...

Forse...potrebbe esssere che non l'abbiano messo 'K', xkè salirebbe facile, nel qual caso sarebbe 'scelto', oppure per l'esatto contrario, cioè, sia arrivato al capolinea.

Propendo maggiormente per la prima ipotesi, ma si dovranno attendere i test (review), soprattutto sul voltaggio.

Se ha vcore bassi, potrebbero uscire altri modelli... anche 'K'.

capitan_crasy

03-02-2016, 20:07

Scusa Crazy,

CraSy

ma gli scarti di quale produzione?

Sono gli scarti della produzione delle APU Carrizo e comunque è prassi comune di AMD recuperare questi core (vedi anche FX 4000/6000/ K10 triple/dual core)...
La serie Athlon socket FMx sono gli "scarti" della produzione APU, cioè quelle unità dove la GPU integrata non passa il testing post produzione, quindi al posto di buttarli via disattivano la GPU e gli rinominano Athlon...

L'845 è l'unico esemplare di Excavator/Carrizo desktop uscito

Si, ma ci sarà 835, non so se solo per il mercato OEM oppure anche per quello retail...

Per quanto riguarda la compatibilità, non c'era il problema del NB/SB che saranno integrati nelle prossime cpu e apu, mentre in FM2+ sono ancora esterni (non so quale, lascio a voi ogni dettaglio tecnico)?

Quello che conta è il controller RAM DDR3/DDR4, che abbia FCH integrato o meno non cambia la compatibilità con le infrastrutture FM2+...

marchigiano

03-02-2016, 20:34

Imho ha senso solo se questo athlon sarà compatibile anche con am4. Altrimenti non ha veramente senso far uscire CPU fm2+ a meno di 4/5 mesi dall'uscita delle Apu am4. A meno che AMD sia in ritardo, cosa più che probabile, e cerchi di tirare ancora la carretta con queste ultime uscite su fm2+ (e le nuove am3+), fino al 2017 quando vedremo BR e SR

compatibile no di sicuro, am4 e fm2+ dovrebbero essere totalmente incompatibili (dissipatore forse...)

Sicuramente, non mi stupirei di vedere qualche APU Carrizo anche su socket FM2+...

quindi lo stesso die potrebbero attaccarlo a entrambi i socket, per dire quelli col controller ddr4 fallato li mettono su fm2+ e viceversa

Scusa Crazy, ma gli scarti di quale produzione? L'845 è l'unico esemplare di Excavator/Carrizo desktop uscito

Per quanto riguarda la compatibilità, non c'era il problema del NB/SB che saranno integrati nelle prossime cpu e apu, mentre in FM2+ sono ancora esterni (non so quale, lascio a voi ogni dettaglio tecnico)?

potrebbero mettere il SB on package come gli haswell mobile

sono scarti perchè il die dovrebbe essere quello del 8800p, quindi hanno disabilitato tutta la gpu che metà del controller pcie...

Rieccomi.
Novità su Zen?

P.S.
Ho montato l'8370 con dissi stock.:sofico:

ok ma sei un po OT? :sofico:

capitan_crasy

03-02-2016, 20:49

quindi lo stesso die potrebbero attaccarlo a entrambi i socket, per dire quelli col controller ddr4 fallato li mettono su fm2+ e viceversa

Potrebbe dato che è solo una teoria, ma il doppio controller RAM di Carrizo ha lo stesso principio delle CPU K10 AM3, quindi dipende dalla infrastruttura montata e non dal controller fallato o meno...

marchigiano

03-02-2016, 21:14

ma anche gli fx notebook hanno già il doppio controller?

capitan_crasy

03-02-2016, 21:17

ma anche gli fx notebook hanno già il doppio controller?

Se è un Carrizo tecnicamente si, che poi ci sia una infrastruttura mobile che supporti le DDR4 non saprei...

marchigiano

03-02-2016, 21:35

sisi intendevo il solo die

quindi tutti questi die hanno doppio controller, 4 core e 8 unità grafiche

poi 16 linee pcie immagino, e un link verso il SB

marchigiano

03-02-2016, 22:36

Leaked Patch Confirms AMD Zen Will Have 32 Cores per Socket (http://techfrag.com/2016/02/02/leaked-patch-confirms-amd-zen-will-have-32-cores-per-socket/)

in teoria già oggi potrebbero fare un ex 32 core 120w frequenze attorno ai 2.2/2.4ghz non sarebbe male secondo me.... roba da 1700 punti cinebench 15

shellx

03-02-2016, 23:00

cut...

Per quanto riguarda la compatibilità, non c'era il problema del NB/SB che saranno integrati nelle prossime cpu e apu, mentre in FM2+ sono ancora esterni (non so quale, lascio a voi ogni dettaglio tecnico)?

In base a quale fonte ?

paolo.oliva2

03-02-2016, 23:20

ok ma sei un po OT? :sofico:

:D

Non sapevo che "aspettando Zen" non si possa parlare di BD...
Tra l'altro, se hai letto il mio post per intero, ho scritto "novità su Zen?"
Se nessuno mi ha risposto... dall'8 gennaio ad oggi, di che cosa avete discusso? :D

capitan_crasy

03-02-2016, 23:44

sisi intendevo il solo die

quindi tutti questi die hanno doppio controller, 4 core e 8 unità grafiche

poi 16 linee pcie immagino, e un link verso il SB

E' da Kaveri che nei documenti tecnici il controller RAM potrebbe gestire le DDR4 come le GDDR5 (anche con il K10 a 65nm c'erano accenni al supporto alle DDR3).
Che poi AMD li supporti è un altro paio di maniche...

el-mejo

03-02-2016, 23:44

marchigiano

03-02-2016, 23:45

:D

Non sapevo che "aspettando Zen" non si possa parlare di BD...
Tra l'altro, se hai letto il mio post per intero, ho scritto "novità su Zen?"
Se nessuno mi ha risposto... dall'8 gennaio ad oggi, di che cosa avete discusso? :D

ma diciamo che è stato un po moscio fino a questo 845 che poi è un exacavator quindi ot pure lui :sofico:

davo30

04-02-2016, 10:09

In base a quale fonte ?
Se scorri un po indietro nella discussione c'è tutta una parte riguardante l'argomento

Inviato dal mio XT1092 utilizzando Tapatalk

tuttodigitale

04-02-2016, 10:46

Leaked Patch Confirms AMD Zen Will Have 32 Cores per Socket (http://techfrag.com/2016/02/02/leaked-patch-confirms-amd-zen-will-have-32-cores-per-socket/)
se fosse confermata , si creerà un buco enorme tra il top di gamma consumer 8 core, e quello server da 32.

Che io sappia il resto di Carrizo dovrebbe arrivare su socket AM4 e non FM2+
un athlon 845 non altro che un Carrizo disabilitato lato gpu. AMD potrebbe far debuttare nei prossimi mesi, senza nessuno sforzo di ingegnerizzazione, se non quello di avere die funzionanti in ogni loro parte.

Comunque, un APU XV potrebbe incrementare le prestazioni a livello di gpu del 20-25% su FM2+ grazie al passaggio a gcn1.2, mentre un ulteriore boost è prevedibile grazie alla maggior banda passante messa a disposizione dalle ddr4.
Con Intel così vicina non mi meraviglierei affatto se l'intera produzione passi da Kaveri a Carrizo.

AceGranger

04-02-2016, 11:39

Bella bomba quella dei 32 core per socket! Se si rivelerà corretta dovrebbero fornire abbastanza potenza per competere con gli Xeon Skylake-E di fascia alta.

Riguardo a AM4 spero sia un socket LGA come gli Intel e gli attuali socket server di Amd, son stufo di quei piedini maledetti sulle cpu! :doh:

Il CEO di AMD ha detto poco tempo fa che torneranno a competere con l'80% del mercato server; vorrebbe dire che dovrebbero arrivare a competere bene o male con gli Xeon 14-16 core.
Mi sembra strano che siano 32 core fisici e che arrivino al 14-16 core, perchè allora vorrebbe dire che l'8 core sarebbe simile al 4 core Intel o al massimo al 6 core.

se fossero 16 core fisici vorrebbe dire che, bene o male, l'8 core AMD andrebbe molto simile all'8 core Intel.

io preferirei quest'ultima situazione.

In che senso?

credo intenda che ci sara un divario ampio fra le CPU presentate per la fascia Consumer/Enthusiast e quelle lato Pro, perchè si passera da 8 a 32 core, un divario molto superiore ad Intel dove si passera da 10 a 22 core.

Free Gordon

04-02-2016, 13:29

Tutto ciò credo significhi, meno IPC per core rispetto a Skylake. Tutto starà nel vedere "quanto" meno.. e soprattutto con che consumi. :)

Free Gordon

04-02-2016, 14:11

Sono io il primo a dire che secondo me Zen non raggiungerà skylake come IPC, ma il fatto che ci siano 8 core consumer o 32 core server non vuole affatto dire questo.
Anche Intel ha processori con 18c/32t per server e 8c/16t per workstation.
Non è detto che più core sano indice di minor IPC.

Credo intendano 8 core logici (quindi un modulo Zen) su desktop e 32 core logici (quindi su MCM 4x4) nel settore server...

Il modulo Zen sarà 4+4smt.. Credo che questo significhi che hanno una sistema modulare meno flessibile rispetto ad Intel..cmq pensavo che Intel arrivasse solo a 24core logici su server, per questo pensavo l'ipc di Zen fosse quindi più basso..

AceGranger

04-02-2016, 14:25

Sono io il primo a dire che secondo me Zen non raggiungerà skylake come IPC, ma il fatto che ci siano 8 core consumer o 32 core server non vuole affatto dire questo.
Anche Intel ha processori con 18c/32t per server e 8c/16t per workstation.
Non è detto che più core sano indice di minor IPC.

dipende in che rapporti....

attualmente Intel ha 8 core Desktop e 14 Xeon E5 ( gli E7 li lascerei fuori visto che sono una fascia a parte che AMD non andra nemmeno a coprire e seguono logiche tutte loro ) e fra poco arrivera con 10 Desktop e 22 Xeon E5

quindi parliamo di un rapporto di circa 2:1;

imho, un rapporto 4:1 non credo possa funzionare altrettanto come bilanciamento di prestazioni in entrambe le fasce.

fracama87

04-02-2016, 14:32

magari semplicemente saranno 8c/16t consumer 16c/32c server... magari mi sono perso un passaggio ma non capisco perchè escluderli :D

marchigiano

04-02-2016, 15:11

ma poi sono 32 core + ht? 64 threads? :eek:

secondo voi non sarebbe già possibile fare un EX 32 core visto quello che può fare un FX8800p?

sulle frequenze basse direi che sono al pari di haswell/broadwell, sulle alte c'è da lavorare... forse zen lo farà

AceGranger

04-02-2016, 16:20

Un uccellino mi ha detto che:

si ma non credo che il CEO di AMD intendesse gli E7 nel suo discorso... gli E7 coprono il settore Mission Critical che AMD non ha mai coperto.

poi oh, se sara cosi meglio

epimerasi

04-02-2016, 16:25

magari semplicemente saranno 8c/16t consumer 16c/32c server... magari mi sono perso un passaggio ma non capisco perchè escluderli :D

Non si tratta di pezzi di silicio da 16 o 32 core, ma di moduli che contengono più processori Zen che comunicano fra di loro con un bus apposito

http://wccftech.com/amd-zeppelin-32-x86-cores-vega-10/

AMD is currently working on a Multi Chip Module that is code named Zeppelin. It is thought to contain 32 Zen cores tied together using AMD’s very own Coherent Fabric. The homegrown interconnect will support data rates of upto 100GB/s which is alot faster than what the PCIe interface sustains (around 15GB/s). Not only that but latency has been reduced from 500ns to an unknown but allegedly smaller number. It remains to be seen whether Zeppelin refers only to the Zen processors cluster or the MCM as a whole. The original leak by Fudzilla showed Vega 10 (previously Greenland) graphics connected by Coherent Data Fabric. High Bandwidth Memory (probably on a 2.5D interposer) was also included and clocked at 500 GB/s.

The Zeppelin and Vega 10 based MCM will feature 4 GMIs or Global Memory Interconnects (which constitute the Coherent Data Fabric I suppose) allowing the CPU to converse with the GPU at 100GB/s. The MCM itself will talk to the RAM at 100 GB/s as well – allowing for a very HSA friendly environment and minimum bottleneck throughout the whole process. Each Zen core will be capable of running two threads (thanks to the company’s shift to Simultaneous Multi-Threading). The processor is thought to have 4 DDR4 channels with a capacity of 256GB per channel.

fracama87

04-02-2016, 16:31

Non si tratta di pezzi di silicio da 16 o 32 core, ma di moduli che contengono più processori Zen che comunicano fra di loro con un bus apposito

http://wccftech.com/amd-zeppelin-32-x86-cores-vega-10/

AMD is currently working on a Multi Chip Module that is code named Zeppelin. It is thought to contain 32 Zen cores tied together using AMD’s very own Coherent Fabric. The homegrown interconnect will support data rates of upto 100GB/s which is alot faster than what the PCIe interface sustains (around 15GB/s). Not only that but latency has been reduced from 500ns to an unknown but allegedly smaller number. It remains to be seen whether Zeppelin refers only to the Zen processors cluster or the MCM as a whole. The original leak by Fudzilla showed Vega 10 (previously Greenland) graphics connected by Coherent Data Fabric. High Bandwidth Memory (probably on a 2.5D interposer) was also included and clocked at 500 GB/s.

The Zeppelin and Vega 10 based MCM will feature 4 GMIs or Global Memory Interconnects (which constitute the Coherent Data Fabric I suppose) allowing the CPU to converse with the GPU at 100GB/s. The MCM itself will talk to the RAM at 100 GB/s as well – allowing for a very HSA friendly environment and minimum bottleneck throughout the whole process. Each Zen core will be capable of running two threads (thanks to the company’s shift to Simultaneous Multi-Threading). The processor is thought to have 4 DDR4 channels with a capacity of 256GB per channel.

E questo l'avevo capito. Ma mi pare che non venga specificato come sia composto il modulo e che la mia ipotesi sia perlomeno possibile. :)

tuttodigitale

04-02-2016, 20:06

magari semplicemente saranno 8c/16t consumer 16c/32c server... magari mi sono perso un passaggio ma non capisco perchè escluderli :D

Questa è la mia ipotesi...ovvero che la fascia enthusiast e quella server condivideranno lo stesso socket, esattamente come fa intel. Ovviamente visto che in tutti i casi ci sarà, a quanto sembra, il solito die 8 core monolitico, ci sarebbero "solo" 2 sul package per il modello consumer.

Non si tratta di pezzi di silicio da 16 o 32 core, ma di moduli che contengono più processori Zen che comunicano fra di loro con un bus apposito

quel famodo bus che io dico essere ottico :D.
Il CEO di AMD ha detto poco tempo fa che torneranno a competere con l'80% del mercato server;
Non sappiamo a cosa si riferirse il CEO. Coprire solo in parte il mercato con i prodotti ZEN, non significa necessariamente che il modello di punta sarà più lento per forza complessiva alla cpu da 22 core Intel. AMD parla di mercato server in generale (inclusi powerPC e microserver). in pratica ZEN potrebbe coprire l'80% del mercato server e k12 l'altro 20%....Almeno io non ho letto da nessuna parte che AMD si sia riferita espressamente di server x86, magari sbaglio...

credo intenda che ci sara un divario ampio fra le CPU presentate per la fascia Consumer/Enthusiast e quelle lato Pro, perchè si passera da 8 a 32 core, un divario molto superiore ad Intel dove si passera da 10 a 22 core.
esattamente

el-mejo

05-02-2016, 00:11

Il CEO di AMD ha detto poco tempo fa che torneranno a competere con l'80% del mercato server; vorrebbe dire che dovrebbero arrivare a competere bene o male con gli Xeon 14-16 core.
Mi sembra strano che siano 32 core fisici e che arrivino al 14-16 core, perchè allora vorrebbe dire che l'8 core sarebbe simile al 4 core Intel o al massimo al 6 core.

se fossero 16 core fisici vorrebbe dire che, bene o male, l'8 core AMD andrebbe molto simile all'8 core Intel.

io preferirei quest'ultima situazione.

Zen uscirà il prossimo anno, e per allora ci sarà Skylake-E con 28 core.

Riguardo Haswell-E esiste anche l' E5-2699, un x18 compatibile con le comuni mobo x99 e il sogno bagnato di molti in questo forum :asd:

george_p

05-02-2016, 00:43

Zen uscirà il prossimo anno, e per allora ci sarà Skylake-E con 28 core.

Riguardo Haswell-E esiste anche l' E5-2699, un x18 compatibile con le comuni mobo x99 e il sogno bagnato di molti in questo forum :asd:

Zen è dato per quest'anno non per il prossimo, siamo al 2016 ormai.

The_SaN

05-02-2016, 01:13

Zen uscirà il prossimo anno, e per allora ci sarà Skylake-E con 28 core.

Riguardo Haswell-E esiste anche l' E5-2699, un x18 compatibile con le comuni mobo x99 e il sogno bagnato di molti in questo forum :asd:Mi bagnerei di più con un x10 a 4.2GHz :ciapet:

Comunque Zen esce quest'anno! (che Dio ce la mandi buona)

AceGranger

05-02-2016, 09:24

Zen uscirà il prossimo anno, e per allora ci sarà Skylake-E con 28 core.

- ZEN uscira quest'anno
- i 28 core arriveranno solo per gli Xeon E7, per la serie E5 dovrebbero essere 26.

Riguardo Haswell-E esiste anche l' E5-2699, un x18 compatibile con le comuni mobo x99 e il sogno bagnato di molti in questo forum :asd:

quella è una variante molto particolare di Xeon nemmeno presente nel listino ufficiale; se non ricordo male era stato fatto su "commissione" per alcuni datacenter

e comunque non cambia il rapporto di circa 2:1

davo30

05-02-2016, 10:21

Zen è dato per quest'anno non per il prossimo, siamo al 2016 ormai.
Io pensò di no. Imho SR lo vedremo nel 2017 e BR non prima di settembre. Tant'è vero che verso marzo dovevano apparire già le mobo Am4, di cui a un mese dall'uscita non abbiamo neanche una foto, però abbiamo le "nuove" mobo Am3.....

Inviato dal mio XT1092 utilizzando Tapatalk

Free Gordon

05-02-2016, 10:40

Io pensò di no. Imho SR lo vedremo nel 2017 e BR non prima di settembre. Tant'è vero che verso marzo dovevano apparire già le mobo Am4, di cui a un mese dall'uscita non abbiamo neanche una foto, però abbiamo le "nuove" mobo Am3.....

Spero proprio tu non abbia ragione... :D

davo30

05-02-2016, 11:54

siamo ad inizio febbraio in che senso "dovevano"? nel 2015? volevi dire dovrebbero??? :stordita:

comunque se amd fa slide non va bene (su AM4 di poche settimane fa, inizio anno forse un mese), se non fa annunci 3~6 mesi prima non va bene, se le fa non va bene fa solo parole, se aggiorna vecchie linee di mobo non va bene (anche se stanno uscendo nuove cpu come l'athlon excavator o le apu su BR sempre su FM2+), ecc...
insomma non va mai bene...
:wtf:

I rumor davano per marzo/aprile 2016 l'uscita di alcune mobo am4+, tu a un mese di distanza hai anche visto solo che una foto? Di solito dettagli, immagini e altre cose sulle mobo escono BEN prima di un mese....

davo30

05-02-2016, 11:55

Spero proprio tu non abbia ragione... :D

Lo spero anche io, ma tant'è a 1/2 mesi dall'ipotetica uscita delle Am4 abbiamo avuto delle Am3+, trovata in pieno stile AMD

davo30

05-02-2016, 13:20

per me usciranno ad aprile le mobo, a maggio le apu e a giugno le cpu "athlon"

Q2 insomma

e Zen Q4

però il concetto è un altro, che non va mai bene niente :asd:

Sarò io che sono pretenzioso, che ti devo dire. :D
Pero mi pare che dal 2014 ci siano state SOLO le presentazioni di Zen e Polaris, contornati da refresh, rebrand, ritardi, rimandi e cancellazioni varie. Direi che è giunto il momento di quagliare, anzi è abbondantemente passato. Roadmap con tempistiche e modelli è dal 1920 che non se ne vedono

Sinceramente a me che abbiano tirato fuori mobo da museo del 2011 non mi entusiasma, anzi....

capitan_crasy

05-02-2016, 13:49

I rumor davano per marzo/aprile 2016 l'uscita di alcune mobo am4+, tu a un mese di distanza hai anche visto solo che una foto? Di solito dettagli, immagini e altre cose sulle mobo escono BEN prima di un mese....

Non so quando usciranno le schede AM4 ma Carrizo è già in produzione e il fatto che non mostrino tali schede significa ben poco...

sburnolo

05-02-2016, 14:09

Magari questo giro tengono un basso profilo perchè hanno in mano qualcosa di valido.Speriamo davvero.

Free Gordon

05-02-2016, 16:38

Non so quando usciranno le schede AM4 ma Carrizo è già in produzione e il fatto che non mostrino tali schede significa ben poco...

Intendi dire Carrizo "desktop" giusto?
Perchè il mobile è in produzione da una vita...ma non è a quello che ci riferivamo prima.

capitan_crasy

05-02-2016, 19:23

Intendi dire Carrizo "desktop" giusto?
Perchè il mobile è in produzione da una vita...ma non è a quello che ci riferivamo prima.

Ovvio, anche perchè Athlon 845 non è direttamente derivato dai modelli mobile...

sburnolo

05-02-2016, 21:02

comparativa excavator/skylake 15watt in prospettiva Zen (http://www.anandtech.com/show/10000/who-controls-user-experience-amd-carrizo-thoroughly-tested-x4/16)

la nota negativa per Zen è il test cinebench r15, se amd mantiene il +40% di IPC dichiarato in Zen, Skylake sarà il 41% più veloce rispetto a Zen "clock to clock"
semplicemente facendo così:
A12-8800B 71p a 3.4ghz VS i5-6300U 124p a 3.0ghz (nominali Turbo_ST)

71p/3.4*3.0*1.4 = 88p : Zen normalizzato alla frequenza di Skylake per trovare l'IPC:

124p/88p = 1.41 -> -41%

Quegli excavator hanno metà cache degli steamroller e piledriver "buoni" non si puo' fare un confronto per me.
Sono come le apu dual core che non hanno metà l2 dei quad ma solo un quarto.
Anche l' 845 è una cpu nata per usi particolari limitata anche come linee pci-e.Non penso rispecchi quello che sarebbe il vero excavator.

marchigiano

05-02-2016, 21:17

Ovvio, anche perchè Athlon 845 non è direttamente derivato dai modelli mobile...

come no :mbe:

la nota negativa per Zen è il test cinebench r15, se amd mantiene il +40% di IPC dichiarato in Zen, Skylake sarà il 41% più veloce rispetto a Zen "clock to clock"

rullano bene sti skylake :eek: danno anche una discreta mazzata a broadwell

capitan_crasy

05-02-2016, 22:10

come no :mbe:

E secondo te rinominano una APU fallata con socket diverso e TDP massimo a 35W portando le frequenze quasi a 4.00Ghz???:asd:

LurenZ87

05-02-2016, 22:39

Direttamente da AnandTech:

Additional, 3rd Feb: We have been told by AMD that 'The Athlon X4 845 is based on the "Carrizo" die with the GPU and FCH disabled. The Athlon X4 845 supports DDR3 memory at speeds up to 2133MHz.'. Also, despite the focus on efficiency, the X4 845 will not have a configurable TDP."

http://www.anandtech.com/show/10009/amd-launches-excavator-on-desktop-the-65w-athlon-x4-845-for-70

Inviato dal mio Samsung Galaxy S6 utilizzando Tapatalk

el-mejo

05-02-2016, 23:15

Zen è dato per quest'anno non per il prossimo, siamo al 2016 ormai.

Mi bagnerei di più con un x10 a 4.2GHz :ciapet:

Comunque Zen esce quest'anno! (che Dio ce la mandi buona)

Vero, ma è previsto in contemporanea il lancio anche nel settore server?

Un FMx-derivato è ben meno complesso di un socket compatibile con:

- ddr4 in quad channel
- cpu/apu composte probabilmente da 2 o 4 die "Zen" a seconda della fascia (come dividere i canali di memoria ddr4?)
- supporto apu con HBM (per solo HSA oppure con incluse uscite video?)
- nuovo bus di interconnessione tra le vare cpu (l'Hypertransport non verrà più utilizzato, Amd è uscita dal consorzio)

E il tutto con un minimo di compatibilità in avanti, cosa che una piattaforma FMx-compatibile può permettersi di non avere (fm1 docet)

Temo che il Zeppelin volerà solo nel q1 2017 :stordita:

marchigiano

05-02-2016, 23:41

E secondo te rinominano una APU fallata con socket diverso e TDP massimo a 35W portando le frequenze quasi a 4.00Ghz???:asd:

si non lo dicevamo qualche giorno fa forse sull'altro thread?

Direttamente da AnandTech:

Additional, 3rd Feb: We have been told by AMD that 'The Athlon X4 845 is based on the "Carrizo" die with the GPU and FCH disabled. The Athlon X4 845 supports DDR3 memory at speeds up to 2133MHz.'. Also, despite the focus on efficiency, the X4 845 will not have a configurable TDP."

http://www.anandtech.com/show/10009/amd-launches-excavator-on-desktop-the-65w-athlon-x4-845-for-70

Inviato dal mio Samsung Galaxy S6 utilizzando Tapatalk

ecco vedi

Free Gordon

06-02-2016, 10:00

E secondo te rinominano una APU fallata con socket diverso e TDP massimo a 35W portando le frequenze quasi a 4.00Ghz???:asd:

Io pensavo che BR fosse costruito a 16nm, quindi uno shrink di Carrizo mobile, per desktop, in arrivo verso Giugno...

Avrebbe senso fosse così, farebbero un pò di pratica sul 16nm prima di Zen, mi pare una cosa importante...(una sorta di tic-toc by AMD)

capitan_crasy

06-02-2016, 10:32

si non lo dicevamo qualche giorno fa forse sull'altro thread?

ecco vedi
Ma vedi cosa???:asd:
Le linee produttive di Carrizo Mobile non c'entrano una mazza con le soluzioni destinate ad desktop, anche perchè le versioni mobile sono studiate e costruite su TDP e mercati completamente diversi!
Comunque siamo andati fin troppo OT...

Io pensavo che BR fosse costruito a 16nm, quindi uno shrink di Carrizo mobile, per desktop, in arrivo verso Giugno...

Avrebbe senso fosse così, farebbero un pò di pratica sul 16nm prima di Zen, mi pare una cosa importante...(una sorta di tic-toc by AMD)

AMD al 90% utilizzerà GF per la produzione di ZEN e derivati quindi parliamo di 14nm di derivazione Samsung.
Carrizo AM4 sarà ancora a 28nm, non ci sono gli spazzi e ne tanto meno i soldi per fare un die shrink di Bulldozzer e (soprattutto) GPU GNC per il solo mercato APU desktop per poi essere sostituito l'anno dopo da soluzioni ZEN (magari +) e new GCN.

capitan_crasy

06-02-2016, 11:47

in effetti pensandoci bene dovresti avere ragione, anche perché se davvero a 3.4ghz l'excavator A12-8800B fa 71p al cinebench ST vorrebbe dire farne 85~88 alla stessa frequenza del 8350 (4.1~4.2ghz), quando in realtà questo ne fa ~96, cioè avrebbe il -9~13% di IPC rispetto a Piledriver :confused:

bah, c'è qualquadra che non cosa :asd:

Quegli excavator hanno metà cache degli steamroller e piledriver "buoni" non si puo' fare un confronto per me.
Sono come le apu dual core che non hanno metà l2 dei quad ma solo un quarto.
Anche l' 845 è una cpu nata per usi particolari limitata anche come linee pci-e.Non penso rispecchi quello che sarebbe il vero excavator.

Siamo completamente OT, per cortesia andiamo sull'altro thread...

Free Gordon

06-02-2016, 14:16

AMD al 90% utilizzerà GF per la produzione di ZEN e derivati quindi parliamo di 14nm di derivazione Samsung.
Carrizo AM4 sarà ancora a 28nm, non ci sono gli spazzi e ne tanto meno i soldi per fare un die shrink di Bulldozzer e (soprattutto) GPU GNC per il solo mercato APU desktop per poi essere sostituito l'anno dopo da soluzioni ZEN (magari +) e new GCN.

Si dicevo 16 ma se son 14 Sammy va bene uguale ;)

Ah ok, quindi BR sarà a 28nm...hmmm...la vedo dura abbassare di molto i consumi, rimanendo sul vetusto 28... e avendo delle frequenze desktop..

Hmm...pensavo BR fosse qualcosa di meglio, a questo punto non credo propro sarà un'APU rivoluzionaria dal pdv dell'efficienza perf/watt. :rolleyes:

sburnolo

06-02-2016, 16:33

Siamo completamente OT, per cortesia andiamo sull'altro thread...

Scusa tanto ma io non vedo nessun OT.Se è OT commentare che per me non è corretto prendere i carrizo-excavator attualmente in commercio per stimare le prestazioni di ZEN non vedo cosa possa essere in tema visto che parliamo di qualcosa di cui si conosce ben poco.

capitan_crasy

06-02-2016, 17:02

Scusa tanto ma io non vedo nessun OT.Se è OT commentare che per me non è corretto prendere i carrizo-excavator attualmente in commercio per stimare le prestazioni di ZEN non vedo cosa possa essere in tema visto che parliamo di qualcosa di cui si conosce ben poco.

Giustificare un argomento OT come "per stimare le prestazioni di ZEN" quando non sappiamo neanche come è fatto sta benedetta CPU non reggie neanche in assenza di gravità...:O
Quando avremo notizie certe ben venga un confronto con excavator ma adesso è pretenzioso stimare qualcosa su teoremi legati ad una percentuale (+40%) che fra l'altro è fine a se stessa.

sburnolo

06-02-2016, 17:19

Appunto è quello che intendo io;)
Io non ho fatto nessuna stima ho esattamente detto il contrario.

davo30

10-02-2016, 18:13

http://wccftech.com/amd-zen-opteron-processor-32-core/

el-mejo

10-02-2016, 18:48

http://wccftech.com/amd-zen-opteron-processor-32-core/

8 canali di memoria, cioè un bus a 512bit! Con delle miserabili ddr4 2133hmz sono 136GB/s! :eek:

Che razza di socket userà? Un dimm ddr4 ha 284 pin e la cpu deve gestirli direttamente: con 8 moduli si arriverebbe a 2272 linee/pin solo per le memorie.

Sicuramente alcuni sono per l'alimentazione, terra e altre cose che non conosco (:D), ma fossero anche 2000 siamo ad un numero enorme, come tutto l'LGA 2011-3 usato da Intel!!!

el-mejo

10-02-2016, 23:56

Se un bus è a 512bit serviranno 512 pin per i dati più il bus indirizzi che saranno una ventina di pin, più ali, ecc. non arrivi certo a 2272, saranno massimo un migliaio di pin.
Molti segnali sono in comune.

Invece credo siano molti di più...

Ho trovato questo diagramma dei pinout del socket lga 1156 e 1155

http://images.bit-tech.net/content_images/2010/04/intel-sandy-bridge-details-of-the-next-gen/intel-socket.png

e come puoi vedere quasi metà del socket, quindi più o meno 500 pin, servono a gestire i due banchi di ddr3 da 64bit ciascuno, che guarda caso hanno 240 connettori.

Molti saranno inutilizzati nei moduli privi di buffer e ECC, ma come socket devi comunque supportare quelle funzioni, in particolare se viene usato anche in ambito server/workstation come succede sia con lga 1151 e 2011-3 con i vari Xeon.

Questo problema del numero elevato dei pin per la gestione delle memorie nelle schede grafiche, che è noto necessitano di bus molto ampi è stato parzialmente mitigato dall'introduzione delle gddr5, che come caratteristica tecnica necessita di meno linee rispetto alla gddr3 e gddr4, con minor aggravio nella progettazione dei pcb. ;)

Per gestire le HBM, che arrivano con 4 die a 4096 bit effettivi, si è dovuto ricorrere a un interposer stampato direttamente su silicio: chissà che pinout ha Fiji per gestire quelle memorie!:eek:

capitan_crasy

11-02-2016, 00:23

http://wccftech.com/amd-zen-opteron-processor-32-core/

http://i.imgur.com/tlz1Bns.jpg

32 core/64 thread, octa channel DDR4...
Sti ca:eek:i!!!!

fraussantin

11-02-2016, 00:31

http://i.imgur.com/tlz1Bns.jpg

32 core/64 thread, octa channel DDR4...
Sti ca:eek:i!!!!

si ma è roba professionale.

non credo che la roba per ''noi'' avra più di 8 core.

The_SaN

11-02-2016, 01:12

Un 8+8 bello spinto sarebbe un bel traguardo per il mercato consumer. Anche perchè già un 16+16 non sarebbe molto sfruttato secondo me...

fraussantin

11-02-2016, 09:04

AceGranger

11-02-2016, 09:26

quindi 8 core adesso sono diventati pochi su desktop consumer? :stordita:
capisco che i semi-pro risparmiano con queste fasce invece che puntare agli xeon, ma è comunque una nicchia; poche storie AMD è scomparsa letteralmente da troppo tempo sugli OEM dei centri commerciali

...e comunque non ci vorrà molto che proporrà "scarti" da più di 8 core...

e ma le soluzioni doppio/triplo/quadruplo presumo avranno un socket diverso da quello consumer; anche perchè avranno piu channel di memoria

Intel ha troppo potenziale( economico ,commerciale , e strategico) per far si che amd gli faccia le scarpe.

Quindi io non sono ottimista.
Se intel sta dormendo probabilmente è perche ha fonti attendibili che zen andrà come fiji

io sono un po preoccupato per la frase "80% mercato server" e 32 core; farebbe pensare che l'8 core AMD sia molto piu vicino al 6 core che all'8 core Intel.

AceGranger

11-02-2016, 09:53

non ho capito la prima frase

che si, arriveranno sicuramente versioni con meno core, pero non credo potranno essere utilizzate sul socket consumer.

sono curioso di vedere come gestiranno i channel con quel tipo di processori, perchè il 32 core è fatto da 4 moduli da 8 core ciascuno con un dual channel; l'8 channel di AMD non credo sara un "vero e proprio 8 channel", perchè ogni core ha accesso diretto solo ad un dual channel, quindi es. il die numero 1 per accedere ad uno degli altri 6 channel dovra necessariamente passare per un'altro die, e credo sia quello il motivo della nuove interconnessione interna veloce, dovra sostenere uno scambio consistente di dati.

Dubito che faranno CPU con channel in meno perchè non sarebbe il massimo della vita da gestire a livello di MB e moduli di memoria, es. il 12 core sara sempre 8 channel con 3 core attivi per ogni die.

capitan_crasy

11-02-2016, 10:22

si ma è roba professionale.

non credo che la roba per ''noi'' avra più di 8 core.

Naturalmente...
Dopotutto questa anteprima viene dal CERN dove utilizzerà tali soluzioni.
La mia affermazione di stupore era riferita ad una possibile soluzione CPU composta da 2/4 DIE su un solo package; oppure AMD con i 14nm FinFET è in grado di costruire DIE monolitici mostruosi???:sofico:

AceGranger

11-02-2016, 10:27

Naturalmente...
Dopotutto questa anteprima viene dal CERN dove utilizzerà tali soluzioni.
La mia affermazione di stupore era riferita ad una possibile soluzione CPU composta da 2/4 DIE su un solo package; oppure AMD con i 14nm FinFET è in grado di costruire DIE monolitici mostruosi???:sofico:

in grado è in grado, come lo è sempre stata; non lo ha mai fatto perchè non ha il mercato di Intel e non è economicamente sostenibile per lei farle die monolitici di quelle dimensioni.

BatBerserk

11-02-2016, 12:13

scusate ragazzi.. chiedo qua che in un post dedicato non mi è stato dato conto..
siccome mi volevo fare una seconda config all'uscita di ZEN.. qualcuno è a conoscenza se sarà mantenuto l'attacco per il dissipatore come per l'attuale AM3+??
siccome il LEPA AIO 120 è ad un prezzo veramente basso per ora.. starei pensando all'acquisto..
un sammaritano che ne sappia..:mc: :mc: :D :D

Ren

11-02-2016, 13:07

http://i.imgur.com/tlz1Bns.jpg

32 core/64 thread, octa channel DDR4...
Sti ca:eek:i!!!!

Non per fare il pignolo:p , ma SMT sta per Simultaneous multithreading. Questa slide non mi convince molto...

Ren

11-02-2016, 13:16

io sono un po preoccupato per la frase "80% mercato server" e 32 core; farebbe pensare che l'8 core AMD sia molto piu vicino al 6 core che all'8 core Intel.

Se fossi AMD inizialmente non mi concentrerei di certo sul 8 core per noi comuni mortali:p .
Meglio puntare sul segmento workstation/server 1-2 socket.

Intel ha annunciato un 10core ed io credo che AMD possa competere solo se parte con i 16core monolitici.

Piedone1113

11-02-2016, 13:20

Non per fare il pignolo:p , ma SMT sta per Simultaneous multithreading. Questa slide non mi convince molto...

Non so, per caso Simultaneous multithreading è coperto da qualche diritto o registrato?

Ren

11-02-2016, 13:22

Non so, per caso Simultaneous multithreading è coperto da qualche diritto o registrato?

No, viene usato da Oracle,IBM, intel etc... (anche la FPU di bulldozer è SMT)

fraussantin

11-02-2016, 13:47

far le scarpe, ma pensi ancora che possa fare una cpu migliore di Intel? tutto questo senza fab e dopo anni su bulldozer, ma dove vivi?

ah ok ho capito, tu sei un altro che dice che fiji va male e che nelle gpu non c'è concorrenza e tutto il resto

ma magari facesse con zen quello che ha fatto con fiji :asd:
sarebbe un mezzo miracolo!

beh la intediamo alla stessa maniera.

cmq se se ne esce con un qualcosa che non sia almeno paragonabile a un i7 serie 4 o serie 6 fa il botto.

per quello ho paragonato fiji. perche funzionano , ma non sono entrate cmq.

se poi se ne escono con un 8 core tipo quelli della intel a 300 euro su piazza il mondo cambierà davvero. ma non ci credo.

epimerasi

11-02-2016, 14:18

Non per fare il pignolo:p , ma SMT sta per Simultaneous multithreading. Questa slide non mi convince molto...

Considera che è una slide di un talk tecnico del CERN.

https://cds.cern.ch/record/2128536?ln=ja (slide n 13)

Chi parla si occupa del datacenter e magari è abituato a pensare in termini di Symmetric Multi Processing (l'implementazione multiprocessore lato OS).

Potrebbe essere un semplice lapsus di questo tipo.

capitan_crasy

11-02-2016, 14:21

Non per fare il pignolo:p , ma SMT sta per Simultaneous multithreading. Questa slide non mi convince molto...

In che senso?
La provenienza è sicura e arriva direttamente dal CERN...
Clicca qui (minuto 12.30) (https://cds.cern.ch/record/2128536?ln=ja)

marchigiano

11-02-2016, 14:23

Non per fare il pignolo:p , ma SMT sta per Simultaneous multithreading. Questa slide non mi convince molto...

vuol dire che due core fanno lo stesso lavoro, così giusto per sprecare energia :sofico:

Ren

11-02-2016, 14:35

Considera che è una slide di un talk tecnico del CERN.

https://cds.cern.ch/record/2128536?ln=ja (slide n 13)

Chi parla si occupa del datacenter e magari è abituato a pensare in termini di Symmetric Multi Processing (l'implementazione multiprocessore lato OS).

Potrebbe essere un semplice lapsus di questo tipo.

Forse si riferisce al fatto che in bulldozer la FPU era SMT ed i core int CMP, quindi asimmetrici.

Zen ha un SMT (Simultaneous multithreading) per tutte le unità di calcolo.

Grizlod®

11-02-2016, 14:42

Non per fare il pignolo:p , ma SMT sta per Simultaneous multithreading. Questa slide non mi convince molto...AMD, nelle sue slide ufficiali, scrive SMT, pur non specificando l'acronimo. Con ciò, non escludo lo chiamerà 'Simmetrical', anche per una differente implementazione dello stesso, pur perseguendo l'identico fine.
L'importante è che NON si debba (cioè le SH) programmare appositamente per esso, vale a dire che se il Sistema Operativo (in Monitoraggio Risorse):
http://s26.postimg.org/osbclhw7d/GPmr.jpg (http://postimage.org/)

per una CPU 8 core fisici, vedrà 16 Processori, sarà OK, viceversa, sarebbero [email protected] acidi veramente. IMHO.

Ren

11-02-2016, 14:55

Con 8 canali DDR4 si ritroveranno due socket distinti per server, così tanto per complicarsi la vita...:p

A questo punto l'octa-core monolitico credo sarà solo per AM4...

Se anche le CPU sono a 14nm, non vedo spazio per TSMC, il che è un bene soprattutto per i costi di layout.

Free Gordon

11-02-2016, 17:02

Intel ha troppo potenziale( economico ,commerciale , e strategico) per far si che amd gli faccia le scarpe.

Quindi io non sono ottimista.
Se intel sta dormendo probabilmente è perche ha fonti attendibili che zen andrà come fiji

Se andasse come Fiji significherebbe un sostanziale pareggio... ;) e credo che questa cosa andrebbe oltre ogni più rosea aspettativa di un qualunque AMD fan con un pò di sale in zucca... :sofico:

Free Gordon

11-02-2016, 17:03

ma magari facesse con zen quello che ha fatto con fiji :asd:
sarebbe un mezzo miracolo!

ma infatti! :D

batou83

11-02-2016, 18:40

Con 8 canali DDR4 si ritroveranno due socket distinti per server, così tanto per complicarsi la vita...:p

Nella news di hwupgrade si diceva che ogni processore (e quindi ogni socket) avrà singolarmente otto canali. L' opteron in sè è già double die quindi può gestire 2x4 canali.

Ren

11-02-2016, 18:46

Nella news di hwupgrade si diceva che ogni processore (e quindi ogni socket) avrà singolarmente otto canali. L' opteron in sè è già double die quindi può gestire 2x4 canali.

Ed io che ho detto...;)

Zen avrà un socket per gli opteron monodie 4canali ed un altro tipo di socket per le versioni doppio die. Non credo che AMD sforni solo mostri da 32core (più le versioni di scarto).

Intel invece avrà un solo tipo di socket server, dato che è 4channel.

epimerasi

11-02-2016, 19:06

Nella news di hwupgrade si diceva che ogni processore (e quindi ogni socket) avrà singolarmente otto canali. L' opteron in sè è già double die quindi può gestire 2x4 canali.

In realtà da quello ceh dice il tizio del CERN il singolo die va pensato come 4 die integrati in un unico pezzo di silicio.*
Saranno quindi 4 processori e un double channel per ogni processore.

Bisogna vedere cosa userà AMD per connettere i processori sullo stesso pezzo di silicio (ogni processore deve poter accedere alla memoria degli altri in qualceh modo passando tramite gli altri processori).

*stessa slide che abbiamo postato prima

Ren

11-02-2016, 19:27

In realtà da quello ceh dice il tizio del CERN il singolo die va pensato come 4 die integrati in un unico pezzo di silicio.*
Saranno quindi 4 processori e un double channel per ogni processore.

Il tizio del Cern dice che è un dual die, ognuno da 16core.;)

The_SaN

11-02-2016, 19:57

Se saranno 2 die da 16+16 credo che ci sarà una netta separazione tra server e consumer.
Faccio fatica a credere che il processore desktop arrivi a 16+16...vedo molto più probabile un 8+8 con frequenze tra i 3.5-4.0GHz.

ziobepi

11-02-2016, 20:00

Il tizio del CERN ha fatto le slide con le stesse informazioni che abbiamo noi,
forse qualcuna in meno :O

Ren

11-02-2016, 20:12

Il tizio del CERN ha fatto le slide con le stesse informazioni che abbiamo noi,
forse qualcuna in meno :O

Può essere dato che non ha azzeccato nemmeno la sigla esatta dell'SMT...:sofico:

Se saranno 2 die da 16+16 credo che ci sarà una netta separazione tra server e consumer.
Faccio fatica a credere che il processore desktop arrivi a 16+16...vedo molto più probabile un 8+8 con frequenze tra i 3.5-4.0GHz.

Per desktop non credo useranno i doppi die.

The_SaN

11-02-2016, 20:45

Per desktop non credo useranno i doppi die.Esatto, quindi a quanto pare avremo 2 linee di produzione separate.
Un 8+8 monolitico per desktop e un 16+16 monolitico server, che avrà pure la versione 32+32 a doppio die.

Ren

11-02-2016, 21:10

Esatto, quindi a quanto pare avremo 2 linee di produzione separate.
Un 8+8 monolitico per desktop e un 16+16 monolitico server, che avrà pure la versione 32+32 a doppio die.

Avere un doppio die significa sprecare spazio per l'interconnesione(aggiuntiva), inoltre aumentano i costi del package.

Su desktop AM4 i canali DDR4 sono due, quindi sembra ragionevole pensare al massimo ad una versione 8 core single die.

Sentendo il tizio del CERN ad oggi esiste un solo die da 16core con quad-channel DDR4. Unendo due die su un singolo socket/package abbiamo il 32core 8channel.

tuttodigitale

12-02-2016, 19:10

Avere un doppio die significa sprecare spazio per l'interconnesione(aggiuntiva), inoltre aumentano i costi del package.
ma può essere anche l'unica strada percorribile. I Phenom, i primi quad core nativi, hanno avuto problemi non indifferenti anche per questo motivo.
Su desktop AM4 i canali DDR4 sono due, quindi sembra ragionevole pensare al massimo ad una versione 8 core single die.
Premesso che l'ambito desktop è ampio. Ad oggi non sappiamo quale sia il concorrente di ZEN x8. AM4 è la piattaforma mainstream: è compatibile con APU da pochi spicci e sembrerebbe limitata a soli 95W.
Come diecevo qualche pagina dietro, nulla vieta ad AMD di destinare alla fascia alta del mercato una piattaforma quad-channel esattamente come fa Intel con il socket 2011. A pensarci bene si, deve offrire prestazioni adeguate per spingere gli acquirenti a versare 500+ euro per una a cpu. 12-16 core ZEN credo che possono bastare...

Sentendo il tizio del CERN ad oggi esiste un solo die da 16core con quad-channel DDR4. Unendo due die su un singolo socket/package abbiamo il 32core 8channel.
Ti sarei grato, se postassi l'intervento, non lo trovo :cry:
INTEL anni fa ha commercializzato una soluzione MCM con 3 die dual core, con cache l3 da 16MB (pazzesco per l'epoca). Il problema è che i core usavano il front side bus, che diventava inevitabilmente un collo di bottiglia con configurazioni a 24 core. k10 nonostante i core in meno in configurazione quad-socket si faceva rispettare grazie all'hyperTransport :cool:

Non vorrei che il tizio abbia detto semplicemente che sarà una soluzione MCM come gli attuali Opteron.

E' più a titolo di curiosità. Se ZEN x16 vedrà la luce nel desktop, avere un die monolitico o due die separati non ci cambia niente.

Allora notizie più o meno ufficiose, affermano che:
Le proposte di AMD potrebbero avere un TDP massimo di 250W. APU, CPU o addirittura entrambi.

Le APU HPC si mormora che avrà 4 die, 2 X ZEN e 2 X GPU Polaris (e questo spiegherebbe perchè le gpu escono dagli stessi stabilimenti di ZEN...) collegate per tramite del nuovo bus. Questa notizia smonterebbe il die monolitico x16, a meno che AMD non abbia intenzione di fare APU 1xZEN e 3XGPU.

viene riportato che le soluzioni ZEN avranno un massimo di 8 core per chip. A chi credere?
http://wccftech.com/amd-zen-opteron-processor-32-core/

Ren

13-02-2016, 13:59

Se hai un die sotto i 300mm2 non è intelligente andare off-chip(die) con un bus serdes che consuma e occupa più area di un bus interno.

MCM evita di usare chip enormi che hanno rese imbarazzanti, ma aggiunge una voce di costo/watt che non è giustificata con chip piccoli (8core senza GPU).

Intel preferisce sfornare chip enormi che pagano dal punto di vista delle performance, ma costano uno sfacelo, inoltre sono costretti ad integrare quel aborto di homagent(ruba mm2) sopra i 10core.

tuttodigitale

13-02-2016, 20:07

@AceGranger
Nelle versioni da 10 e più core Haswell, sono presenti due memory controller dual channel. Da questo punto di vista, sembrerebbe Intel a frammentare di più le risorse , ma AMD si prende la rivincita (si fa per dire) con la partizione della cache l3, che richiede un'aumenta richiesta di bandwidth per mantenere la coerenza dei dati tra le stesse.

Possono nascere problemi, che sono per lo più di natura software, ma ZEN x8 consumer dovrebbe comunque essere una soluzione con un singolo IMC.

A questo livello di informazioni è prematuro dire con quale configurazione di core venga gestito l'octa channel.
Andiamo per ipotesi, solo per sviluppare un piccolo esempio.
Il die 16 core , è composto da 4 moduli, che li possiamo chiamare per semplicità T,X,Y,Z. e poniamo che alle singole coppie T-X e Y-Z fa capo un IMC dual channel (quad channel per die).
Ci potrebbero essere configurazioni del tipo 4+3+3+2, ma anche 4+4+4+0 (intel usa 8+4 e 10+8), l'importante è che venga istruito per bene il sistema operativo.
Deve essere consapevole che un core appartenente ad X non può accedere ad una locazione di memoria, se non attraverso i moduli Y-Z, e quindi farebbe bene ad usare uno dei core appartenenti a questo sottogruppo. E allo stesso tempo evitare, di assegnare un thread a minchçm. Ovviamente non è così semplice, è inevitabile che i core dovranno accedere a dati che possono leggere solo attraverso l'impegno di altri core, ma evita che ci sia una competizione diretta dei core che una condivisione delle risorse porta inevitabilmente con sé.

Ma ripeto non è la novità in sè, se non il fatto che mentre nelle soluzioni Intel (parlo dei die a 12 e 18 core) la partizione IMC/L3 è la medesima, sembrerebbe che AMD pone un ulteriore livello di distinzione, almeno che ad ogni modulo non faccia capo un singolo IMC single channel.

Piedone1113

13-02-2016, 20:39

el-mejo

13-02-2016, 21:47

Fino a poco tempo fa TSMC aveva come dimensione max 300mm2 per la produzione (mi sembra 308) confermi questo limite?

GM200, il chip di GTX 980ti e Titan X è di ben 601mm^2 ed è prodotto da TSMC, chiaramente a 28nm.

Se invece intendevi limiti con i 14/16nm non saprei...

Ren

13-02-2016, 21:55

Fino a poco tempo fa TSMC aveva come dimensione max 300mm2 per la produzione (mi sembra 308) confermi questo limite?

Non esistono limiti di dimensioni, ma limiti di portafoglio:sofico: .

Per i processori la dimensione massima(costo) è sotto i 700mm2.

tuttodigitale

13-02-2016, 23:23

Fino a poco tempo fa TSMC aveva come dimensione max 300mm2 per la produzione (mi sembra 308) confermi questo limite?
Raja koduri ha detto che con Fuji si sono fermati a "soli" 596mmq, perchè erano arrivati a limite per quanto riguarda la dimensione dell'interposer, costruito con la litografia a 65nm ed ha un'area di 1011mmq.

Dubito che i 14-16nm, non permettano di superare i 600mmq. Non parlo di convenienza, ma di limiti fisici del reticolo usato dalle FAB. Certo all'inizio le soluzioni maxi saranno da evitare. Infatti, i 16nm non permettono, a dispetto del nome, un livello di integrazione 4 volte maggiore ai 28nm. 300mmq come massimo sembrano pochini.

Tuttavia, e mi scuso per il piccolo OT; credo che a questo giro Raja Koduri voglia riportare la sezione grafica ai fasti di un tempo: è stato uno spreco enorme non sfruttare le doti nel gaming del vliw4 e 5, con chip da 500 e più mmq, limitandosi a soli 350mmq, per giunta che consumavano meno a parità di mmq, ma perchè?

AMD avrebbe potuto stradominare il mercato consumer per 4 anni di fila.:rolleyes:

tuttodigitale

14-02-2016, 11:03

io sono un po preoccupato per la frase "80% mercato server" e 32 core; farebbe pensare che l'8 core AMD sia molto piu vicino al 6 core che all'8 core Intel.
ma il mercato server è fatto anche di gpu discrete e micro-server e di soluzioni RISC.
E' una frase che lascia molto spazio ad interpretazioni. Potrebbe stare a significare che 80% del mercato server sarà coperto dalle soluzioni ZEN e il restante 20% da k12 :D

Un die nativo, a 16 core, dubito che sarà relegato alla sola fascia server (non è nello stile di AMD). Potrebbe comunque essere una soluzione dual channel, con 2 canali disabilitati, compatibile con AM4, cosa assolutamente impossibile per una configurazione MCM. Per la gioia di noi smanettoni.

qui (http://vrworld.com/2016/02/12/cern-confirms-amd-zen-high-end-specifications/)si dice che ZEN sia un'architettura 6-wide :eek: E' possibile? Se è così devo ricredermi sull'ipc basso di ZEN.

el-mejo

14-02-2016, 12:15

Tuttavia, e mi scuso per il piccolo OT; credo che a questo giro Raja Koduri voglia riportare la sezione grafica ai fasti di un tempo: è stato uno spreco enorme non sfruttare le doti nel gaming del vliw4 e 5, con chip da 500 e più mmq, limitandosi a soli 350mmq, per giunta che consumavano meno a parità di mmq, ma perchè?

AMD avrebbe potuto stradominare il mercato consumer per 4 anni di fila.:rolleyes:

L'architettura vliw era molto efficente nella grafica ma limitante per il gpgpu: hanno sacrificato un po di efficenza nel 3d per guadagnarne nei calcoli generici.
Purtroppo questo non ha aiutato Amd a guadagnare grosse quote di mercato in quel settore, ma almeno non è rimasta indietro.

Inoltre non escludo che questa efficenza andasse a farsi benedire implementando in hardware le feature tipiche delle gpu dx12/vulkan.

tuttodigitale

15-02-2016, 10:57

Non sono riuscito a visionare l'intervento del tizio del Cern (ho solo io questo problema?). Chiedevo conferma a voi.:stordita:

Per me no. Non vorrei che per 6-wide, l'autore dell'articolo si riferisse al numero delle pipeline integer :doh: . Credo che il front-end sia stato ereditato da BD, già adatto per offrire prestazioni pari al +70-80% rispetto al singolo core Piledriver. E forse non è neppure un caso, se si siano limitati ad un modesto +40%.

Notavo comunque, che il modello di punta broadwell-E, avrà solo 3,5GHz di frequenza turbo e 3GHz di base. Anche con un ipc non elevatissimo potrebbe fare bene, se non addirittura eccellere, nelle prestazioni core to core.

La frequenza base di BR è stimata in 2,7GHz su 28nm planari, unito ai miglioramenti pubblicizzati da TSMC (ok non è GF, ma giusto per rendere l'idea) di +35% a partà di consumi, la frequenza base potrebbe essere di ben 3,6GHz con un efficienza assai elevata e come limite superiore avere 4,8GHz (difficile, che il processo low power di Glofo permetta tanto, ma comunque sempre più bassa rispetto ai 5GHz+ previsti sui 32nm, non è detto che sia impossibile raggiungerla in turbo mode, oggi i 4GHZ sono raggiunti con le librerie ad alta densità...).

Ecco non sfacciamoci la testa prima del tempo, anche qualora fosse confermato il "basso" IPC. La storia è piena di architetture che sono rinate da un semplice die shrink (vedi k10 dai 65 ai 45nm) e ce ne sono anche altrettante che hanno lasciato le penne (k8 dai 90 ai 65nm). Notare che l'andamento del processo produttivo, sembra essere simile a quello di Windows: un prodotto di M€rda, seguito da uno Eccellente. Questa è la volta buona.:read:

paolo.oliva2

18-02-2016, 23:16

Per me l'incognita rimane pur sempre il PP silicio... non tanto a livello di TDP/transistor (perchè tanto un 14nm foss'anche riuscito malissimo deve comunque avere un totale di guadagno sul 28nm Bulk GF), ma sulla frequenza.

Intendiamoci... fare previsioni sull'incremento IPC è sacrosanto, ma tanto parliamo sempre di una forbice dal +40% (medio o di picco) a salire...

Io mi accontenterei alla grande di un +30% ma su frequenze di 4GHz... avere un IPC superiore del 50% ma con frequenze def di 3GHz, significherebbe meno.

Non ho seguito molto il TH ultimamente... ma per quel poco che ho letto, Zen non sembra lesinare in fatto di numero di core a die nativo. Insomma, se vociferano di Zen 32 core, nel desktop anche metà di core sarebbe una potenza super in MT a prescindere da qualsiasi frequenza/IPC Zen possa avere... poi se già il modulo di Excavator in MT 2 TH supera il core Intel + SMT di ultima generazione a parità di clock, Zen con aumento di IPC in accoppiata all'SMT, sarebbe un X8 16TH, anche se andasse a 3GHz supererebbe tranquillamente in MT anche un 6700K.

Alekx

19-02-2016, 14:52

DamyLv

19-02-2016, 15:05

ancora calma piatta riguardo le presunte novità che si vociferavano in arrivo per marzo?

capitan_crasy

19-02-2016, 15:14

ancora calma piatta riguardo le presunte novità che si vociferavano in arrivo per marzo?

quali novità?

Phopho

19-02-2016, 16:11

che l'8 core vada più del 6700k è d'obbligo sennò saremmo nella stessa condizione di zambezi e sandy bridge :read:

è il minimo che mi aspetto da zen. sono in fiduciosissima attesa :sperem:

che si riferisse ad AM4 (socket in comunione con Zen) e Bristol Ridge? :confused:

penso di si... non ci dovevano essere le prime "spoilerate" sulle mobo intorno a marzo? :stordita:

paolo.oliva2

19-02-2016, 22:08

mah, ho l'idea che BR uscirà tra Q2 e Q3 (tra maggio e settembre) e quindi per le mobo è un po presto, usciranno 1 o 2 mesi prima, per tanto Zen lo vedo più nel Q1 2017, tra un annetto anche penso sia meglio per loro se riescano a commercializzarle nel Q4 2016

fare previsioni sulle apu/cpu ormai è un impresa :asd:

Però se i beta di Zen erano stati annunciati a novembre 2015, cacchio q1 2017 sarebbe più di 1 anno, veramente troppo se si pensa che sarebbe lo stesso periodo di tempo che c'è stato per Zambesi, ma quella volta c'erano enormi problemi di silicio e si vociferava che Zambesi era un BD castrato (e quindi modificato) per rientrare nei 125W con 8 core e una frequenza maggiore del 45nm.

Le ultime di Zen si sapeva che i beta non avevano problemi di bug particolari e che il silicio aveva soddisfatto le aspettative... quindi è tutto nell'interesse di AMD, sia per il settore server che per il desktop high accelerare i tempi.
Inoltre quella volta con Zambesi il 32nm SOI doveva soddisfare sia i tempi di Llano c he quelli di BD, ma pur sempre nella stessa catena... mentre oggi gli APU sarebbero nel 28nm Bulk e Zen nel 14nm finfet, ed ovviamente sono silici con trattamenti talmente differenti (idem le apparecchiature) che non possono coesistere nella stessa catena.

Ma a parte le aspettative e quant'altro, per me non è tanto chi l'avrà più lungo, ma la speranza più o meno concreta di quanto si pagherà in futuro per la stessa potenza, perchè oggi abbiamo un 6700K che costa un occhio ed un socket 2011 che se anche in parte i proci non costono così tanto, fa lievitare il costo complessivo non di poco.
O AMD ha una proposta valida unita ad un prezzo ottimo, o ci ritroviamo X2 + SMT fino ai 9nm.

Wolfhang

20-02-2016, 13:10

... poi se già il modulo di Excavator in MT 2 TH supera il core Intel + SMT di ultima generazione a parità di clock, Zen con aumento di IPC in accoppiata all'SMT, sarebbe un X8 16TH, anche se andasse a 3GHz supererebbe tranquillamente in MT anche un 6700K.

Mica tanto, nei 15W di TDP AMD si è notevolmente avvicinata ad Intel, ma se appena saliamo nella fascia 35/45W, anche considerando Bristol Ridge si avranno prestazioni in MT (cinebench) inferiori alla metà della controparte Intel....faccio notare che in cinebench 15 MT non è cambiato praticamente nulla tra kaveri e carrizo con frequenze oltre i 3Ghz

Ma a parte le aspettative e quant'altro, per me non è tanto chi l'avrà più lungo, ma la speranza più o meno concreta di quanto si pagherà in futuro per la stessa potenza, perchè oggi abbiamo un 6700K che costa un occhio ed un socket 2011 che se anche in parte i proci non costono così tanto, fa lievitare il costo complessivo non di poco.
O AMD ha una proposta valida unita ad un prezzo ottimo, o ci ritroviamo X2 + SMT fino ai 9nm.

Il 6700K, dopo il picco iniziale (parlo del prezzo) si è praticamente allineato (o quasi) al 4790K e costa meno del 5820K, per i prezzi lo sai come la penso ed infatti non mi sembra che carrizo lo stiano regalando...
Dal mio punto di vista AMD deve cercare di essere competitiva (o quanto meno cercare di avvicinarsi il più possibile) a partire dai 4+4 thread, raggiungere le prestazioni della concorrenza aumentando il numero dei core mi sembra una battaglia persa in partenza....

capitan_crasy

20-02-2016, 18:40

Excavator first point of view by FlanK3r (http://www.hwupgrade.it/forum/showpost.php?p=43400278&postcount=15670)
Considerazioni ST

Skylake avrebbe "soltanto" il +52% di IPC in SuperPI 32M rispetto ad Excavator ed Haswell il +43% :read:

6600k impiega 488s a 3.9ghz, a 3.8ghz quindi ci impiegherebbe 500s mentre excavator a 3.8 ci impiega 760s
760/500 = +52%

4670k impiega 530s 3.8ghz
760/530 = +43%

la base di partenza di Zen non mi pare poi così male :sofico:

Con tutto il sacrosanto rispetto per "FlanK3r" non credevo che nel 2016 il superP(ippa) fosse ancora nominato come qualcosa che non sia sinonimo di "INUTILE" o simbolo universale della parola Obsoleto...:asd:

capitan_crasy

20-02-2016, 19:12

sarà anche obsoleto il superpippo ma l'incremento c'è, eccome :sofico:

http://i.imgur.com/SMlmgEN.gif

mtk

20-02-2016, 20:47

:asd: :sbonk:

Ren

21-02-2016, 16:39

tuttodigitale

21-02-2016, 17:13

Però se i beta di Zen erano stati annunciati a novembre 2015, cacchio q1 2017 sarebbe più di 1 anno, veramente troppo se si pensa che sarebbe lo stesso periodo di tempo che c'è stato per Zambes
ma considera che Bulldozer era poco più di un die shrink del bulldozer a 45nm. Qui AMD deve anche eliminare eventuali bachi che inevitabilmente sono saltati fuori.

Se per questo non sappiamo nemmeno come sia posizionato in termini di performance reali rispetto al 14nm di Intel. (rumors dicono intorno al 15%)

Le specifiche sono tutte a favore di intel sia in termini di densità che di gate(trigate vs dualgate).
dati più attendibili (provengono dagli ingegneri del VISC) stimano in +10-15% di tensione in più a 2GHz, ovvero consumo energetico superiore del 20-35% dei 16nm FF+ di TSMC rispetto ai 14nm Intel e leakage superiore del 30%.
Sono stime, ma fatte da chi ne capisce. Quindi assolutamente da prendere per le cose più attendibili che abbiamo.
Dove e come si posizionano, i 14nm di Samsung non saprei.
Il vantaggio di Intel sembrerebbe, importante. Difficile che ZEN possa annullare un simile gap.

faccio notare che in cinebench 15 MT non è cambiato praticamente nulla tra kaveri e carrizo con frequenze oltre i 3Ghz
è arrivato il primo test, che smentisce quanto detto sopra (postato appena 2 ore dopo :eek: )

In cinebench otteniamo questi risultati:
prestazioni dell'athlon 845 == quad core PD a 4,7GHz

ipotizzando per il modello di punta 200 MHz in più abbiamo:
top Bristol Ridge == quad core PD a 5 GHz

Interessante a questo punto è scoprire quanto costi in termini di consumi avere quelle prestazioni per core con le vecchie CPU/APU:

modello---TDP/core--W/core
FX9590__ 220/8 ____27,5
BR_______65/4_____16,25
prestazioni_________+6%
efficienza__________+79%

questo aumento di efficienza (addirittura con incremento delle prestazioni) lo ritroviamo amplificato nelle soluzioni ULV;
BR in 15W dovrebbe offrire prestazioni più alte del 10% rispetto al vecchio Kaveri in 35W, +150%:eek: .

Sempre secondo rumors la frequenza base di 3GHz per BR@35W, appena il 14% più basso del 845, 4,7-14%, esattamente 4GHz equivalenti.. Potremmo pensare che il +79% sia l'aumento di efficienza peggiore di BR.
Da notare che l'aumento di efficienza è circa costante. In altre parole superare i 3 GHz nominali per XV equivale per PD superare i 4 GHz. Ovviamente i valori di consumo sono estremamente più favorevoli (-45% di TDP circa costanti per tutto il range considerato)

Prendendo per buoni questi valori, potremmo pensare che sia tecnicamente fattibile un FX16370 da 140W con la potenza per singolo core di un FX8370, ovvero una CPU in grado di macinare oltre 13 punti al cinebench.:read: , e in grado di offrire prestazioni nel ST superiore a quello di un fx9590.

Valori non tanto distanti da quelli di un octa-core i7 5960x, il tutto senza scomodare i finfet. :read: Se questo è il punto di partenza, ZEN non può che essere MOLTO meglio di Haswell. Sono molto positivo al riguardo.

Ren

21-02-2016, 18:27

dati più attendibili (provengono dagli ingegneri del VISC) stimano in +10-15% di tensione in più a 2GHz, ovvero consumo energetico superiore del 20-35% dei 16nm FF+ di TSMC rispetto ai 14nm Intel e leakage superiore del 30%.
Sono stime, ma fatte da chi ne capisce. Quindi assolutamente da prendere per le cose più attendibili che abbiamo.
Dove e come si posizionano, i 14nm di Samsung non saprei.
Il vantaggio di Intel sembrerebbe, importante. Difficile che ZEN possa annullare un simile gap.

Metti il link please :)

tuttodigitale

21-02-2016, 18:54

Metti il link please :)
http://images.anandtech.com/doci/10025/Testing%20%285%29.jpg

george_p

21-02-2016, 21:34

Ma le fonti sono affidabili?
Che frequenza ha l'845?

E cinebench ST?
Ma questo 845 non deriva da carrizo?
BR dovrebbe essere più potente, o no?

tuttodigitale

22-02-2016, 12:46

Ma le fonti sono affidabili? Si
Che frequenza ha l'845?3,5-3,8. Credo che la CPU girasse costantemente a 3,8GHz. I miglioramenti nel MT sono si alti vedi IPC (http://sl.uploads.im/d/xReLE.jpg)[/B], rispetto a PD, ma non elevatissimi.

E cinebench ST? Non ha fatto test, ma usato il super ed inutile Pippo
Ma questo 845 non deriva da carrizo? Deriva, ma il die ha subito dei miglioramenti. Questo è Carrizo come doveva essere fin dal principio.
BR dovrebbe essere più potente, o no?
Questo è Bristol RIdge.
risposto

EDIT ha fatto ulteriori test http://www.xtremesystems.org/forums/showthread.php?294810-Excavator-first-point-of-view-by-FlanK3r

Grizlod®

22-02-2016, 13:33

EDIT ha fatto ulteriori test http://www.xtremesystems.org/forums/showthread.php?294810-Excavator-first-point-of-view-by-FlanK3r
Sul PI 1MB, mi ha stupito :eek:
Con quella configurazione, è' a livello di Phenom II (quindi con cache L3) @ 4 GHz.

Devono aver implementato x87 in hardware, altrimenti non me lo spiego :confused: :what:

Bella CPU IMO...peccato non salga in OC; cmq ottimo per sistemi economici tuttofare (credo perciò anche videogames).

P.S. sarebbe da provare RealBench 2.2

Wolfhang

22-02-2016, 14:41

è arrivato il primo test, che smentisce quanto detto sopra (postato appena 2 ore dopo :eek: )

Scusa, e da chi e da cosa sarei stato smentito?
Un Lenovo con 8700P io l'ho avuto tra le mani per un paio d'ore e ne ho approfittato per fare qualche test in MT con Cinebench 15 (il test al quale mi riferivo nel mio post precedente) e, ad una frequenza fissa di 3,4GHz ho rilevato punteggi tra 280 e 290, quindi circa 285 di media, perfettamente in linea con un 7850K alla stessa frequenza (non considero neanche il risultato inferiore nel link da te postato).
Vedo poi che continui a fare inutili confronti di efficienza tra processori con classi di TDP diverse, andando poi a considerare il caso limite di un processore con un TDP assurdo, prova a fare un confronto con un 8370E e vedi di quanto cambia l'efficienza.

Mister D

22-02-2016, 14:57

Scusa, e da chi e da cosa sarei stato smentito?
Un Lenovo con 8700P io l'ho avuto tra le mani per un paio d'ore e ne ho approfittato per fare qualche test in MT con Cinebench 15 (il test al quale mi riferivo nel mio post precedente) e, ad una frequenza fissa di 3,4GHz ho rilevato punteggi tra 280 e 290, quindi circa 285 di media, perfettamente in linea con un 7850K alla stessa frequenza (non considero neanche il risultato inferiore nel link da te postato).
Vedo poi che continui a fare inutili confronti di efficienza tra processori con classi di TDP diverse, andando poi a considerare il caso limite di un processore con un TDP assurdo, prova a fare un confronto con un 8370E e vedi di quanto cambia l'efficienza.

Scusa ma ti starai confondendo:
http://anandtech.com/show/10000/who-controls-user-experience-amd-carrizo-thoroughly-tested/13
Il 8700p gira a 1800-3200 MHz mentre è il 8800P a girare 2100-3400 e molto probabilmente lo avevi in configurazione a 35 watt come quello di anand che ottiene infatti 277 punti in cinebench. Sarà pure in linea con il 7850k ma dubito che questo a 3,4 fissi non superi i 35 watt quando è 95 watt a 3,7:sofico: ergo come fai a dire che carrizo non è cambiato nulla? Sti ca@@i fa le stesse prestazioni consumando la metà.

Mister D

22-02-2016, 15:08

ed in single channel :asd: ... altrimenti farebbe logicamente di più dato l'IPC superiore

Appunto ma con amd funziona così:
Caso A: aumento le prestazioni del 10% a parità di consumi. Risposta: "che mer@@ consuma troppo"
allora i 'poveri' tecnici amd pensano: "ok vogliono l'efficienza, va bene faremo quello."
Caso B: mantengo le stesse prestazioni o aumentano di una virgola ma con la metà dei consumi. Risposta: "eh ma non è cambiato nulla"
Risposta mia nel leggere nel corso degli anni: "siete peggio delle donne, non vi accontentate mai" oppure "la botte piena e la moglie ubriaca non si può mica avere" o ancora (perché sono un malpensante) "ma non sarà che siete dei rompiba@@e solo nei confronti di amd???":sofico: :sofico:

PS: si fa per ridere:D

tuttodigitale

22-02-2016, 15:24

Vedo poi che continui a fare inutili confronti di efficienza tra processori con classi di TDP diverse.
Premesso che il mio confronto con PD era a pari prestazioni per core, e non pari TDP. In pratica ho calcolato l'aumento di efficienza con prestazioni per excavator non inferiori a piledriver in cinebench MT.

andando poi a considerare il caso limite di un processore con un TDP assurdo
ho preso 3 casi e non solo 1
1) prestazioni 2,7GHz (reali) XV@3,3GHz PD (FX8370E)
(15Wx2) 30W vs 95W

2) prestazioni 3,8 XV@ 4,7GHz PD (FX 9590)
(65x2) 130W vs 220W

3) prestazioni 3,3 XV@ 4GHz (FX8370)
(35x2) 70 W vs 125W.

Poi scusami, quale è il caso limite, per una CPU progettata con le HDL, se non quello di non raggiungere un determinato target prestazionale per il singolo core :rolleyes:

prova a fare un confronto con un 8370E e vedi di quanto cambia l'efficienza.
infatti (vedi su) mentre la versione E, guadagna appena il 8,5% in efficienza, BR grazie al leakage ridotto ottiene un aumento di efficienza 10 volte maggiore, degno di un die shrink+ 91%. , per un guadagno complessivo (su carta) del 217%.

Come vedi il confronto l'avevo fatto. Ma non ho approfondito per prestazioni per core inferiori, perchè kaveri già era superiore a Richland. Infatti, il principale limite di steamroller, che non risultava più efficiente di piledriver, quando si cercava di equagliare le prestazioni di un core PD a 4,1-4,4GHz.

, ad una frequenza fissa di 3,4GHz ho rilevato punteggi tra 280 e 290, quindi circa 285 di media, perfettamente in linea con un 7850K alla stessa frequenza (non considero neanche il risultato inferiore nel link da te postato).
c'è da considerare anche che il notebook lavorava in modalità single channel, e magari a soli 1600 MHz. Considerando la piccola l2 di Excavator, potrebbe compromettere le prestazioni, anche in un test leggero sulle memorie.
A proposito di questo, non è detto che non ci siano miglioramenti nulli o regressioni nei giochi. SArebbe stato interessante un test di compressione e decompressione per testare un possibile caso limite, dove un core XV potrebbe mostrare prestazioni addirittura peggiori rispetto ai predecessori (salvo che in chiave FX e Opteron avrebbe avuto la sua bella l3...)
Fatto sta che un a10-6800k, PD da 4,1/4,4GHz non arriva a 3,7 punti mentre nei benchmark postati il 845 mostra ben 3,96 punti..

Aggiungo un'ultima considerazione, la differenza tra ipc tra XV e SR nel MT è molto risicata (<=10%), ma che si va ad aggiungere a quella presente tra SR e PD (+13%).

3,8GHz XV@4,15GHz SR @4,7GHz PD

v

Wolfhang

22-02-2016, 19:10

capitan_crasy

22-02-2016, 20:07

come mi spieghi tutta questa differenza tra CB 11 e CB 15? :stordita:

dovrebbe fare intorno a 365p~370p mica 255p!

il rapporto tra CB 11 e 15 nel punteggio è del 93.5x

8350 fa 6.9p in CB11 e 640p in CB15 ergo se fa 3.96p in CB11 dovrebbe fare ~370p in CB15, di fatti MP ratio è bassissimo appena il 2.67x quando dovrebbe essere circa 3.4~3.5x

bah...

Ipotizzo:
Forse perchè usa un OS obsoleto e/o non aggiornato come Win7?

tuttodigitale

22-02-2016, 22:10

Siamo sempre alle stesse storie..... l'ho già detto diverse volte che a bassi TDP AMD ha fatto in buon lavoro ma a TDP più alti non é successa la stessa cosa, carrizo a 65W ha le stesse prestazioni per core per TDP di un 8370E, poi ognuno é libero di pensarla come vuole....

Premesso che i test su athlon 845, confermano quello che sappiamo da mesi. Ne abbiamo discusso nelle pagine di questo thread, credo che tu abbia preso una cantonata.
In effetti hai detto che un 8700p può raggiungere i 3,4GHz, quanto mai. Se invece dici che 3,2 (il 8700p non può andare oltre) sono circa uguale ai 3,4 GHz SR , cosa assai diversa da PD, stai dicendo esattamente le stesse cose (3,2GHz XV@3,5GHz SR@3,9 GHz PD):
ipc cinebench XV
ST
PD 100
SR 103
XV 116

MT
PD 100
SR 113
XV 123

la novità è dato dal valore della frequenza: 3,8GHz COSTANTI o quasi in 65W. Questa CPU ha le più elevate prestazioni nel ST in cinebench, tra tutte le CPU di AMD con TDP umano (prestazioni pari ad un 4,3 GHz SR@4,4GHz PD). Prestazioni non raggiunte certamente con TDP di 65W...

Quel che è più importante è che le prestazioni nel MT per core sono elevatissime (a livello di un FX9590 :read: ), infatti pari ad un 4,3 GHz SR@ 4,7GHz PD).

I mie calcoli sono giusti, ma ovviamente limitati solo a cinebench. Non è affatto scontato che XV sia altrettanto valido nei giochi. D'altronde ha lo stesso quantitativo di SRAM dei vecchi athlon.

smoicol

22-02-2016, 23:08

Direi di aspettare test concreti, sulla carta le premesse sono ottime, ora vediamo i fatti, potrebbero stupirci come deluderci.

Wolfhang

23-02-2016, 00:19

Premesso che i test su athlon 845, confermano quello che sappiamo da mesi. Ne abbiamo discusso nelle pagine di questo thread, credo che tu abbia preso una cantonata.
In effetti hai detto che un 8700p può raggiungere i 3,4GHz, quanto mai. Se invece dici che 3,2 (il 8700p non può andare oltre) sono circa uguale ai 3,4 GHz SR , cosa assai diversa da PD, stai dicendo esattamente le stesse cose (3,2GHz XV@3,5GHz SR@3,9 GHz PD):

I mie calcoli sono giusti, ma ovviamente limitati solo a cinebench. Non è affatto scontato che XV sia altrettanto valido nei giochi. D'altronde ha lo stesso quantitativo di SRAM dei vecchi athlon.

La frequenza era fissa a 3.4 Ghz, quindi era un 8800p, ho sbagliato, ero convinto avesse frequenze piú alte, l'IPC che ne risulta (in questo test) é paragonabile a kaveri considerato poi che io ho rilevato valori mediamente piú alti delle recensioni che si trovano online.
Poi che tu ti basi su cinebench 11.5 per stabilire le prestazioni dei processori quando magari il 15 non dice le stesse cose é una scelta come minimo discutibile, vedremo comunque recensioni piú approfondite.

paolo.oliva2

23-02-2016, 01:38

e come fai a dire che non hanno problemi di silicio anche adesso?
dopotutto il 14nm LPP è vero che soddisfa alti TDP ma per frequenze da GPU o SoC mobile quindi dai 1.0 ad alto TDP ai 2.5 ghz a basso TDP.

arrivare a ~3.5ghz con TDP medio/massimo è tutt'altra faccenda :read:

Aspetta, io faccio un conto probabilistico.

Da Thuban a Zambesi, praticamente si sono ritrovati che BD aveva un tot in più di transistor e per quanto ci hanno smenato, un 8150 stava lì con un Thuban in MT.
Che AMD abbia fatto i miracoli per contenere il TDP sul 28nm Bulk è assodato, ma tutto il guadagno non è nel silicio ma su tutte le implementazioni fatte, ragion per cui, è plausibile che siano implementate pure sul 14nm. Ora... se il 28nm Bulk GF di certo non è un super silicio ma nemmeno ottimo, dubito che il 14nm possa avere un PP peggiore, e se facciamo un paragone a spannella (tiro fuori quello che ho letto qui) che il 14nm di Intel non ha un buon PP ma comunque sui 15W è sopra di 10KM al 22nm sempre di Intel, e se lo stesso 22nm di Intel produce un TDP praticamente simile ad un 8150 ma con potenza doppia, metti pure che il 14nm GF non sia riuscito quanto il 14nm Intel, concedesse tanto quanto il 22nm Intel, vorrebbe già dire un 8370 sui 60W, che già sarebbe un TDP/potenza migliore rispetto al 6700K/90W (sono pere e mele, ma prendi filosoficamente il pensiero).

@Wolfhang

Secondo me... io sarò di coccio, ma per me la via sbagliata è cercare di essere l'alternativa ad Intel puntando ad offrire prodotti simili ad Intel.
AMD DEVE essere una alternativa ad Intel offrendo un prodotto con prezzo inferiore alla stessa potenza e/o stesso prezzo con potenza superiore.

Per quanto si è parlato, si è sempre basato il confronto AMD/Intel puntando il dito sul TDP/prestazioni e sulle prestazioni pure, addossando interamente la colpa all'architettura.
Io non voglio fare un discorso di bandiera, ma il modulo di Carrizo, nei 15W, non ha nulla da invidiare all'ultima architettura Intel nei 15W mobile, nel senso che 2 moduli BD vs 2 core + HT Intel praticamente pareggiano, cioè AMD perde nella forza bruta e vince nell'MT e nella fluidità del sistema. Sopra i 15W e/o con più core, vince Intel semplicemente perchè non è l'architettura ma il silicio che manca ad AMD.

Un'architettura BD, su un silicio che potesse concedere frequenze turbo idonee (unito magari ad un CMT che non inficia le prestazioni nel funzionamento 1 core a modulo), sarebbe competitivo sempre se unito al fatto che il silicio possa concedere un numero di moduli tanti quanti ne può concedere il silicio Intel con core + SMT.

Ed infatti Carrizo 2 moduli vs Broadwell-U 2 core + SMT 15W non ne esce male... ma è chiaro che un 8370 125W 4 moduli non è un 8 moduli 125W, quindi non può fare nulla contro un 5960X, ma mi sembra evidente che sia motivo di silicio.

tuttodigitale

23-02-2016, 12:24

La frequenza era fissa a 3.4 Ghz, quindi era un 8800p, ho sbagliato, ero convinto avesse frequenze piú alte, l'IPC che ne risulta (in questo test) é paragonabile a kaveri considerato poi che io ho rilevato valori mediamente piú alti delle recensioni che si trovano online.
Poi che tu ti basi su cinebench 11.5 per stabilire le prestazioni dei processori quando magari il 15 non dice le stesse cose é una scelta come minimo discutibile, vedremo comunque recensioni piú approfondite.
Non correre, questi ad oggi sono gli unici test fatte su piattaforma desktop e come tali sono i più rappresentativi per stabilire le prestazioni.
Da qui a ricavarne le prestazioni effettive ce ne vuole, ma sono stato chiaro: Non perchè occupo un intero post di numeri, le frasi come questa
"Non è affatto scontato che XV sia altrettanto valido nei giochi" perde di colpo il suo significato.

In R15, kaveri e Richland, offrono le medesime prestazioni clock to clock, anche se mediamente la differenza di IPC tra SR e PD è superiore al 10% (è pari al 14,9%, su 18 test per extremetech)

Abbiamo:
a10-6800 4,4GHz fissi, 342
a10-7850 4,5GHz fissi, 360
8800p 3,4GHz 280-290
ipc=3-7% su kaveri
ipc=5-10% su Richland

Questo non è stato un test rappresentativo dei miglioramenti di ipc, non certo trascurabili, di Steamroller su Piledriver (cosa ti fa pensare che lo sia oggi= :D ).

Se hanno migliorato, seppur di poco, dove neppure la cura ormonale di steamroller ha fatto tanto si può ben sperare.
D'altronde l'aumento di ipc ST, cospicuo (vedi CB11.5) è avvenuto dove SR si era dimostrato superiore a PD per meno del 3%.

Sottintendendo che il gap tra il ST di PD e XV sia costante, ovviamente non lo è per SR. Alla fine i miei calcoli sono fatti pronosticando un aumento medio di IPC ST del 6% e del 9% nel MT su kaveri. Nulla di così fuori dal mondo e soprattutto differenze non tali da rendere inutile e fuorviante il supporto della matematica per esprimere le proprie opinioni

All'atto pratico, se quella ipotetica CPU x16 XV 3,3GHz anzichè fare 13,5punti con calcoli con informazioni "corrette" ne fa il 9% meno (a meno di non pensare ad un downgrade da kaveri) , 12,4p, è sempre migliore di gran lunga di tutti gli Opteron attualmente in commercio.
Allo stesso modo ipotizzndo un x32 da 2,7GHz, invece di fare in configurazione dual socket 46p, ne farebbe 42,2p, è pur sempre un risultato molto più elevato dei 18,7p di un'attuale configurazione basata sui 6300...

Il gap è tanto ampio, a livello di consumi, che anche errori grossolani (che probabilmente ho commesso,) non si scontrano con il mio ragionamento (se poi fossimo d'accordo ci sarebbe un solo post per ogni rumors, e di questi non ce ne sono tanti :p ).

traider

23-02-2016, 14:09

Ma cè una data di uscita ? .

capitan_crasy

23-02-2016, 14:59

Ma cè una data di uscita ? .

Abbiamo un generico fine anno...

tuttodigitale

23-02-2016, 18:28

secondo me è ora che si inizi a trovare un benchmark migliore di cinebench o sbaglio? per me è ingiustificabile una disomogeneità tra l'11.5 ed il 15, è davvero una cosa strana che con un software nuovo i nuovi processori facciano peggio che con i vecchi software :confused:
Migliore? Tutti i bench sono utili (tranne Superpippo :D ) per capire come si comporta con una determinata serie di applicazioni. Ma nessuno, di per sè può darci un quadro generale, a meno di non essere una suite, che però ha il difetto di dare un certo peso su prestazioni che qualcuno pul ritenere superflue su alcuni programmi.

Ritornando sul caso specifico di cinebench, come detto sopra sembra non esserci stati progressi nel MT tra PD e SR, eppure la "media" dice che le cose stanno in maniera opposta. Allo stesso modo, cinebench 11.5 non mostra alcun significativo miglioramento nel ST tra Steamroller e il primo Bulldozer, eppure, i giochi che sono notoriamenti ST dipendenti, raccontano una storia diversa.

Caso, ancora più "strano", è LUXMARk, in cui si vede addirittura una regressione significativa (-9%) di SR su PD, nonostante ciò l'aumento complessivo di ipc è abbondantemente sopra al 10%.

La sensazione, è che AMD/Intel stiano migliorando nei loro rispettivi punti di forza, codifica video da parte di AMD (kaveri è più veloce del 16% di Richland, con due programmi distini non è un caso, quindi) e nel rendering per Intel.
In quest'ultimo caso la colpa va anche al fatto che le 2 FMAC+ 1MMX sono ormai insufficienti per le necessità dei core, quando Intel ha aggiunto risorse al back-end.
Visto che non può aumentare il throughput massimo più di tanto, è auspicabili miglioramenti nel ST. E per adesso sembrano esserci stati eccome.
è davvero una cosa strana che con un software nuovo i nuovi processori facciano peggio che con i vecchi software :confused:
Provo a dare la mia spiegazione sul fenomeno: con il nuovo software le risorse delle vecchie architetture sono usate meglio, i miglioramenti architetturali si scontrano con il fatto che il codice è fatto su misura per le caratteristiche del predecessore o il codice "migliorato" non trae beneficio dalle innovazioni. Le virgolette sono obbligatorie. Perchè cambiando benchmark non cambia solo il programma, e quindi il codice sorgente, ma anche cosa viene fatto. Il carico di lavoro non è necessariamente lo stesso (e non è detto neppure che sia rappresentativo di un rendering medio, ma sono un profano, quindi chiudo qua).

Non resta che aspettare benchmark a tutto tondo, per confermare quelle che sono sensazioni.

Wolfhang

24-02-2016, 00:43

Io non voglio fare un discorso di bandiera, ma il modulo di Carrizo, nei 15W, non ha nulla da invidiare all'ultima architettura Intel nei 15W mobile, nel senso che 2 moduli BD vs 2 core + HT Intel praticamente pareggiano, cioè AMD perde nella forza bruta e vince nell'MT e nella fluidità del sistema. Sopra i 15W e/o con più core, vince Intel semplicemente perchè non è l'architettura ma il silicio che manca ad AMD

Non é così Paolo, i migliori 15W di Intel hanno prestazioni in Cinebench superiori ai 35W Carrizo, almeno per quello che si é potuto vedere finora.

bjt2

24-02-2016, 08:54

Visto solo ora il thread...

Iscritto...

Ho dato una lettura veloce e espongo di seguito le mie considerazioni... Scusatemi se sono già state fatte e me le sono perse...

IPC architettura INTEL vs AMD ZEN, sia in ST, che MT.

Partiamo dal ST.

INTEL ha dei core infarciti di unità molto potenti, che quando utilizzate a pieno regime, scaldano e richiedono un downclock, ma hanno il collo di bottiglia delle porte, che sono limitate. E meno male, altrimenti fonderebbe... :sofico:

Clock vs clock ZEN può fare 4ALU+2AGU+4FPU, mentre INTEL 4 tra ALU e FPU+2AGU, per limiti di porte.

Nel ST ciò non penalizza parecchio perchè comunque il parallelismo estraibile da un singolo thread non va oltre una IPC di 2-3 di massimo, ecco perchè INTEL ha 4 porte condivise. Se consideriamo codice AVX a 256 bit, su ZEN è splittato a 128 bit e quindi ha senso per AMD avere più porte, per non perdere troppo contro INTEL, visto che l'"IPC reale" diventerebbe 4-5.

Ma INTEL ha 2 vantaggi ENORMI e uno piccolo: cache "L0" delle microistruzioni e gerarchia cache INCLUSIVA, più veloce e parca di consumi (spiego dopo) e quello piccolo è il miglior branch prediction.

La cache L0 di INTEL è stata fatta per compensare le mancanze rispetto alla struttura AMD.

Primo vantaggio di AMD: le unità RISC interne sono più complesse ed hanno più porte e ci sono molte più istruzioni di INTEL che sono traducibili in una sola microop. Ad esempio per INTEL basta che si usino 4 operandi ed è richiesto il microcodice (ecco perchè hanno FMA3 e non FMA4).

Secondo vantaggio AMD: prima di usare il microcodice, AMD può generare anche 2 microop (le cosiddette fastpath double) con i decoder semplici. Invece INTEL appena serve una istruzione più complessa deve usare la microcode ROM.

Terzo vantaggio AMD: INTEL può decodificare in burst di 4-1-1-1. Fuori da questo schema le cose si rallentano molto. Invece AMD può decodificare con 1-1-1-1, 2-2, 2-1-1, 1-1-2, 4.

Quarto vantaggio AMD: AMD fa il prefetch del codice a 32 bytes per ciclo di clock. INTEL fino a poco tempo fa era fermo a 16. Non sono sicuro, ma forse con broadwell o skylake questo problema è stato risolto.

Da qui la necessità prima del loop buffer (per piccoli loop) e poi addirittura di una cache L0 per le uop tradotte.

Ebbene, dalle informazioni leaked sembrerebbe che ZEN abbia una cache L0 da 4KB. Che probabilmente manterrà le uop tradotte e consentirà di spegnere spesso le voraci unità di fetch e decodifica, portando a risparmio energetico e aumento di prestazioni.

MULTI THREADING
Con HT INTEL guadagna da 0% a circa 60%, con una media del 30% per colpa delle scarse porte. Qualunque codice FP intensive ha ANCHE istruzioni intere e memoria. Non si può estrapolare questa media a ZEN perchè ha molte più porte. Il guadagno SMT potrà andare da 0 (in casi patologici che credo neanche esistono) a 100% (codice a basso IPC con molti calcoli e poco accesso alla RAM) e la media si attesterà molto sopra del 30%. Più verso il 50-60% IMHO.

GERARCHIA DI CACHE:

la cache esclusiva utilizzata da AMD fino ad ora aveva l'unico vantaggio che le capacità si sommavano. Poteva andare bene quando le cache erano piccole. Ma ora con cache enormi gli svantaggi che andrò ad elencare, ampiamente superano il vantaggio di avere una cache effettiva maggiore.

1) Maggiore latenza: con la cache inclusiva bisogna cercare solo nella LLC (in genere la L3). So dove sono i dati e non devo ravanare anche nelle L1 e L2 di tutti gli altri core. Utile sopratutto nei server dove gli altri core sono lontani.
2) Maggiore consumo: con la esclusiva se un core va in risparmio energetico devo tenere accesa la L1 e la L2 per rispondere alle richieste degli altri core. Se voglio spegnere le L1 e le L2 le devo prima svuotare, scrivendo i dati modificati, con conseguente consumo di energia. Con una cache inclusiva spengo tutto e basta.
3) minori spostamenti: con una cache esclusiva, i dati condivisi vengono continuamente spostati tra i core. Con una cache inclusiva ognuno ha le sue copie che tiene aggiornate alle modifiche degli altri core spiando la LLC senza necessariamente dover segnalare agli altri core nulla.

Quindi il passaggio a questa gerarchia di cache farà fare un balzo alle prestazioni.

Branch prediction:
INTEL è sempre stata avanti ad AMD se non altro per il budget maggiore che gli consente di fare molta ricerca.
AMD incidentalmente, con lo scopo di una migliore efficienza, ha prodotto un nuovo tipo di branch predictor in jaguar o puma (non ricordo quale), che mi pare sia stato usato in excavator (da cui il balzo di IPC) e comunque non vi è motivo di ritenere che non sarà usato in ZEN.

Quindi sono molto fiducioso che ZEN avrà un buon IPC e una migliore efficienza energetica grazie alla cache L0, la cache inclusiva e il nuovo branch prediction.