IDF Fall 2007, processori Octo Core e GPU Intel

Oltre all'annuncio di novità tecnologiche e prodotti, l'Intel Developer Forum rappresenta spesso l'occasione per poter scoprire qualche informazione in più di ciò che accade "dietro le quinte" e di quali sono e come funzionano i meccanismi che permettono ad un colosso quale è Intel di percorrere e tracciare la strada della tecnologia.

Ad aprire la sessione tecnica vi è la dimostrazione, non senza un pizzico di orgoglio, della validità del sistema "tick-tock", ovvero la strategia adottata da Intel per il rinnovamento generazionale dei propri processori. Il colosso di Santa Clara adotta infatti un "codice di condotta" estremamente rigoroso: l'adozione di un nuovo processo produttivo (la fase di "tick") avviene con una architettura ormai già collaudata mentre il passaggio ad una nuova architettura (la fase di "tock") avviene, viceversa, quando la produzione con un determinato processo è ormai avviata con ottimi risultati e rese elevate.

Ogni ciclo ha la durata di due anni: negli anni dispari viene affrontata la transizione verso un nuovo processo produttivo, mentre negli anni pari si da vita alla nuova architettura. Così è stato in passato, così avviene oggi con l'introduzione di Penryn a 45 nanometri ma basato su architettura Core che vedrà succedere Nehalem a 45 nanometri ma con architettura completamente nuova e così avverrà in futuro quando, con Westmere il debutto dei 32 nanometri sarà abbinato alla stessa architettura di Nehalem. Infine, con architettura nuova ma processo a 32 nanometri, vi sarà Sandy Bridge.

La produzione a 45 nanometri deve però molto alla scelta di utilizzare l'Afnio per la realizzazione dei gate dei transistor, un metallo caratterizzato da una elevata costante dielettrica K, che consente così di ridurre considerevolmente i problemi di leakage di corrente che si verificherebbero se si realizzassero, a queste dimensioni, gate tradizionali in diossido di silicio. Ovviamente la riduzione delle dimensioni dei gate dei transistor danno modo di ottenere una maggiore densità per chip e conseguentemente di aumentare le performance per watt.