4 kit memoria DDR3 triple channel per cpu Core i7

A confronto 4 kit memoria triple channel, sviluppati per processori Intel Core i7, sviluppati da Corsair, Geil, G.Skill e Apacer. Analizzate le prestazioni al variare di frequenza di clock e timings di accesso della memoria, alla ricerca del miglior compromesso tra prezzo e prestazioni
di Paolo Corsini pubblicato il 24 Agosto 2009 nel canale MemorieIntelCorsairGeILG.Skill
Prestazioni con Single, Dual e Triple channel
Passiamo ora ad analizzare quale sia l'incidenza sulle prestazioni del tipo di modalità del memory controller che viene utilizzata in abbinamento al processore Core i7; per fare questo abbiamo utilizzato memorie DDR3 a 1.600 MHz di clock con timings pari a 8-8-8-24 2T, montando 1 (single channel), 2 (dual channel) e 3 (triple channel) moduli memoria e valutando per ciascuna di queste combinazioni le prestazioni velocistiche complessive.
I test sintetici evidenziano, Sandra in particolare, quale sia l'incidenza del tipo di configurazione del controller memoria sia stata adottata sulla bandwidth della memoria; il passaggio da dual a triple channel ha indubbiamente un'incidenza complessiva più ridotta di quanto registrato da single a dual channel. Meno moduli memoria sono presenti nel sistema più contenuta sarà la latenza di accesso della memoria: i risultati sia di Sandra che di Everest confermano questa affermazione, benché in assoluto le variazioni siano estremamente contenute.
Passando ai giochi le variazioni tra le 3 configurazioni, a parità di frequenza di clock e di timings, sono estremamente ridotte nonostante al crescere del numero di moduli memoria ne si incrementi anche il quantitativo complessivo a disposizione del sistema. Nel complesso questi risultati evidenziano come, almeno con memoria DDR3-1600, l'utilizzo di un memory controller triple channel non porti a tangibili benefici prestazionali. Utilizzando memorie dalla inferiore frequenza di funzionamento presumiamo il divario possa essere amplificato, soprattutto in modalità single channel, a motivo sia della più contenuta bandwidth massima teorica sia della latenza superiore a parità di timings.