Intel, non solo architetture: l'innovazione passa dal package

Intel, non solo architetture: l'innovazione passa dal package

EMIB, Foveros, Foveros Omni, Foveros Direct, Co-EMIB, ODI e MDIO sono alcuni nomi di tecnologie di packaging e di interconnessione su cui Intel baserà i suoi futuri prodotti. L'azienda punta ad abbandonare il progetto dei die monolitici per seguire un design più flessibile, modulare. Vediamo insieme cosa si cela dietro quelle sigle.

di pubblicato il nel canale Processori
IntelCoreXeonXe
 

La corsa ai gigahertz si è conclusa da un pezzo e nell'ultimo decennio i produttori di microprocessori hanno diretto l'attenzione verso l'aumento del numero di core. Si è partiti unendo due die single core sullo stesso package per formare un processore dual-core, per poi salire a due die dual-core al fine di ottenere un chip quad-core. Dopodiché si è passati ai die monolitici, ossia die che integrano al proprio interno tutti i core e i componenti di supporto.

Intel ha continuato a battere, e lo fa tuttora, la strada dei die monolitici, mentre AMD ha optato per quello che si è dimostrato negli ultimi tempi un progetto più scalabile, dapprima basandosi sul concetto di CCX e CCD, per poi passare con i Ryzen 3000 a un design ancora diverso basato sui cosiddetti chiplet. Siamo tornati ad avere più chip sullo stesso package, collegati tra loro da un'interconnessione ad alta velocità: uno o due chiplet con 8 core e diversi megabyte di cache ciascuno, con al centro un chip di maggiori dimensioni detto "I/O die" in cui troviamo tutta la parte di connettività e il controller di memoria.

Uscendo dal concetto di processore monolitico, AMD è riuscita a offrire CPU fino a 64 core e approfittare anche di alcune efficienze che le hanno permesso di mantenere un rapporto tra core e prezzo davvero competitivo. L'azienda proseguirà lungo questa strada, proponendo in futuro un'ulteriore evoluzione del packaging nota come X3D. Questo ci porta a una semplice domanda: cosa sta facendo Intel? Non preoccupatevi, non sta con le mani in mano, anzi.

L'azienda statunitense sta lavorando a diverse tecnologie che costituiranno le fondamenta dei suoi prodotti futuri. Intel ritiene che "il package sarà il catalizzatore per l'innovazione di prodotto", un elemento non meno importante dell'architettura dei core, in quanto al suo interno passano segnali elettrici e l'alimentazione, sempre più importanti con l'aumentare della complessità dei design.

Concentrarsi nell'innovare il package ha inoltre un beneficio non da poco in termini di flessibilità produttiva, in quanto permette a Intel di creare architetture in stile LEGO, combinando diversi pezzi realizzati anche con processi produttivi differenti: non tutti i componenti all'interno di un processore scalano bene con la miniaturizzazione o richiedono per forza un processo produttivo più avanzato per progredire.

AMD l'ha dimostrato proprio con i Ryzen 3000, realizzando i core a 7 nanometri e l'I/O die a 12 nanometri, beneficiandone sul fronte dei costi e su quello delle rese produttive. Realizzare un die monolitico a 7 nanometri sarebbe stata senz'altro un'operazione molto più complessa e onerosa.

Insomma, mettiamocelo in testa: sarà la commistione di diverse innovazioni a garantire l'arrivo sul mercato di prodotti più evoluti e potenti. In questo articolo cerchiamo di ricapitolare su cosa sta lavorando Intel in termini di soluzioni di packaging e tecnologie correlate. Non tutte queste tecnologie potrebbero finire nei nostri PC, ma senz'altro avranno un ruolo preponderante nella lineup del produttore, che ricordiamo è molto vasta: CPU, GPU, FPGA e acceleratori custom per l'intelligenza artificiale e altri settori.

EMIB (Embedded Multi-Die Interconnect Bridge)

Partiamo dalla più nota, EMIB, anche perché si tratta di una tecnologia di packaging che l'azienda ha già applicato in prodotti reali come i chiacchierati, ma poco fortunati, processori Kaby Lake-G. Si trattava, per chi non lo ricordasse, di prodotti che su un unico package vedevano la presenza di una CPU Kaby Lake, una GPU AMD e memoria HBM2. Kaby Lake-G non ebbe il seguito sperato in ambito notebook e oggi è un progetto morto e sepolto. Intel sta però usando attivamente EMIB negli FPGA (Field Programmable Gate Array) Stratix.

Che cos'è EMIB? È la sigla di Embedded Multi-Die Interconnect Bridge, e visto da fuori non è altro che un pezzettino di silicio simile a un granello di riso. Questo chip è posto all'interno di un substrato e ha il compito di fare da ponte, favorendo il passaggio avanti e indietro di grandi quantità di dati a velocità di diversi gigabyte al secondo. EMIB serve sostanzialmente per collegare orizzontalmente due chiplet posti a breve distanza.

In gergo industriale si parla di packaging 2.5D, come gli interposer già usati da AMD per le GPU (un esempio può essere la Radeon VII), ma secondo Intel la sua soluzione è molto più elegante e ha meno limiti, in quanto consente una produzione più semplice, prestazioni maggiori, una migliore integrità del segnale e una complessità inferiore.

A detta di Intel, gli interposer di silicio tradizionali con interconnessioni verticali TSV (Through-silicon via) hanno layout complessi e richiedono tecniche di produzione che ritardano i tape out e riducono le rese - inoltre costano di più. "Abbiamo ideato una soluzione pratica da progettare, affidabile su qualsiasi die e semplice da implementare in un progetto. Il risultato è EMIB. Possiamo incorporare molti bridge EMIB in un singolo substrato, fornendo velocità di I/O estremamente elevate e percorsi elettrici affidabili tra più die, a seconda della necessità", dichiara la casa di Santa Clara.

EMIB non impone inoltre nessun limite alle dimensioni dei die, mentre ci sono dei limiti nella creazione di interposer in silicio sufficientemente grandi per collegare tutti i die. Non sono inoltre richiesti collegamenti verticali TSV nella parte retrostante dell'interposer e i die sono assemblati sul package usando processi di assemblaggio standard.

EMIB costituirà la base anche delle CPU Intel "Sapphire Rapids", destinate al mondo server. "Sarà il primo prodotto Intel Xeon per datacenter a essere consegnato in volumi con EMIB. Sarà anche il primo dispositivo a doppio reticolo del settore e offrirà quasi le stesse prestazioni di un design monolitico. Dopo Sapphire Rapids, la prossima generazione di EMIB passerà da un bump pitch di 55 a 45 micron", ha dichiarato l'azienda nel corso dell'evento Intel Accelerated del 26 luglio 2021.

Foveros

La prima cosa da dire è che Foveros rappresenta un complemento di EMIB, non un rimpiazzo. Si tratta di una tecnologia di die stacking 3D, cioè consente di impilare i chip uno sopra l'altro. Si basa su un die logico di base sul quale sono adagiati altri componenti attivi come ulteriori die logici, memoria, FPGA, ecc. Foveros consente, nella prima incarnazione, connessioni tra un die e l'altro distanziate di appena 50 micrometri (bump pitch), in modo da garantire interconnessioni verticali ad alto bandwidth. Il bump pitch dovrebbe scalare a 36 micron con il progetto consumer Meteor Lake, che rappresenterà l'implementazione della seconda generazione di Foveros.

Intel spiega che con Foveros i processori sono pensati in modo totalmente nuovo, con la possibilità di mettere chip differenti sull'asse orizzontale e impilarli anche in tre dimensioni. "Pensate a un chip progettato come una torta a strati (spessa 1 millimetro) rispetto a un chip con un design più tradizionale simile a un pancake. Foveros ci consente di mescolare e abbinare vari blocchi con diversi elementi di memoria e I/O, il tutto in un piccolo package fisico per ridurre notevolmente le dimensioni".

Il primo prodotto progettato in questo modo è "Lakefield", il processore con architettura ibrida realizzato come "veicolo di test" e - teoricamente - cuore del Surface Neo di Microsoft o del ThinkPad X1 Fold di Lenovo. In Lakefield, Foveros è usato per collegare il die base realizzato a 22 nanometri (22FL) ai chip superiori realizzati a 10 nanometri.

Foverso Omni e Direct

Foveros Omni "inaugura la nuova generazione della tecnologia Foveros fornendo flessibilità illimitata con la tecnologia di 3D stacking ad alte prestazioni per interconnessione die-to-die e prodotti modulari", così Intel ne ha parlato finora. In soldoni Foveros Omni consente la disaggregazione dei die permettendo di mescolare più tile superiori e base realizzati con processi produttivi diversi. La tecnologia dovrebbe raggiungere la fase di produzione in volumi nel 2023.

Nello stesso anno vedremo anche Foveros Direct, soluzione complementare a Foveros Omni. Secondo Intel assisteremo a un passaggio "all'unione diretta rame-rame per interconnessioni a bassa resistenza", il che renderà più labile "il confine tra dove finisce il wafer e dove inizia il package". Foveros Direct consente bump pitch inferiori a 10 micron con un aumento di un ordine di grandezza nella densità di interconnessione per il 3D stacking e la creazione di nuovi concetti per il partizionamento funzionale di die che prima non erano realizzabili.

Co-EMIB

La tecnologia Co-EMIB è la fusione di EMIB e Foveros, in cui due o più stack Foveros possono comunicare tramite un bridge EMIB integrato nel substrato su cui i die sono adagiati, in modo da creare sistemi più complessi.

Secondo Intel "Co-EMIB permette l'interconnessione di due o più elementi Foveros con le stesse prestazioni di un singolo chip. E i progettisti possono anche collegare componenti analogici, memoria e altri tipi con un bandwidth molto alto e con un bassissimo consumo". L'azienda ha pubblicato un video molto interessante che illustra la complessità di CO-EMIB:

Omni-Directional Interconnect (ODI)

Intel ha annunciato anche Omni-Directional Interconnect (ODI), una tecnologia che nasce per garantire maggiore flessibilità nella comunicazione tra i vari chiplet posti su un package. Il chip superiore può comunicare orizzontalmente con altri chiplet, in modo simile a EMIB. Lo stesso chip può inoltre dialogare in verticale tramite TSV (through-silicon via) con il die di base sottostante, in modo simile a Foveros. ODI si affida a collegamenti verticali da 70 micrometri (contro i 10 micrometri di EMIB) che lo rendono adatto a fornire alimentazione al die superiore in uno stack 3D.

ODI offre minore resistenza, garantendo quindi bassa latenza, un bandwidth più alto e un'erogazione di energia maggiore lungo lo stack. Il suo impiego può essere benefico anche per questioni di dissipazione del calore. Questo approccio riduce inoltre il numero di TSV richiesto alla base del die, liberando più area per transistor attivi e ottimizzando la dimensione del die. ODI può essere implementato in diverse configurazioni dette Type (su Wikichip ci sono interessanti illustrazioni). Si contano quattro implementazioni diverse che all'occorrenza possono essere combinate tra loro.

In configurazione Type 2, un die attivo può raddoppiare come un EMIB tra due die, operando come un bridge attivo non integrato nel substrato. Nella configurazione Type 1, un die attivo è totalmente integrato sotto di un die più grande. In questa configurazione i collegamenti in rame circondano il die su tutti i lati. La terza configurazione, un caso speciale di Type 2, vede collegamenti ODI più spessi al bordo del die. Infine, come detto, c'è la possibilità di combinare le varie soluzioni.

MDIO

Per concludere, ecco MDIO. Sembra una parolaccia abbreviata, in realtà si tratta di una nuova interfaccia "die to die" che rappresenta un'evoluzione dell'interconnessione fisica Advanced Interface Bus (AIB). MDIO consente un approccio modulare alla progettazione e, secondo Intel, offre una migliore efficienza energetica e un bandwidth più che doppio rispetto ad AIB. L'azienda ha snocciolato alcuni numeri: si parla di 200 GB/s per millimetri, rispetto ai 63 GB/s garantiti da AIB. Inoltre, il consumo è di 0,50 picojoule per bit contro gli 0,85 picojoule di AIB.

RibbonFET e PowerVia

A tutte queste tecnologie che riguardano il package e il collegamento dei chip tra loro si aggiungeranno altre innovazioni, previste con il processo Intel 20A.

La prima è RibbonFET, l'implementazione di Intel di un transistor con gate su tutti i lati. Si tratterà della prima nuova architettura di transistor dell'azienda da quando l'azienda ha introdotto FinFET nel 2011. Questa tecnologia offrirà velocità di commutazione dei transistor più elevate a parità di corrente di azionamento rispetto ai transistor odierni, ma con un ingombro più ridotto.

Infine, Intel introdurrà PowerVia, l'esclusiva implementazione di Intel di alimentazione dal retro per ottimizzare la trasmissione del segnale eliminando la necessità far passare l'alimentazione al lato anteriore del wafer.

Conclusioni

Come avrete intuito, parlare di processori non sarà più facile come una volta perché se è vero che processo produttivo, core e architettura rimarranno sempre importanti, anche il come un prodotto sarà assemblato e realizzato avrà un peso specifico rilevante per definirne prestazioni, consumi e prezzo finale al pubblico, ovvero a definirne la competitività rispetto alle proposte concorrenti.

Per questo Intel sta battendo così tanti progetti e strade: alcuni potrebbero adattarsi meglio a un determinati prodotto, altri soddisfare le necessità di un comparto. Insomma, ci aspettano tempi di grande innovazione tecnologica e il package diventerà l'elemento fondamentale su cui si baseranno le novità del futuro.

7 Commenti
Gli autori dei commenti, e non la redazione, sono responsabili dei contenuti da loro inseriti - info
Netless19 Maggio 2020, 21:01 #1
Ottimo articolo, ricorda gli articoli tecnici e di approfondimento che popolavano questi lidi alla fine degli anni '90.
demonsmaycry8419 Maggio 2020, 21:20 #2
già sempre più rari e trovabili altrove
gianluca.f20 Maggio 2020, 08:18 #3
Originariamente inviato da: Netless
Ottimo articolo, ricorda gli articoli tecnici e di approfondimento che popolavano questi lidi alla fine degli anni '90.


o i PC professionale di un tempo. Veramente un bel articolo!
Eversor220 Maggio 2020, 13:32 #4
Ho pensato la stessa cosa, grazie dell'articolo! Molto interessante e l'italiano non è una traduzione buttata li dell'inglese.
xarz320 Maggio 2020, 21:23 #5
Ma... Manolo! Non mi ero mai accorto che fosse passato da Toms a Hwupgrade.

Ma quanti cambiamenti (in peggio) nella concorrenza. Pino Bruno che lascia in sordina la direzione e nessuno sa niente, mille nuovi redattori buttati lì a scrivere valanghe di articoli dalla qualità modesta, persone come Manolo che per quasi 15 anni ha seguito la parte hardware (il core) di Toms che se ne vanno... chissà che è successo in quegli uffici.

Comunque sono contento di vederlo qui a scrivere, e la qualità di questo articolo rivela che è stato un ottimo acquisto
Athlon22 Maggio 2020, 14:29 #6
confermo la bonta' dell' articolo , inoltre mi e' venuto in mente che a breve grazie a queste tecnologie che permettono di fare i processori a "mattoncini" anche l'integrazione di alcune FPGA nei processori per l'accellerazione hardware di specifici algoritmi
Cappej01 Giugno 2020, 08:38 #7
Originariamente inviato da: gianluca.f
o i PC professionale di un tempo. Veramente un bel articolo!


bella rivista ai tempi, tanta pubblicità ma tanta sostanza...
Quando ancora il web era per pochissimi, era l'alba dei primi cellulari Motorola VS Nokia.

Devi effettuare il login per poter commentare
Se non sei ancora registrato, puoi farlo attraverso questo form.
Se sei già registrato e loggato nel sito, puoi inserire il tuo commento.
Si tenga presente quanto letto nel regolamento, nel rispetto del "quieto vivere".

La discussione è consultabile anche qui, sul forum.
 
^