[Thread Ufficiale] CPU Zen 14/12/7nm: AMD Ryzen!

[paolo.oliva2]

https://www.tomshardware.com/news/amd-infinity-fabric-3

AMD-infinity-fabric 3.0.

Stupefacente

Infinity Fabric 3.0 inaugura ciò che AMD sognava il futuro con la sua campagna di marketing "The Future is Fusion" del lontano 2008. Offre un bus di comunicazione coerente per l'interconnettività e la condivisione delle risorse tra le soluzioni CPU e GPU dell'azienda, consentendo prestazioni migliorate , latenze inferiori e consumo energetico ridotto.
L'idea è semplice: spostare i dati è computazionalmente costoso . Quindi l'architettura Infinity è progettata per ridurre il più possibile lo spostamento dei dati tra i banchi di archiviazione (che si tratti di VRAM, RAM di sistema o cache della CPU). Se ogni pezzo del puzzle hardware è a conoscenza di quali informazioni si trovano e dove e può accedervi in ​​base alle necessità, è possibile ottenere grandi guadagni in termini di prestazioni.

Il rumors circa se la logica della cache di quel procio IBM poteva funzionare anche su Zen (una L3 inclusiva facente funzioni di L2/L3 e L4) mi sembra giusto. A livello di logica, se il dato può essere condivisibile da ciascun elemento senza essere costretti a "spostarlo", mi sembra più che simile a livello di concetto.

Se consideriamo ciò e lo uniamo al gran aumento della cache L3 impilata, possiamo avere un'idea di cosa si potrà ottenere. Un Zen4 con aumento IPC, una L2 raddoppiata,una L3 impilata di grandi dimensioni, l'iGPU di nuova concezione, sul 5nm.

[affiu]

Originariamente inviato da Gyammy85

Ma il dettagliuccio che milan x va il 50-60% in più su milan solo con 3d chiplets non stupisce nessuno? come aver aumentato i core eh

...io veramente sto pensando a quanto apriranno i ''rubinetti'' con zen4 così da sfruttare appieno tutta quella cache l3 a disposizione.

Immagina la scaletta EPYC: zen3 a 7nm 64 core, zen3+ 3D Vcache a 7nm(6nm?) 64 core , zen4 3D Vcache 96 core, e zen4 3D Vcache 128 core-''c''(''sono'' espressamente concepiti, secondo la mia visione, di un ''forte'' potere ''collegativo'' ed in più sono più ''snelliti'' o più ''semplicizzati''....sono ''quasi'' scarsi in single, ma quando lavorano tutti 128 contemporaneamente SCALANO meglio di QUALSIASI 128 core NON ''c''....è chiaro che poi consumino meno altrimenti da 96 core a 128 con la fantasia riesci a metterli insieme!= ovvio che con zen5 ci riusciranno ma con 256 core ''c'' oppure ''x'' )

Immagina pure, se non ti accontenti mai , pure il SMT a 2 vie e i core ''c'' di immaginarli come core più efficienti e chiaramente meno ''veloci'' perchè appunto concepiti per il LAVORO di interconnessione multi-thread.....quindi viene facile immaginare un ryzen zen4 o zen5 che abbia i core misti: core e core-c.
Così si vedrà l'eclisse totale, perchè scuse non ce ne saranno più: ne silicio, ne architetture, e ne VIE! .
Da tutto questo non ti stupirai di attribiure un 10% secco ad ogni revision della scaletta EPYC in termini di SHARE e voilà=sei oltre il 30% o magari 40% ......ci aggiungi pure RDNA2 nelle IGPU c'è ciao!

In attesa del futuro ryzen ''nex generation'' , (sono le slide che ti fanno ipotizzare scenari) zen4 16 core + 8 core-c= ma entrambi con smt, UNO smt e l'altro SMT 2.

[FroZen]

Altro che ram disk

Tra poco si farà cache disk su ryzen

[paolo.oliva2]

Occhio ad un dettaglio.

https://www.anandtech.com/show/17055...-and-128-cores

Anand riporta questo:

AMD ci ha dichiarato nel nostro briefing che Genova e Bergamo saranno compatibili con il socket, con Genova in arrivo nel 2022, mentre Bergamo tra la fine del 2022 e l'inizio del 2023 (con un focus più sull'obiettivo di inizio 2023). Alla domanda, AMD non ha voluto restringere i tempi di Genova in una luce simile. Bergamo invece avrà le stesse caratteristiche di Genova: DDR5, PCIe 5.0, CXL 1.1, RAS e la suite di sicurezza di AMD.

Non ricordo dove... si parlava di Bergamo 6 mesi dopo a Genova.
A sto punto se Bergamo nel 1⁰ trimestre 2023 (fine 2022 ma probabile inizio 2023), Genova dovrebbe avere una finestra sul metà 2022.

[paolo.oliva2]

https://www.tomshardware.com/news/am...cache-64-cores

Nei sistemi dual-socket con 1,5GB di cache L3 impilata, le prestazioni aumentano sino a +60%.

L'aspettativa che Zen3D desktop non guadagni il +15% solo nei giochi a sto punto è alta.

Come con le varianti consumer, AMD impila un singolo strato 6x6mm di cache L3 direttamente sulla cache L3 già presente su ciascun CCD (chiplet di calcolo).

Ogni CCD ha 32 MB di cache L3 prima della modifica. L'aggiunta della fetta di cache L3 impilata verticalmente aggiunge altri 64 MB di cache, portando il totale a 96 MB per CCD. I chip Milan-X si estenderanno fino a modelli a 64 core con otto CCD, il che porta il totale a 768 MB di cache L3 per chip. AMD ha confermato che i suoi chip supportano stack più elevati di L3 e HardwareLuxx ha persino trovato impostazioni del BIOS del server che consentono fino a quattro stack di cache per chip con i server AMD EPYC Milan esistenti.

La cache L3 impilata aggiunge un sovraccarico di circa il 10% alla latenza complessiva, che è paragonabile all'impatto della latenza standard derivante dalla semplice aggiunta di capacità con tecniche on-die standard. Ciò è in parte dovuto al fatto che la fetta di cache L3 aggiuntiva è in qualche modo "stupida": tutti i circuiti di controllo risiedono sul CCD esistente, il che aiuta a ridurre l'overhead di latenza. Inoltre, poiché la cache più grande riduce i viaggi alla memoria principale a causa di tassi di hit della cache L3 più elevati, la capacità aggiuntiva allevia la pressione della larghezza di banda sulla memoria principale, riducendo così la latenza e migliorando così le prestazioni dell'applicazione da più assi.

AMD utilizza gli stessi core Zen 3 normalmente; il circuito di controllo per 3D V-Cache è stato aggiunto come scelta progettuale lungimirante durante le fasi di progettazione iniziali. AMD utilizza i chip EPYC Milan esistenti come elementi costitutivi, quindi i chip verranno inseriti nei socket SP3 nei server EPYC (è necessario un aggiornamento del BIOS). Ciò riduce i tempi di qualificazione e accelera il time to market.

AMD ha ribadito molti dei vantaggi della tecnica di saldatura ibrida senza saldatura che consente la V-Cache 3D, come un aumento della densità di interconnessione di 200 volte rispetto ai chiplet 2D e un aumento della densità di 15 volte e un guadagno di efficienza energetica 3 volte superiore rispetto al packaging 3D micro-bump. AMD afferma che il legame ibrido migliora anche le termiche, la densità dei transistor e il passo di interconnessione rispetto ad altri approcci 3D, rendendola la tecnologia di stacking di silicio attivo su attivo più flessibile.

Inoltre, AMD afferma che non sono necessarie modifiche software per sfruttare la maggiore capacità della cache, sebbene stia lavorando con diversi partner per creare pacchetti software certificati. Questi pacchetti potrebbero vedere anche ulteriori ottimizzazioni delle prestazioni.

Considerando le latenze delle cache L2 ein L2 in rapporto alla dimensione, avere una L3 32MB 10ns che per passare a 96MB aumenta la latenza a solo 20nn, è un ottimo guadagno, che si aggiunge al 15X di densità, a 3X di efficienza vs 3D micro-bump e altri vantaggi

[paolo.oliva2]

L'impressione è che lo sviluppo di Zen abbracci a 360⁰ tutto.

Facendo un esempio di evoluzione architetturale classica, si avrebbe il dimensionamento core a seconda della nm del PP, la stesura su silicio e la commercializzazione per 1 anno canonico, dopodiché altri affinamenti se sullo stesso o la ristesura in toto.
Zen3D è un Zen3 (già predisposto per la L3 impilata), quindi ottiene un aumento prestazionale a costo R&D già ammortizzato da Zen3, cosa che sarebbe impossibile con una produzione "normale" che sia chiplet/monolitica.
Ma si aggiunge pure l'infinity Fabrica 3, e altro ancora.

In pratica credo che il CCX in sé di Zen4 potrebbe essere lo stesso sia se commercializzato 1 anno prima da oggi che 6 mesi dopo.
Ma le implementazioni vanno al passo con i tempi, tipo cache 3D, infinity fabbric e altro.
Quindi le prestazioni di ZenX variano nel tempo anche se a parità di ALU X86

[Nui_Mg]

Già interessanti in ambito VM/Azure:

Update: Azure HBv3 VMs with Milan-X CPUs
Microsoft has issued documentation for the Milan-X HBv3 VMs, and we have an in-depth analysis of the VMs and benchmarks in this separate article. Here is the short version with the following performance projections and VM size details and technical overview:

- Up to 80% higher performance for CFD workloads
- Up to 60% higher performance for EDA RTL simulation workloads
- Up to 50% higher performance for explicit finite element analysis workloads
- Up to 120 AMD EPYC 7V73X CPU cores (EPYC with 3D V-cache, “Milan-X”)
- Up to 96 MB L3 cache per core (3x larger than standard Milan CPUs, and 6x larger than “Rome” CPUs)
- 350 GB/s DRAM bandwidth (STREAM TRIAD), up to 1.8x amplification (~630 GB/s effective bandwidth)
- 448 GB RAM
- 200 Gbps HDR InfiniBand (SRIOV), Mellanox ConnectX-6 NIC with Adaptive Routing
- 2 x 900 GB NVMe SSD (3.5 GB/s (reads) and 1.5 GB/s (writes) per SSD, large block IO)

[deccab189]

Originariamente inviato da Nui_Mg

Già interessanti in ambito VM/Azure:

Update: Azure HBv3 VMs with Milan-X CPUs
Microsoft has issued documentation for the Milan-X HBv3 VMs, and we have an in-depth analysis of the VMs and benchmarks in this separate article. Here is the short version with the following performance projections and VM size details and technical overview:

- Up to 80% higher performance for CFD workloads
- Up to 60% higher performance for EDA RTL simulation workloads
- Up to 50% higher performance for explicit finite element analysis workloads
- Up to 120 AMD EPYC 7V73X CPU cores (EPYC with 3D V-cache, “Milan-X”)
- Up to 96 MB L3 cache per core (3x larger than standard Milan CPUs, and 6x larger than “Rome” CPUs)
- 350 GB/s DRAM bandwidth (STREAM TRIAD), up to 1.8x amplification (~630 GB/s effective bandwidth)
- 448 GB RAM
- 200 Gbps HDR InfiniBand (SRIOV), Mellanox ConnectX-6 NIC with Adaptive Routing
- 2 x 900 GB NVMe SSD (3.5 GB/s (reads) and 1.5 GB/s (writes) per SSD, large block IO)

Grazie, a questo link l'aticolo completo: https://techcommunity.microsoft.com/...s/ba-p/2939814

Per quel tipo di applicazioni i benefici sono tanti dal punto di vista di efficenza lato memoria:

- What cache sizes of this magnitude have an opportunity to do is noticeably improve (1) effective memory bandwidth and (2) effective memory latency

Meno ovviamente lato calcolo puro:

- Just as important, however, is understanding what these large caches do not affect. Namely, they do not improve peak FLOPS, clock frequency, or memory capacity.

In generale è un grande passo in avanti tanto più che è un aggiornamento già preventivato per cui il progetto Zen3 nasce già predisposto. Sono sempre più convinto che il futuro sia di queste tecnologie e che il vecchio approccio monolitico non sia più vincente (troppi costi, poca flessibilità):

- Using this test, we measure best case latencies (shortest path) improving by 51% and worst case latencies (longest path) improving by 42%. For historical context, these are some of the largest relative improvements for memory latencies in more than a decade when memory controllers moved onto CPU packages.

[paolo.oliva2]

https://www.servethehome.com/faceboo...tform-details/

Facebook ha evoluto il suo hosting di nodi single socket da Yosemite V1 a V2 e persino a V3 . All'OCP Summit, Meta ha rivelato la piattaforma North Dome che inserisce un processore AMD EPYC 7003 in una slitta originariamente progettata per le CPU Intel Xeon D.

[paolo.oliva2]

Originariamente inviato da deccab189

... In generale è un grande passo in avanti tanto più che è un aggiornamento già preventivato per cui il progetto Zen3 nasce già predisposto. Sono sempre più convinto che il futuro sia di queste tecnologie e che il vecchio approccio monolitico non sia più vincente (troppi costi, poca flessibilità)...

Di per sé l'MCM offre grandi vantaggi sia in costo progettazione che in resa vs monolitico, in cui il guadagno è ben maggiore rispetto alle perdite vs monolitico (principalmente nel collegamento tra le varie componenti).

Implementare poi la tecnologia a blocchi in MCM permette soluzioni multiple allo stesso progetto, con R&D e tempi minimi rispetto ad una soluzione monolitica che richiederebbe una propria maschera e tempi di affinamento produzione esponenziali.

Il modus operandi classico era quello di realizzare una architettura che a 360⁰ potesse soddisfare i requisiti del desktop, mobile e server, ovviamente con dei compromessi.

Oggi il mercato chiede soluzioni molto differenziate anche nello stesso segmento.
Con un MCM a blocchi, AMD può produrre soluzioni differenti stile automobile.
come una vettura ha lo stesso telaio e può montare varie cilindrate di motore sia diesel che benzina, può avere la base di accessori o il top e quant'altro, un MCM a blocchi potrebbe essere X86 o APU, variare la dimensione L3, variare l'iGPU e quant'altro, semplicemente variando cosa montare nel package, riducendo enormemente il magazzino ed i costi.
Oltre ad essere un vantaggio per sé, risulterebbe pure un vantaggio per un OEM. Immaginiamo un mobile, dove alla CPU X l'OEM deve comunque prevedere più tipi di mobo per la parte grafica (VGA aggiuntiva su mobo). Virtualmente potrebbe avere una mobo unica e chiedere ad AMD la CPU con iGPU X o Y.

[paolo.oliva2]

https://www.tomshardware.com/news/cr...-big-l3-caches

https://www.hwupgrade.it/news/cpu/mi...md_102373.html

Brutta notizia

https://www.tomshardware.com/news/am...n-with-tencent

[canoM]

Sono aumentati di prezzo su ammazzane, sarà per quello o per il bf?

Inviato dal mio Redmi Note 9 Pro utilizzando Tapatalk

[paolo.oliva2]

Per quello non credo, non sono 3D.

Penso, ipotizzo, che sia per la disponibilità vs richiesta.
Un po' strano, perché arrivati a sto punto, o aspetti Zen3D o prendi Alder, o aspetti un calo ulteriore Zen3.
Zen4 costerà una fucilata... Intel praticamente l'iGPU la regala, 20$, AMD non penso proprio.

[paolo.oliva2]

Una domanda tecnica.

Zen4 sarà APU, tra RDNA2 , 5nm e DDR5 le prestazioni della iGPU si alzeranno, se da una parte l'offerta APU alzerà il limite di quelli che potrebbero rinunciare alla discreta, dall'altra chi comunque vorrà la discreta pagherà di più Zen4 APU per poi disabilitare l'iGPU.

Una soluzione potrebbe essere di far funzionare l'integrata in CF con la discreta, aumentando la prestazione finale. Sarebbe possibile?

Oppure optare per soluzioni APU Zen4 fino ad un certo livello, dopodiché solo X86.
Potrebbe esserw sino ad un certo TDP, esempio 65W, APU, presumibilmente X8 o anche X12, poi da X12 a salire solo X86.
Altra opzione potrebbe essere il core Zen4C, se verrà in desktop, gli APU con core Zen4C e X86 con core Zen4 normale.

P.S.
Se diamo retta alle info di Lisa Su, -50% di area, -50% di consumi e +25% di prestazioni del 5nm vs 7nm, sicuramente sono "capate" nella condizione migliore, ma visto che sei parlava di Epyc, le frequenze dei proci server hanno una base minima di 2GHz che comunque è già alta per una VGA, la prospettiva è una iGPU bella corposa. Potrebbe avere il doppuo dei transistor per soddisfare il requisito area, che con -50% di consumo dovrebbe consumare uguale ad una attuale, con +25% di prestazioni. A questo aggiungiamoci che RDNA2 è molto più efficiente delle precedenti, dovremmo arrivare senza problemi a 3X rispetto alle attuali, aiutate e non poco dalla banda DDR5. Se ora a 1K gli APU soddisfano, lo sarà uguale a 2K.

[fraussantin]

Originariamente inviato da canoM

Sono aumentati di prezzo su ammazzane, sarà per quello o per il bf?

Inviato dal mio Redmi Note 9 Pro utilizzando Tapatalk

Io il 5900 lo vedo sempre al solito prezzo con i soliti drop fulminei a 470 o giù di lì impossibili da prendere

[paolo.oliva2]

https://wccftech.com/amd-next-gen-ry...6-zen-4-cores/

Zen4 APU X16 per laptops (32 TH, in pratica un 5950X Zen4 APU)

Il prossimo lancio della famiglia di APU Rembrandt-H Ryzen 6000 manterrà il conteggio di 8 core e 16 thread, anche se questi saranno basati sulla nuovissima architettura Zen 3+ sul nodo di processo a 6 nm, quindi è prevedibile un bel aumento delle prestazioni ma Intel offrirà chip con un massimo di 14 core e 20 thread.

Io continuo ad ipotizzare che Zen3+ desktop sarà sul 6nm e non sul 7nm..

[fraussantin]

Originariamente inviato da paolo.oliva2

https://wccftech.com/amd-next-gen-ry...6-zen-4-cores/

Zen4 APU X16 per laptops (32 TH, in pratica un 5950X Zen4 APU)

Il prossimo lancio della famiglia di APU Rembrandt-H Ryzen 6000 manterrà il conteggio di 8 core e 16 thread, anche se questi saranno basati sulla nuovissima architettura Zen 3+ sul nodo di processo a 6 nm, quindi è prevedibile un bel aumento delle prestazioni ma Intel offrirà chip con un massimo di 14 core e 20 thread.

Io continuo ad ipotizzare che Zen3+ desktop sarà sul 6nm e non sul 7nm..

Io sono sempre più convinto che mi conviene aspettare i 6000 e metterci un 6800 invece che un 5900 scontato.

Salvo temperature accettabili

[paolo.oliva2]

Per chi interessa, questo articolo illustra le differenze tra AMD/Intel X86 e M1 ARM Apple a parità di consumo.

https://www.techspot.com/review/2357...VW9sY3VObS04VA..

[paolo.oliva2]

Originariamente inviato da fraussantin

Io sono sempre più convinto che mi conviene aspettare i 6000 e metterci un 6800 invece che un 5900 scontato.

Salvo temperature accettabili

Bisognerebbe avere la lanterna magica.

Sicuramente Intel con la serie 12 costringerà AMD ad abbassare i listini sia di Zen3 che di Zen3+.

Discorso diverso quando Alder/Raptor si scontreranno con Zen4.
Mi sembra palese che anche a 300W Alder/Raptor non potranno nulla vs Zen4 def.

Sono propenso a credere che il 1⁰ Zen4 sarà tutt'altro che tirato, visto il vantaggio IPC e efficienza, AMD opterà per la massima resa per un listino comunque competitivo. In ogni caso mi sembra scontato che Zen4 5nm su mobile e APU farà ciò che vuole.

Poi aspetterà Meteor e in base a cosa e come intel tirerà fuori dal cilindro, potrà optare a Zen4C o limate di listino. Il tutto in base alla domanda e quanto volume può disporre.

[skadex]

E' perchè amd dovrebbe abbassare i prezzi?
Al momento attuale il 12700k costa più di un 5900x già di base.
Le schede madri z690 costano molto di più di soluzioni già discrete per le piattforme amd.
Le ram diciamo di non considerarle ancora.
Per dissipare una qualsiasi cpu amd puoi spendere molto meno di quanto devi fare per necessità con gli intel di 12 gen.
Al momento attuale amd non ha alcun bisogno di fare niente, Intel ha una proposta molto prestazionale ma ai prezzi presenti al momento sul mercato costa molto di più.