Tukwila, la prossima generazione di cpu Itanium

Tukwila, la prossima generazione di cpu Itanium

Architettura a 4 core, con cache da 6 Mbytes per ogni cpu, quella della prossima generazione di cpu della famiglia Itanium

di pubblicata il , alle 08:59 nel canale Processori
 

Stando alle informazioni pubblicate in questo articolo, la prossima generazione di processore Intel Itanium nome in codice Tukwila, integrerà 4 core di processore per ogni cpu fisica.

Per ogni core sarà presente una cache da ben 6 Mbytes di capacità; ogni processore integrerà un memory controller oltre ad una "next generation interconnect", che dovrebbe essere la tecnologia Common Systems Interconnect (CSI), approccio che dovrebbe essere simile a quello HyperTransport delle cpu AMD.

La tecnologia CSI dovrebbe venir implementata nelle cpu Tukwila con due link a piena ampiezza e due a mezza ampiezza, con un totale di 32 Gbytes di bandwidth a disposizione. CSI dovrebbe in seguito venir implementato anche in future generazioni di processore.

Tukwila.jpg

Il memory controller integrato dovrebbe supportare lo standard Fully Buffered Dimm (FB-Dimm) attraverso configurazioni a 4 o più canali. La tecnologia FB-Dimm è stata recentemente introdotta sul mercato da Intel con la più recente piattaforma per processori Xeon DP.

Il processore dovrebbe avere una frequenza di funzionamento di 2,5 GHz; ogni core permetterà di gestire sino ad un massimo di 2 threads, con quindi un totale di 8 threads per processore fisico che potranno essere gestiti contemporaneamente. Non è chiaro al momento se questa funzionalitò verrà implementata attraverso l'utilizzo della tecnologia HyperThreading o in altro modo.

Il debutto di Tukwila non è stato ancora ufficialmente indicato da Intel; secondo le informazioni della slide qui sopra riportata tale cpu non dovrebbe arrivare prima del 2008.

Resta aggiornato sulle ultime offerte

Ricevi comodamente via email le segnalazioni della redazione di Hardware Upgrade sui prodotti tecnologici in offerta più interessanti per te

Quando invii il modulo, controlla la tua inbox per confermare l'iscrizione.
Leggi la Privacy Policy per maggiori informazioni sulla gestione dei dati personali

20 Commenti
Gli autori dei commenti, e non la redazione, sono responsabili dei contenuti da loro inseriti - info
robert198008 Maggio 2006, 09:46 #1

O cribbio

O cribbio 24MB Cache!!!
serassone08 Maggio 2006, 09:57 #2
Il memory controller integrato ha un'implementazione simile a quella di AMD o è un approccio differente? Chissà se all'Intel stanno pensando di integrare il controller della memoria anche nei processori desktop...
Cialtrone08 Maggio 2006, 09:58 #3

!!

contando che ogni bit di cache ha bisogno di 6 transistor per essere implementato...
24*1024*1024*8*6=1 miliardo 200 milioni e rotti di transistor!!
senza contare tutta la parte di indirizzamento..
ShadowX8408 Maggio 2006, 10:05 #4
Originariamente inviato da: serassone
Il memory controller integrato ha un'implementazione simile a quella di AMD o è un approccio differente? Chissà se all'Intel stanno pensando di integrare il controller della memoria anche nei processori desktop...



Non vorrei sbagliarmi, ma mi pare che si siano delle dichiarazioni rilasciate da Intel un pò di tempo fa, in cui si rende noto che non vi è intenzione di integrare il memory controller nelle CPU desktop (e forse anche la serie Xeon) in quanto è ritenuta una scelta troppo vincolante.

OT
Con una tecnologia denominata CSI, era quanto meno DOVEROSO chiamare i core "Grissom"

/OT
freeeak08 Maggio 2006, 11:14 #5
ma che io sappia i progressi del CSI sono in alto mare...
bjt208 Maggio 2006, 11:31 #6
Il Power 5+ già adesso ha 36MB di cache L2... Certo... E' memoria DRAM... Se questa L2 è SRAM, allora la cifra assume tutto un altro significato. Comunque gli Itanium 2 attuali già superano il miliardo di transistors... Non per niente costano un botto!
Felix08 Maggio 2006, 12:03 #7
Ma i core saranno ancora VLIW oppure cambia approccio?
sirus08 Maggio 2006, 12:25 #8
Originariamente inviato da: serassone
Il memory controller integrato ha un'implementazione simile a quella di AMD o è un approccio differente? Chissà se all'Intel stanno pensando di integrare il controller della memoria anche nei processori desktop...

Credo che Intel non passerà al memory controller integrato nelle CPU desktop almeno fino a quando sul mercato desktop non si vedrà una capillare diffusione delle FB-Dimm che permetterebbero di usare qualsiasi chip di RAM, siano essi DDR, DDR2 o DDR3.

Comunque ricordo che in passato si parlava di Itanium (IA64) per sistemi desktop e per motivi di software e costi non si sono mai diffusi, questo secondo me è un peccato
Lucrezio08 Maggio 2006, 12:27 #9
Boia... chissà che potenza

[OT]LOL! Core grissom...[/OT]
MenageZero08 Maggio 2006, 13:07 #10
Originariamente inviato da: Felix
Ma i core saranno ancora VLIW oppure cambia approccio?

beh, se la news non fa nessun riferimento a variazioni nella micro-architettura e, soprattutto, se la nuova cpu si chiamerà sempre "itanium"...difficile pensare ad un modello di architettura ex novo, no ?

Devi effettuare il login per poter commentare
Se non sei ancora registrato, puoi farlo attraverso questo form.
Se sei già registrato e loggato nel sito, puoi inserire il tuo commento.
Si tenga presente quanto letto nel regolamento, nel rispetto del "quieto vivere".

La discussione è consultabile anche qui, sul forum.
 
^