Definite le specifiche Serial Port Memory Technology

Definite le specifiche Serial Port Memory Technology

Il consorzio SPMT ha pubblicato le prime specifiche della tecnologia Serial Port Memory, destinata all'impiego in dispositivi quali palmari e smartphone

di pubblicata il , alle 15:54 nel canale Memorie
 

Il consorzio Serial Port Memory Technology ha annunciato il rilascio delle specifiche SPMT, un particolare tipo di memorie RAM dinamiche basate su interfaccia seriale al posto della tradizionale interfaccia parallela. Si tratta di una tecnologia che, come abbiamo già illustrato in questa notizia nel corso dei mesi passati, inizialmente sarà indirizzata al mercato dei dispositivi da tasca, come cellulari e smartphone, ed è progettata per offrire elevate prestazioni unitamente ad un ridotto consumo energetico.

Jim Venable, presidente di SPMT, ha dichiarato: "La disponibilità delle specifiche SPMT segnano l'inizio di una nuova era nelle tecnologie di memorie general purpose per il mercato mobile. La tecnologia definita nelle specifiche rappresenta un grande balzo avanti nella fornitura di soluzioni a basso costo, elevata bandwidth e consumi contenuti per il mercato mobile in rapida evoluzione, permettendo la realizzazione di una nuova generazione di prodotti".

Hynix Semiconductor, LG Electronics, Samsung Electronics e Silicon Image, membri fondatori del consorzio SPMT, formano il gruppo di amministrazione dell'organizzazione e sono responsabili, assieme ai membri contributor, dello sviluppo delle specifiche SMPT, che in particolare si focalizzano sulla riduzione del numero di pin di almeno il 40% rispetto le attuali tecnologie DRAM, sulla bandwidth flessibile da 200MB/s a 12,6GB/s e sulla configurazione a porte singole o multiple in connessione ad un singolo chip di memoria SPMT.

Il Consorzio SPMT è aperto ad accogliere nuovi membri e organizzazioni interessate ad aderire al gruppo; per maggiori informazioni circa la tecnologia Serial Port Memory e i programmi di adesione, rimandiamo al sito ufficiale del consorzio.

I migliori sconti su Amazon oggi
-16%

DJI Neo, mini drone con fotocamera UHD 4K per adulti, 135g drone che vola da solo e ti segue, decollo dalla mano, tracciamento del soggetto, QuickShot, video stabilizzati, (senza radiocomando)

199.00 166.99€ Compra ora
-20%

Playstation PS5 edizione digitale - Bundle Call of Duty: Black Ops 6

499.90 399.99€ Compra ora
-24%

FRITZ!Repeater 600 Edition International, Ripetitore - Wi-Fi extender fino a 600 Mbit/s (2,4 GHz), Mesh, Access Point, Interfaccia in italiano

49.99 37.86€ Compra ora
4 Commenti
Gli autori dei commenti, e non la redazione, sono responsabili dei contenuti da loro inseriti - info
LeaderGL206 Ottobre 2009, 16:10 #1
E' possibile avere ulteriori informazioni?
Che differenza c'è con le attuali memorie? Che variazioni prestazionali ci sarebbero?
Kuarl06 Ottobre 2009, 16:46 #2
temo sia solo un gioco di brevetti, nulla più
clockware06 Ottobre 2009, 19:56 #3
Originariamente inviato da: LeaderGL2
E' possibile avere ulteriori informazioni?
Che differenza c'è con le attuali memorie? Che variazioni prestazionali ci sarebbero?


La differenza principale è il collegamento fisico tra la memoria e la CPU, invece di utilizzare 64 linee differenti per trasferire in parallelo i 64bit delle attuali memorie si potrà sfruttare un unica linea per la trasmissione facendo viaggiare i singoli bit uno dietro l'altro...insomma come è avvenuto per il mondo degli hard disk e il passaggio dal bus EIDE al bus SATA!

Tuttavia per ottenere una riduzione di solo 40% del numero di pin appare ovvio che solo la parte dati e di addressing verrà serializzata in quanto generalmente le altre linee di interfaccia delle memorie (es. le SRAM) hanno una loro utilità intrinseca e contemporanea...

Per il discorso prestazionale ci sarebbe molto da discutere: a parità di frequenza di clock, un bus parallelo trasporta più dati di uno seriale, ma generalmente il primo soffre del problema della non sincronizzazione di tutte le n linee che lo compongono limitando quindi la frequenza massima selezionabile...questa limitazione non si applica ai bus seriali che riescono generalmente ad avere frequenze più spinte (il sata è un buon esempio)!

Però nel campo delle memorie i bus sono molto ottimizzati e soprattutto la strada da percorrere è molto piccola rispetto a quella di un collegamento per hdd e probabilmente non spingeranno più di tanto per prestazioni di picco con il nuovo standard seriale.

Una cosa è certa sfruttando meno linee si libereranno più pin sulle interfacce dei processori, e quindi con bus seriali interfacciare in parallelo molte più memorie risulta molto più facile e quindi si potrà lavorare con bus a più bit senza dover essere limitati dal numero di pin effettivamente disponibili che in campo embedded fa sicuramente la differenza!
Pleg07 Ottobre 2009, 08:10 #4
Originariamente inviato da: clockware
... insomma come è avvenuto per il mondo degli hard disk e il passaggio dal bus EIDE al bus SATA!


Verissimo, tutti i bus stanno diventando seriali, per i motivi che hai spiegato.


Originariamente inviato da: clockware
Però nel campo delle memorie i bus sono molto ottimizzati e soprattutto la strada da percorrere è molto piccola rispetto a quella di un collegamento per hdd e probabilmente non spingeranno più di tanto per prestazioni di picco con il nuovo standard seriale.


La distanza e' piu' breve, ma e' comunque problematica: la banda richiesta e' molto maggiore, e il fatto che puoi mettere uno o piu' moduli di RAM rende difficile progettare il bus per funzionare bene in tutti i diversi casi di carico (diverso numero di moduli RAM => diversa impedenza di carico vista dal controller).


Originariamente inviato da: clockware
Una cosa è certa sfruttando meno linee si libereranno più pin sulle interfacce dei processori, e quindi con bus seriali interfacciare in parallelo molte più memorie risulta molto più facile e quindi si potrà lavorare con bus a più bit senza dover essere limitati dal numero di pin effettivamente disponibili che in campo embedded fa sicuramente la differenza!


Usare meno pin sara' importante anche per i processori normali, non solo per gli embedded! Col numero di canali verso la RAM che sale e sale, prima o poi si finiscono i pin e soprattutto le tracce sulla motherboard, che sono tantissime e difficili da progettare.

E cmq... tra un po' avremo le interconnessioni ottiche anche a livello di board, meglio portarsi avanti coi protocolli seriali

Devi effettuare il login per poter commentare
Se non sei ancora registrato, puoi farlo attraverso questo form.
Se sei già registrato e loggato nel sito, puoi inserire il tuo commento.
Si tenga presente quanto letto nel regolamento, nel rispetto del "quieto vivere".

La discussione è consultabile anche qui, sul forum.
 
^