OCZ presenta memorie DDR2 a bassa latenza

Specializzato in memorie per overclocking, OCZ presenta nuovi moduli DDR2 dotati di latenze di accesso particolarmente spinte
di Paolo Corsini pubblicata il 20 Ottobre 2004, alle 10:41 nel canale MemorieOCZ
30 Commenti
Gli autori dei commenti, e non la redazione, sono responsabili dei contenuti da loro inseriti - infovero che le DDR2 NORMALI 4-4-4 costano come le DDR500
o 400 buone
ma hanno prestazioni totalmente differenti
e queste della OCZ costeranno molto di + delle normali DDR2.....
BYEZZZZZZZZZZZZZZ
Ma le DDR2 hanno lo stesso "taglio" nei pin delle DDR? Voglio dire, si montano anche sugli slot ddr attuali? Ovviamente non va bene, ma pensavo avessero fatto in modo di non poter sbagliare...
Hanno più pin le Ddr2
WoW!
OCZ è sempre un passo avanti alle altre
Ora le ddr2 stanno iniziando a diventare una proposta interessante
Re: WoW!
OCZ è sempre un passo avanti alle altre
Ora le ddr2 stanno iniziando a diventare una proposta interessante
fra un mese vi dirò come vanno....
Re: Per Spectrum
Le DDR I 533 hanno un clock effettivo di 266 MHz, le DDR II 533 hanno un clock di 133 MHz per cui le latenze 3-2-2 delle DDR II sarebbero come delle 6-4-4 per le DDR
Così come un modulo DDR CAS 2 corrisponderebbe a un modulo SDR CAS 4... per questo le PC1600 andavano quanto le PC133 nonostante la banda extra.
se si chiamano ddr c'è un motivo, nn sono qdr... la storia delle latenze, frequenze doppie è una altra cavolata...
Re: Re: Per Spectrum
la storia delle latenze, frequenze doppie è una altra cavolata...
Non credo proprio, anche perchè non c'è mai stato nessuno che abbia chiaramente detto a quale velocità i timing sono relazionati.
Discorso astratto:
se hai un chip che lavora normalmente su un bus ad una certa frequenza, con determinate temporizzazioni; e vuoi farlo lavorare raddoppiando i dati che passa per ciclo di clock, le latenze raddoppiano (il chip deve caricare il doppio dei dati, facendo il doppio delle operazioni prima di poter inviare il tutto sulla linea dati in un solo ciclo di clock. Ammesso e non concesso che sia in grado di fare il doppio delle operazioni all'interno dello stesso ciclo di clock!).
Purtroppo, se vogliamo fare un discorso tecnico, la semplificazione DDR = 2 x bus non regge, perchè moltisse cose sono sott'intese.
In effetti tutti i moduli DDR non fanno altro che essere in grado di spedire una quantità doppia di dati per ciclo di clock.
I timings (o latenze) sono i ritardi che il sistema inserisce nel ciclo totale, necessari per effettuare tutte le operazioni di richiamo dei dati. Dopo di che, una volta che si hanno i dati a disposizione, l'invio avviene in un solo ciclo di clock.
Ma le operazioni da fare sono effettivamente il doppio.
Quindi ci potrebbe benissimo stare che i timings pubblicati, siano calcolati per emi-ciclo di clock (cioè per singolo byte, come nelle SDR)) piuttosto che per ciclo completo.
In tal caso ovviamente i timings evvettivi sul ciclo completo di clock. sono i timings pubblicati moltiplicati per 2.
Re: Re: Re: Per Spectrum
Non credo proprio, anche perchè non c'è mai stato nessuno che abbia chiaramente detto a quale velocità i timing sono relazionati.
Discorso astratto:
se hai un chip che lavora normalmente su un bus ad una certa frequenza, con determinate temporizzazioni; e vuoi farlo lavorare raddoppiando i dati che passa per ciclo di clock, le latenze raddoppiano (il chip deve caricare il doppio dei dati, facendo il doppio delle operazioni prima di poter inviare il tutto sulla linea dati in un solo ciclo di clock. Ammesso e non concesso che sia in grado di fare il doppio delle operazioni all'interno dello stesso ciclo di clock!).
Purtroppo, se vogliamo fare un discorso tecnico, la semplificazione DDR = 2 x bus non regge, perchè moltisse cose sono sott'intese.
In effetti tutti i moduli DDR non fanno altro che essere in grado di spedire una quantità doppia di dati per ciclo di clock.
I timings (o latenze) sono i ritardi che il sistema inserisce nel ciclo totale, necessari per effettuare tutte le operazioni di richiamo dei dati. Dopo di che, una volta che si hanno i dati a disposizione, l'invio avviene in un solo ciclo di clock.
Ma le operazioni da fare sono effettivamente il doppio.
Quindi ci potrebbe benissimo stare che i timings pubblicati, siano calcolati per emi-ciclo di clock (cioè per singolo byte, come nelle SDR)) piuttosto che per ciclo completo.
In tal caso ovviamente i timings evvettivi sul ciclo completo di clock. sono i timings pubblicati moltiplicati per 2.
...e dopo tutta queste parole spese
Re: Re: Re: Re: Per Spectrum
...e dopo tutta queste parole spese
bene....da domani saranno a listino di un noto negozio della capitale....
Devi effettuare il login per poter commentare
Se non sei ancora registrato, puoi farlo attraverso questo form.
Se sei già registrato e loggato nel sito, puoi inserire il tuo commento.
Si tenga presente quanto letto nel regolamento, nel rispetto del "quieto vivere".