Ampere Altra Max, CPU ARM con 128 core per il mondo del cloud computing

Ampere Altra Max, CPU ARM con 128 core per il mondo del cloud computing

Ampere Computing ha annunciato Altra Max, un microprocessore server con 128 core ARM che espande l'offerta Altra, già contraddistinta da modelli fino a 80 core. L'azienda ha anche eseguito il tape out di un chip a 5 nanometri.

di pubblicata il , alle 16:01 nel canale Processori
Ampere ComputingARM
 

Ampere Computing ha annunciato Altra Max, un nuovo processore ARM per il mondo dei datacenter cloud dotato di 128 core Neoverse N1 a 64 bit. Il nuovo chip, nome in codice Mystique, si aggiunge alla famiglia Altra presentata a marzo, composta da modelli fino a 80 core: Altra Max è "socket compatibile" con le soluzioni Altra, installabile in piattaforme dual-socket ed entrerà nella fase di sampling (campionatura) nel corso del quarto trimestre, in vista di una produzione in volumi a metà 2021.

Con Ampere Altra Max i produttori di server possono aumentare non solo le prestazioni dei sistemi, ma anche la densità di core per rack. "A marzo abbiamo introdotto il primo processore cloud nativo industriale, il nostro Ampere Altra con 80 core. Oggi annunciamo l'espansione della famiglia Ampere Altra con il primo processore server a 128 core, in fase di sampling nel quarto trimestre. Sappiamo che i clienti necessitano di prodotti differenti per specifici carichi di lavoro e abbiamo deciso di creare una famiglia variegata di prodotti per incontrare i loro bisogni. Siamo davvero entusiasti di condividere il nostro rapido progresso, spinti dal nostro impegno costante nell'offrire le prestazioni e l'efficienza energetica migliori", ha affermato Renee James, fondatrice e CEO di Ampere.

Non è però finita qui: l'azienda guidata dall'ex dirigente di Intel ha annunciato di aver "completato il tape out di un chip di test a 5 nanometri per validazione interna". Il chip in questione si chiama (in codice) Siryn e la fase di sampling è attesa nel corso del 2021: non sono note le caratteristiche tecniche, ma si mormora del possibile supporto a PCI Express 5.0 e DDR5.

Le soluzioni Altra e Altra Max sono realizzate con processo produttivo a 7 nanometri e sono già diverse le aziende che stanno sperimentando e supportando questi chip ARM, tra queste si contano Cloudflare, Genymobile, Nvidia, Equinix Company, Scaleway e Avnet Company solo per citarne alcune. Il debutto effettivo sul mercato è atteso durante l'estate.

ModelloCoreFrequenza (GHz)TDP (W)
Q80-33 80 3,3 250
Q80-30 80 3 210
Q80-28 80 2,8 175
Q80-26 80 2,6 150
Q72-30 72 3 195
Q64-33 64 3,3 220
Q64-30 64 3 180
Q64-26 64 2,6 125
Q64-24 64 2,4 95
Q48-22 48 2,2 85
Q32-17 32 1,7 45 - 58

La nuova realtà del comparto server che aspira a sfidare Intel, AMD e le altre aziende che usano i core ARM, come Marvell, ha finalmente comunicato maggiori dettagli sulla propria offerta, caratterizzata da modelli da 32 fino a 80 core con frequenza massima di 3,3 GHz e TDP fino a 250W.

La "Q" nel nome dei chip sta per QuickSilver, il nome in codice del SoC, seguita dal numero di core e dalla frequenza. È possibile quindi che il chip Altra Max adotti la lettera "M" all'inizio del nome in virtù del nome in codice. Si tratta di una nomenclatura decisamente facile, forse Intel e AMD potrebbero prendere nota.

Bisogna rilevare che in precedenza Ampere Computing aveva indicato un TDP massimo di 210W, ma si è saliti di 40W per l'effetto di un aumento di frequenza di 300 MHz per il top di gamma da 80 core.

Quanto alle altre caratteristiche, il chip supporta INT8 e FP16 per carichi di inferenza, ha 32 MB di cache L3 in totale, 1 MB di cache L2 per core e 64 KB di cache L1 data / instruction per core. Presenti anche due unità SIMD a 128 bit. Il controller di memoria integrato offre 8 canali di memoria DDR4-3200 ECC con 2 DIMM per canale e consente di gestire fino a 4 TB di memoria per socket. Ogni CPU ha 128 linee PCI Express 4.0, 32 delle quali possono essere usate per le comunicazioni tra socket grazie al protocollo CCIX tramite PCIe, per un canale comunicativo da 50 GB/s in ogni direzione e 192 linee PCIe 4.0 a disposizione di schede aggiuntive in sistemi dual socket.

Resta aggiornato sulle ultime offerte

Ricevi comodamente via email le segnalazioni della redazione di Hardware Upgrade sui prodotti tecnologici in offerta più interessanti per te

Quando invii il modulo, controlla la tua inbox per confermare l'iscrizione.
Leggi la Privacy Policy per maggiori informazioni sulla gestione dei dati personali

5 Commenti
Gli autori dei commenti, e non la redazione, sono responsabili dei contenuti da loro inseriti - info
Gringo [ITF]24 Giugno 2020, 16:31 #1
..... OPS.....
Non avrà l' HyperThreading.... ma ha già più core di AMD
..... Non gira tutto in torno ad Apple e vero....
..... Ma ora come ora non è nemmeno che tutto gira attorno ad x86

Sembra quel periodo in cui ci stavano tante CPU RISC e le più Inefficienti architetture x86 vinsero..... solo che ora è l'Architettura x86 a fare la parte dei RISC.... più potente ma.... lentamente Morente.
deejlux24 Giugno 2020, 18:11 #2
Originariamente inviato da: Gringo [ITF]
Sembra quel periodo in cui ci stavano tante CPU RISC e le più Inefficienti architetture x86 vinsero..... solo che ora è l'Architettura x86 a fare la parte dei RISC.... più potente ma.... lentamente Morente.


Sarà in produzione nel 2021, la vedo dura che pur con 80 core possa andar piu forte di un Ryzen equivalente di prezzo.
pengfei24 Giugno 2020, 19:00 #3
Originariamente inviato da: deejlux
Sarà in produzione nel 2021, la vedo dura che pur con 80 core possa andar piu forte di un Ryzen equivalente di prezzo.

L'80 dovrebbe essere già disponibile, il 128 core nel 2021
LMCH26 Giugno 2020, 03:33 #4
Originariamente inviato da: Gringo [ITF]

Sembra quel periodo in cui ci stavano tante CPU RISC e le più Inefficienti architetture x86 vinsero..... solo che ora è l'Architettura x86 a fare la parte dei RISC.... più potente ma.... lentamente Morente.


In quel periodo il punto di forza degli x86 era che c'era già un fottio di software scritto per essi e che soluzioni basate su x86 seppur meno veloci costavano molto meno dei risc supportati da software "aziendali".
È lo stesso motivo per cui esistono ancora "mainframe" IBM che fanno girare software per cui non esiste più l'hardware (gira in emulazione su cpu POWER).
Grazie al fatto che facevano più soldi della concorrenza (per quel che riguarda le vendite di cpu per desktop/notebook) sia Intel che AMD piano piano sono arrivate ad avere un vantaggio sulla concorrenza RISC nel passare allo step fotolitigrafico successivo (magari gli altri riuscivano ancora a stare più avanti, ma con processi produttivi più costosi e numeri più ridotti di vendite, piano piano non ce la facevano più a tenere il passo).
Quello che ora è cambiato è che ci sono S.O., runtime ed applicazioni che non girano solo su x86 e che ad Intel ed AMD non basta più passare al processo produttivo più recente per salire di clock e/o calare i consumi.
Inoltre, a forza di estendere il set di istruzioni x86, ogni scelta sbagliata fatta in passato limita lo spazio di manovra nell'introdurre migliorie architetturali.
Mentre invece i progettisti di ARM Ltd hanno colto l'occasione del passaggio ai 64bit per ripensare persino il set di istruzioni in modo da spianare la strada per ulteriori migliorie architetturali/implementative.
cdimauro27 Giugno 2020, 16:05 #5
Originariamente inviato da: Gringo [ITF]
..... OPS.....
Non avrà l' HyperThreading.... ma ha già più core di AMD
..... Non gira tutto in torno ad Apple e vero....
..... Ma ora come ora non è nemmeno che tutto gira attorno ad x86

Sembra quel periodo in cui ci stavano tante CPU RISC e le più Inefficienti architetture x86 vinsero..... solo che ora è l'Architettura x86 a fare la parte dei RISC.... più potente ma.... lentamente Morente.

In realtà è l'esatto contrario: ormai da tanti anni processori che si possano classificare come RISC (andando a guardare i pilastri di questa macrofamiglia di architetture) sostanzialmente non ce ne sono.

Paradossalmente i CISC sono rimasti quelli, e sono diventati sempre più CISC, mentre i RISC si sono trasformati in CISC pur di sopravvivere.

Soltanto fanboy dei RISC come David Patterson & co. continuano a parlare a vanvera di nessun design CISC esistente da anni, evangelizzando i RISC che... sono però dei CISC.

I CISC sono intrinsecamente più efficienti dei RISC, perché consentono di eseguire mediamente più "lavoro utile" per istruzione e/o hanno una densità di codice migliore (con notevoli ricadute prestazionali su tutta la gerarchia della memoria).

Per competere coi CISC i RISC hanno dovuto:
- aggiungere molte più istruzioni;
- aggiungere istruzioni "complicate" (che richiedono anche ben più di un ciclo di clock);
- aggiungere istruzioni a lunghezza variabile.

Tutte caratteristiche distintive dei CISC. Ai RISC ormai è rimasto soltanto il fatto di essere architetture load/store, e spesso (specialmente nell'embedded) nemmeno questo perché spacciano per RISC processori che hanno istruzioni (non di load/store) che referenziano direttamente la memoria...
Originariamente inviato da: LMCH
In quel periodo il punto di forza degli x86 era che c'era già un fottio di software scritto per essi e che soluzioni basate su x86 seppur meno veloci costavano molto meno dei risc supportati da software "aziendali".
È lo stesso motivo per cui esistono ancora "mainframe" IBM che fanno girare software per cui non esiste più l'hardware (gira in emulazione su cpu POWER).

Mi sembra che la serie Z di IBM sia tuttora sviluppata, e non emulata, ed è una delle più vecchie nonché complicate (altro che prefissi nelle istruzioni: usano dei suffissi! ) architetture CISC.

La serie Z, tra l'altro, è stata da sempre anche ottima a livello prestazionale.
Grazie al fatto che facevano più soldi della concorrenza (per quel che riguarda le vendite di cpu per desktop/notebook) sia Intel che AMD piano piano sono arrivate ad avere un vantaggio sulla concorrenza RISC nel passare allo step fotolitigrafico successivo (magari gli altri riuscivano ancora a stare più avanti, ma con processi produttivi più costosi e numeri più ridotti di vendite, piano piano non ce la facevano più a tenere il passo).

Ma anche no. Soltanto negli ultimi anni i produttori di processori RISC hanno abbandonato le loro fonderie (ultima IBM, per l'appunto, che ha pagato Globalfoundries pur di farle prendere le sue fonderie).

Prima la concorrenza competeva anche sul piano del processo produttivo, e diverse volte ha pure primeggiato. Ancora una volta IBM ha fatto scuola, in particolare col processo SOI.

Ma x86 dominava già da parecchio tempo (già nel 2000 Apple voleva abbandonare i PowerPC per passare a Intel/x86).
Quello che ora è cambiato è che ci sono S.O., runtime ed applicazioni che non girano solo su x86 e che ad Intel ed AMD non basta più passare al processo produttivo più recente per salire di clock e/o calare i consumi.
Inoltre, a forza di estendere il set di istruzioni x86, ogni scelta sbagliata fatta in passato limita lo spazio di manovra nell'introdurre migliorie architetturali.

Non è affatto detto. AVX prima, e AVX-512 poi, sono esempi di un "clean-design" dell'ISA che ha consentito di evitare la classica ricerca del buco nell'ISA in cui infilare un'istruzione.
In particolare AVX-512 ha portato un'estensione SIMD nuova di pacca che ha messo ordine a parecchie cose, oltre a portare grandi innovazioni (esecuzione con predizione, broadcasting dei dati, arrotondamento o soppressione delle eccezioni, offset verso la memoria proporzionali alla dimensione dei dati, e infine istruzioni ternarie).
Mentre invece i progettisti di ARM Ltd hanno colto l'occasione del passaggio ai 64bit per ripensare persino il set di istruzioni in modo da spianare la strada per ulteriori migliorie architetturali/implementative.

Questo è vero nonché molto comodo, perché hanno avuto le mani libere. Fermo restando che IMO si sono castrati per non aver adottato un'ISA a lunghezza variabile come Thumb/-2, e quindi con istruzioni a 16-bit di lunghezza, in modo da migliorare nettamente la densità di codice. Questa scelta la pagheranno col tempo, perché altre ISA sono state molto più avvedute (vedi RISC-V).

Comunque quest'operazione di ammodernamento dell'ISA sarebbe potuta avvenire anche per x86, ma AMD ha preferito aggiungerci un'altra, orribile, pezza con x86-64/AMD64/x64, perché costava poco a livello implementativo (qualche modifica al decoder x86 esistente, e il raddoppio dei registri general purpose e SIMD. All'epoca l'estensione a 64-bit incideva soltanto per il 5% in più di transistor).
E adesso siamo costretti a tenercela così, con tutti i problemi che si porta da x86, ma con lo svantaggio di avere adesso una ben più scarsa densità di codice...

Devi effettuare il login per poter commentare
Se non sei ancora registrato, puoi farlo attraverso questo form.
Se sei già registrato e loggato nel sito, puoi inserire il tuo commento.
Si tenga presente quanto letto nel regolamento, nel rispetto del "quieto vivere".

La discussione è consultabile anche qui, sul forum.
 
^