Apple abbandona PowerPC e passa a Intel

[scorpionkkk]

Originariamente inviato da erick81

Mi fa piacere che vengano rilevati i limiti di G4/G5 nei confronti della concorrenza X86, mi sono spesso trovato a discorrere con MAC user che negano persino l'evidenza, scadendo nei FANBOYismo più bieco!

Ciao

Ma non può essere altrimenti..il G4 oramai soccombe ovunque e pure troppo è durato secondo me..l'unica cosa che lo salva è OSX che lo sfrutta egregiamente.

[Criceto]

Originariamente inviato da scorpionkkk

lascia perdere..il cell sta bene dove sta...nelle console

Chiamala consolle...

------

PS3 CPU: Cell Processor

- Cell Processor
- PowerPC-base Core @ 3.2GHz
- 1 VMX vector unit per core
- 512KB L2 cache
- 7 x SPE @ 3.2GHz
- 7 x 128b 128 SIMD GPRs
- 7 x 256KB SRAM for SPE
- 1 of 8 SPEs reserved for redundancy
- total floating point performance: 218 GFLOPS


PS3 GPU (Graphics Processing Unit):

- RSX @ 550MHz
- 1.8 TFLOPS floating point performance
- Full HD (up to 1080p) x 2 channels
- Multi-way programmable parallel floating point shader pipelines


Bandwidth:

- Main RAM 25.6GB per second
- VRAM 22.4GB per second
- RSX 20GB per second (write) +15GB per second (read)
- SB< 2.5GB per second (write) + 2.5GB per second (read)

PS3 Specs for Sound:

- Dolby 5.1ch, DTS, LPC. All is cell based processing allow for unique sounds.

PS3 Specs for Memory:
- 256MB XDR Main RAM @ 3.2GHz
- 256MB GDDR3 VRAM @ 700MHz

Audio Video Output:
- Screen size: 480i, 480p, 720p, 1080i, and 1080p
- HDMI: HDMI out x 2
- Analog: AV multi out
- Digital audio: Digital Out (OPTICAL)

Disc Media (CD) Specs:
- PlayStation CD-ROM PlayStation 2 CD-ROM
- CD-DA, CD-DA (ROM), CD-R, CD-RW
- SACD, SACD Hybrid (CD layer), SACD HD
- DualDisc, DualDisc (audio side), DualDisc (DVD side)

Disc Media (DVD) Specs:
- PlayStation 2 DVD-ROM
- PlayStation 3 DVD-ROM
- DVD-Video, DVD-ROM, DVD-R
- DVD-RW, DVD+R, DVD+RW

Disc Media (Blu-ray) Specs:
- PlayStation 3 BD-ROM
- BD-Video
- BD-ROM
- BD-R
- BD-RE

Other Info of PS3 Specs
- Product name: PlayStation 3
- Nickname: PS3
- System Floating Point Performance: 2 TFLOPS
- Storage: Detachable 2.5" HDD slot

I/O:
- USB Front x 4, Rear x 2 (USB2.0)
- Memory Stick standard/Duo or PRO
- SD standard and mini
- CompactFlash (Type I, II)1

Communications:
- Ethernet (10BASE-T, 100BASE-TX, 1000BASE-T) x 3 (input x 1 + output x 2)
- Wi-Fi IEEE 802.11 b/g
- Bluetooth 2.0 (EDR)

PS3 Specs and Controls:
- Bluetooth, allowing up to 7 players at once
- USB 2.0, which is wired
- Wi-Fi allowing connectivety between PS3 and PSP.
- Network and networking over IP.

------

Gli manca solo un OS decente...

[scorpionkkk]

Originariamente inviato da Criceto

Chiamala consolle...

Gli manca solo un OS decente...

Ti faccio una domanda..se tu dovessi scegliere il motore da mettere in un auto sportiva che faresti?Metteresti un motore da 900 cavali preso da un camion riadattandolo all'auto oppure ne progetteresti uno ad hoc in modo che sia scattante ed adatto a quell'auto?

Scegli tu..questa è l'effettiva differenza che c'è tra Cell e gli altri processori...grande forza bruta per il rendering grafico ma debole come un micetto nelle applicazioni di tutti i giorni...

immagina l'assurda efficienza di Cell in applicazioni Office..ad ogni salto ogni pipeline di ogni dsp si perde tutta la pipeline e la deve riempire di nuovo...considerando i 7 core perderebbe una media di 5000/10000 istruzioni per ogni ciclo di clock.

[Criceto]

Originariamente inviato da scorpionkkk

Ti faccio una domanda..se tu dovessi scegliere il motore da mettere in un auto sportiva che faresti?Metteresti un motore da 900 cavali preso da un camion riadattandolo all'auto oppure ne progetteresti uno ad hoc in modo che sia scattante ed adatto a quell'auto?

Scegli tu..questa è l'effettiva differenza che c'è tra Cell e gli altri processori...grande forza bruta per il rendering grafico ma debole come un micetto nelle applicazioni di tutti i giorni...

Il Cell è un processore perfetto per la casa: giocare con foto, musica, filmini & ... videogames. Per i programmi Office e internet non serve poi tutta questa potenza, e poi bisogna davvero vedere se è così scarso sul codice scalare come qualcuno pensa. Io continuo a non crederlo.
Poi guarda solo le interfacce che ha. Altro che videogioco!!
E' l'Amiga del XXI secolo. Anzi meglio. Ma, come detto, gli manca solo un OS.

immagina l'assurda efficienza di Cell in applicazioni Office..ad ogni salto ogni pipeline di ogni dsp si perde tutta la pipeline e la deve riempire di nuovo...considerando i 7 core perderebbe una media di 5000/10000 istruzioni per ogni ciclo di clock.

Non è come dici. Per il codice scalare c'è sempre il core PPC, che va 2.4 volte più veloce del G4 del mio iBook ed è anche dual-threated. E anche se venissero usate le SPE non è come pensi, ma con codice scritto correttamente proprio il contrario (dal sito IBM):

------
The more significant difference between the SPE and PPE is in how they access memory. The PPE accesses main storage (the effective-address space that includes main memory) with load and store instructions that go between a private register file and main storage (which may be cached), whereas the SPEs access main storage with DMA commands that go between main storage and a private local memory used to store both instructions and data. SPE instruction- fetches and load and store instructions access this private local store rather than shared main storage.
This three-level organization of storage (register file, local store, main storage) -- with asynchronous DMA transfers between local store and main storage -- is a radical break with conventional architecture and programming models because it explicitly parallelizes computation and the transfers of data and instructions.
The reason for this radical change is that memory latency, measured in processor cycles, has gone up several hundredfold in the last 20 years. The result is that application performance is often limited by memory latency rather than peak compute capability or peak bandwidth. When a sequential program on a conventional architecture performs a load instruction that misses in the caches, program execution now comes to a halt for several hundred cycles. Compared with this penalty, the few cycles it takes to set up a DMA transfer for an SPE is quite small. Even with deep and costly speculation, conventional processors manage to get at best a handful of independent memory accesses in flight. The result can be compared to a bucket brigade in which a hundred people are required to cover the distance to the water needed to put the fire out, but only a few buckets are available.
In contrast, the explicit DMA model allows each SPE to have many concurrent memory accesses in flight without the need for speculation.

[scorpionkkk]

Originariamente inviato da Criceto

Il Cell è un processore perfetto per la casa: giocare con foto, musica, filmini & ... videogames. Per i programmi Office e internet non serve poi tutta questa potenza, e poi bisogna davvero vedere se è così scarso sul codice scalare come qualcuno pensa. Io continuo a non crederlo.
Poi guarda solo le interfacce che ha. Altro che videogioco!!
E' l'Amiga del XXI secolo. Anzi meglio. Ma, come detto, gli manca solo un OS.

Ma scusa..questi sono i macroutilizzi di un processore che possono essere resi fluidi anche con oggetti meno potenti.
Non è questo il punto..
Il punto è che questo processore nasce dedicato al calcolo vettoriale punto e basta..il core centrale sopperisce agli altri eventuali utilizzi.
Sarà forte quando effettuerà un rendering,andrà normalmente per il rsto..niente di eclatante.

Non è come dici. Per il codice scalare c'è sempre il core PPC, che va 2.4 volte più veloce del G4 del mio iBook ed è anche dual-threated. E anche se venissero usate le SPE non è come pensi, ma con codice scritto correttamente proprio il contrario (dal sito IBM):

vado per punti:
1)La PS3 è una macchina che deve durare nel tempo,il suo core principale verrà superato a breve.La potenza che ha è data per il controllo della gestione degli altri core in un ottica futura in cui le applicazioni saranno molto più esigenti e sarà cruciale gestire i 7 core in maniera ottimale.

2)Purtroppo non è come dici.E' quasi impossibile ottimizzare codice general purpose per degli SP.Si può solo dare loro codice ottimizzato per ciò che devono fare come ad esempio la moltiplicazione e la somma di vettori in un'unica istruzione,cosa che fanno solo i DSP e non fanno ad esempio i normali processori che hanno solo unità vettoriali dedicate e a parte.

3)Il quote che hai effettuato dal sito IBM parla solo di un eventuale DMA (Direct memory Access) embedded all'interno del sistema che fa da tampone alle penalty per i salti.
ma non è un metodo per l'ottimizzazione degli stessi,è solo un tampone..infatti per struttura le unità di prediction pressupongono hw e sw dedicato che trasformerebbe il DSP in un processore normale e questo non avrebbe senso.

Questa struttura con una memoria ad accesso diretto sopperisce in maniera rozza alle unità di branch prediction,costruendo tabelle che mantengono il codice con cui si riempie la pipeline prima del salto,se il salto è sbagliato con un DMA (che impiega meno cicli che per il riempimento della pipeline) si ripristina il codice..tutto qui.

[pokestudio]

wow, tutti a parlare di robe che nessuno ha ancora visto ne usato... che figata

ah, ho un Amiga 1000 (in Italia ce ne saranno 7...) interessa a qualcuno?

[scorpionkkk]

Originariamente inviato da pokestudio

wow, tutti a parlare di robe che nessuno ha ancora visto ne usato... che figata

mica c'è bisogno di usarlo un processore per sapere come è fatto dentro..

[nanu10]

Originariamente inviato da scorpionkkk

Ma non può essere altrimenti..il G4 oramai soccombe ovunque e pure troppo è durato secondo me..l'unica cosa che lo salva è OSX che lo sfrutta egregiamente.

il G4 va bene per il target dell'ibook, per il powerbook un po' stona, ed è in effetti anche per questo che si è passati ad Intel, però è vero che OSX spreme a dovere questo processorino che cmq io trovo stabile ed efficente, chissà magari un bel G4 dual core sui nuovi powerbook potrebbe ridare nuova vita a questa cpu (almeno ancora per 6 mesi, per rendere meno ansiosa questa attesa)

[Criceto]

Originariamente inviato da scorpionkkk

3)Il quote che hai effettuato dal sito IBM parla solo di un eventuale DMA (Direct memory Access) embedded all'interno del sistema che fa da tampone alle penalty per i salti.
ma non è un metodo per l'ottimizzazione degli stessi,è solo un tampone..infatti per struttura le unità di prediction pressupongono hw e sw dedicato che trasformerebbe il DSP in un processore normale e questo non avrebbe senso.

La SPE lavora solo sulla memoria locale (con latenza molto bassa), quindi non ci sono grosse penalizzazioni se sbaglia il salto all'interno di tale memoria.

Questo comporta che i dati di lavoro devono risiedere tutti in questa memoria locale (che viene caricata/scaricata in modo asincrono in DMA dalla memoria centrale). Questo approccio certo non si adatta a tutti gli algoritmi, è ottimo per lavorare con un flusso di dati, per altre cose più generiche richiede un adattamento che rende la scrittura del programma per le SPE sicuramente più complesso e probabilmente in alcuni casi impossibile (o non redditizio).

Ma se riesci a spezzare i tuoi dati/problemi in pezzetti elaborabili nei 256K della memoria locale della SPE, sicuramente avrai prestazioni entusiasmanti senza troppi problemi dovuti a previsioni sbagliate dei salti.

[erick81]

Originariamente inviato da scorpionkkk

beh..quando si parla di IBM bisofgna prevalentemente discorrere di innovazione tecnologica più che architetturale..a livello produttivo non li batte nessuno...

Non per niente il SOI ed il SOI/DSL, sono stati svuluppati da AMD con la collaborazione di IBM!

[scorpionkkk]

Originariamente inviato da Criceto

La SPE lavora solo sulla memoria locale (con latenza molto bassa), quindi non ci sono grosse penalizzazioni se sbaglia il salto all'interno di tale memoria.

Questo comporta che i dati di lavoro devono risiedere tutti in questa memoria locale (che viene caricata/scaricata in modo asincrono in DMA dalla memoria centrale). Questo approccio certo non si adatta a tutti gli algoritmi, è ottimo per lavorare con un flusso di dati, per altre cose più generiche richiede un adattamento che rende la scrittura del programma per le SPE sicuramente più complesso e probabilmente in alcuni casi impossibile (o non redditizio).

Ma se riesci a spezzare i tuoi dati/problemi in pezzetti elaborabili nei 256K della memoria locale della SPE, sicuramente avrai prestazioni entusiasmanti senza troppi problemi dovuti a previsioni sbagliate dei salti.

il metodo è cmq penalizzante,anche perchè è esterno al processore e deve effettuare un accesso in memoria con altre perdite di cicli.Ovvio che è meglio questo che niente,per carità.
ma non è certo il massimo..neanche riguardo i metodi esterni.
Ad esempio ci sono architetture MIMD a memoria condivisa (a bus condiviso e quelle scalabili) che sono molto più complesse e risolvono il problema in maniera elegante e di solito vengono usate appunto con i DSP.
Ma in questo caso la struttura sembra più una SIMD con dei servetti che fanno i calcoli mentre sul bus condiviso passano le istruzioni e i dati.

Questo per dire che? Che in letteratura sistemi del genere sono efficienti..ma ono eguaglieranno mai un sistema interno per la previsione dei salti cosi come si trova nei processori general purpose.

[scorpionkkk]

Originariamente inviato da erick81

Non per niente il SOI ed il SOI/DSL, sono stati svuluppati da AMD con la collaborazione di IBM!

senza contare l'utilizzo del rame e i livelli di metallizzazione..alla IBM fanno paura per queste cose..e conducono il gioco anche per quanto riguarda le reti ottiche (che poi è l'argomento di cui mi occupo io) su basi di silicio...alla faccia anche di Intel che fa un pò la sborona.

[scorpionkkk]

Originariamente inviato da nanu10

il G4 va bene per il target dell'ibook, per il powerbook un po' stona, ed è in effetti anche per questo che si è passati ad Intel, però è vero che OSX spreme a dovere questo processorino che cmq io trovo stabile ed efficente, chissà magari un bel G4 dual core sui nuovi powerbook potrebbe ridare nuova vita a questa cpu (almeno ancora per 6 mesi, per rendere meno ansiosa questa attesa)

boh..a me parrebbe strano una fornitura di processori solo per una generazione...secondo me li spingono ancora un pochino sti G4 e poi li tolgono di mezzo..

[alexbau]

discussione interessantissima. Complimenti.


Alex

[ugluck]

Cacchio, tutte le volte che mi allontano dal tread per un giorno viene fuori qualsiasi cosa...

Sono comunque d'accordo che un mac oggi sia un pc con qualcosa in più a livello hardware, mi riferisco a varie soluzioni (il mio ibook ha il caricamento automatico, molto comodo, ha una presa firewire, anche questa molto comoda e un livello di assemblaggio migliore di un vaio, anche queste cose fanno la differenza) tecniche e a componenti migliori, un mac non deve e non può diventare come un volgare cassone Dell solo perchè passa a intel, almeno questo è ciò che spero, credo che ad Apple non interessi ridurre i costi delle macchine più di tanto, confido quindi che mantengano certi standard, tanto i mac user sanno che il poco di più che pagano è qualcosa che si tocca con mano. Questo per rispondere ad alcune delle cose che ho letto nel tread...

[Mirus]

Originariamente inviato da scorpionkkk

boh..a me parrebbe strano una fornitura di processori solo per una generazione...secondo me li spingono ancora un pochino sti G4 e poi li tolgono di mezzo..

E' notizia fresca fresca che Apple ha firmato per la fornitura dei G4 sino a tutto il 2008. Inoltre, l'accordo prevede che Apple non sia obbligata a comprare i processori non attualmente in sviluppo che, letto al contrario, vuol dire che utilizzeranno i G4 attualmente non ancora usciti (sicuramente 7448 e forse dual core per i PM).

[matteos]

Originariamente inviato da Mirus

E' notizia fresca fresca che Apple ha firmato per la fornitura dei G4 sino a tutto il 2008. Inoltre, l'accordo prevede che Apple non sia obbligata a comprare i processori non attualmente in sviluppo che, letto al contrario, vuol dire che utilizzeranno i G4 attualmente non ancora usciti (sicuramente 7448 e forse dual core per i PM).

veramente letto al contrario prende i toni:"anche se ci date il G4 dual core o single core ma ocn migliorie noi possiamo decidere di farvi il gesto dell'ombrello e andare da un altro fornitore(aka Intel)"

[erick81]

Originariamente inviato da nanu10

il G4 va bene per il target dell'ibook, per il powerbook un po' stona, ed è in effetti anche per questo che si è passati ad Intel, però è vero che OSX spreme a dovere questo processorino

OK, ma se un G5, adesso, fa fatica a competere con la concorrenza X86 (anche per la mancanza di una versione dual core), come fa G4 a stare sul mercato?D'accordo che il software lo sfrutta bene, ma non si possono fare le nozze con i fichi secchi!

Ciao

[erick81]

Originariamente inviato da matteos

veramente letto al contrario prende i toni:"anche se ci date il G4 dual core o single core ma ocn migliorie noi possiamo decidere di farvi il gesto dell'ombrello e andare da un altro fornitore(aka Intel)"

Già, tra G4 e Pentium M non c'è storia già adesso (anche perchè quest'ultimo raggiunge frequenze che G4 si sogna), così come non ce ne sarebbe tra un dual G4 e Yonah.

[Criceto]

Originariamente inviato da scorpionkkk

il metodo è cmq penalizzante,anche perchè è esterno al processore e deve effettuare un accesso in memoria con altre perdite di cicli.Ovvio che è meglio questo che niente,per carità.
ma non è certo il massimo..neanche riguardo i metodi esterni.
Ad esempio ci sono architetture MIMD a memoria condivisa (a bus condiviso e quelle scalabili) che sono molto più complesse e risolvono il problema in maniera elegante e di solito vengono usate appunto con i DSP.
Ma in questo caso la struttura sembra più una SIMD con dei servetti che fanno i calcoli mentre sul bus condiviso passano le istruzioni e i dati.

L'approccio del Cell ha il vantaggio fondamentale che ogni SPE può lavorare indipendentemente sulla sua memoria, senza intasare il bus di sistema, quindi potenzialmente riesce a lavorare contemporanemante con molti più dati alla volta rispetto ad un processore normale.
C'è un articolo dove sfruttando questa tecnica hanno implementato un algoritmo FFT che ha prestazioni di 100 (CENTO!!) volte superiori ad un processore normale da 3.2 Ghz.