Latenza cache....

[Fulmine 75]

CPU-Z version 1.19b
Latency Test

stride 4 8 16 32 64 128 256 512
size (Kb)
1 3 3 6 3 3 3 3 3
2 3 3 3 3 3 3 3 3
4 3 3 3 3 3 3 3 3
8 3 3 3 3 3 3 3 3
16 3 3 3 3 3 3 3 3
32 3 3 3 3 3 3 3 3
64 3 3 3 3 3 3 3 3
128 4 6 9 19 21 21 21 21
256 4 6 9 18 21 21 20 20
512 4 6 9 19 21 21 20 21
1024 16 29 53 95 164 262 261 276
2048 16 30 53 95 165 261 262 262
4096 16 30 52 94 165 261 262 263
8192 16 30 53 95 165 261 278 263
16384 16 30 53 94 165 278 263 263
32768 16 29 53 95 165 262 262 263

2 cache levels detected
Level 1 size = 64KB latency = 3 cycles
Level 2 size = 512KB latency = 20 cycles (17 cycles for this only lev

[Zac 89]

Originariamente inviato da Norbrek™
Ci ho capito ben poco, se i valori più alti corrispondono a prestazioni maggiori allora perchè quelli con 256kb di cache hanno valori più alti sulla riga dei 512 rispetto a quelli che hanno 512kb di cache, i conti non tornano!

Forse ho capito:
la latenza è espressa in cicli di clock, quindi sembra minore abbassando la freq, mentre è maggiore xkè x es. 3 cicli a 500 mhz sono di + di 4 a 200...
Io ho capito così...
quindi a pari freq. una latenza minore corrisponde a prestazioni migliori.
così si spiega il fatto ke nei barton hanno i 512 minori.
sempre IMHO...

[alemhz]

barton 2500+
ho fatto il test cosi x curiosità ma nn ho capito su cosa si basa

[Norbrek™]

Paragone pentium III 650 e Pentium 4C 2.4@3.2
Pentium III
Pentium IV
Il pentium III ha la L2 più performante, o mi sbaglio?

[Zac 89]

Mi sa di no...
Xkè la L2 del mio ha una latenza di 4 cicli. In nanosecondi sarebbe 4:0,65=6,15.
Nel P4 è 17:3,2=5,31.
Quindi se è giusto quello ke ho scritto nel post di prima è + veloce la cache L2 del P4.
Qulacuno sa dirmi se ho detto caxxate fin'ora???

[Veghan]

Originariamente inviato da Zac 89
Mi sa di no...
Xkè la L2 del mio ha una latenza di 4 cicli. In nanosecondi sarebbe 4:0,65=6,15.
Nel P4 è 17:3,2=5,31.
Quindi se è giusto quello ke ho scritto nel post di prima è + veloce la cache L2 del P4.
Qulacuno sa dirmi se ho detto caxxate fin'ora???

Concordo con il tuo discorso che mi sembra logicamente più che corretto.

[Sayan V]

Io penso che i cicli di attesa si riferiscono al clock:
valori + bassi prestazioni migliori.
Il PIII ha avuto la miglior cache esistente di tutti i proci (atc a latenza=0)

I valori susperiori alla l2 cache (512 o 256kb) dipende dal moltiplicatore dell'fsb: più è basso minore è la latenza
infatti

http://forum.hwupgrade.it/attachment...postid=2476874

[Veghan]

Quello che si voleva affermare in precedenza a mio parere e che la latenza più che in cicli di clock dovrebbe essere conteggiata in nanosecondi infatti mentre il clock varia da processore a precessore misurarla in nanosecondi permetterebbe una comparazione più esaustiva. Quindi a causa della maggiore frequenza di clock un p4 finisce 17 cicli più velocemente di quanto un p3 ne finisca 4. E' la bruta legge del mhz niente efficienza ma frequenze alle stelle, il problema e che se al momento questa strategia paga in futuro non sarà più così perchè +frequenza significa +wat e ce ne stiamo già accorgendo.
P.S. Vorrei tanto vedere i valori dell'Athlon 64 ma sopratutto quelli dell'EE per vedere un pò quella L3 che latenze ha, non è che per caso qualcuno ha trovato questi valori in rete??

[^TiGeRShArK^]

Allora secondo me la latenza in cpu-z è espressa in cicli di clock. E questo d'altronde sarebbe logico perchèsi può notare ke TUTTI i proci hanno gli stessi valori di latenza per la cache. Infatti si notano anke le differenze tra thoro ke iniziano ad avere latenze + alte a partire dai 512kb stride (ke nn entrano nella cache l2 di 256k) e i barton ke hanno latenze + alte a partire dai 1024 k.
Inoltre il discorso ke faceva prima zac 89 è corretto, solo ke c'è un'altra cosa da aggiungere rispetto a quello ke diceva lui, sempre IMHO:
x giustificare la diversità dei valori di latenza della memoria nn occorre considerare solo la freq. del procio (poiké giustamente se è molto bassa il valore in cicli di clock delle latenze sarà ank'esso basso) ma occorre considerare il rapporto FSB/clock... In pratica a parità di frequenze due proci uguali avranno latenze dipendenti dall'fsb ... più è alto l'fsb minori saranno le latenze.
A rigor di logica questo potrebbe sembrare strano in quanto alzando l'fsb nn dovrebbe migliorare la latenza della memoria (come in effetti avviene negli A64 col memory controller integrato) ma dovrebbe aumentare solamente la bandwidth...
questi risultati potrebbero qdi essere spiegati col particolare metodo di misurazione delle latenze di cpu z che potrebbe essere influenzato anke dall'effettiva banda passante delle memorie.

Se avete altre idee x spiegare questi risultati fatevi avanti... io più d questo nn riesco a pensare......

[^TiGeRShArK^]

...Dimenticavo....
Questo è il mio SHOT!

[Zac 89]

Originariamente inviato da ^TiGeRShArK^
Allora secondo me la latenza in cpu-z è espressa in cicli di clock. E questo d'altronde sarebbe logico perchèsi può notare ke TUTTI i proci hanno gli stessi valori di latenza per la cache. Infatti si notano anke le differenze tra thoro ke iniziano ad avere latenze + alte a partire dai 512kb stride (ke nn entrano nella cache l2 di 256k) e i barton ke hanno latenze + alte a partire dai 1024 k.
Inoltre il discorso ke faceva prima zac 89 è corretto, solo ke c'è un'altra cosa da aggiungere rispetto a quello ke diceva lui, sempre IMHO:
x giustificare la diversità dei valori di latenza della memoria nn occorre considerare solo la freq. del procio (poiké giustamente se è molto bassa il valore in cicli di clock delle latenze sarà ank'esso basso) ma occorre considerare il rapporto FSB/clock... In pratica a parità di frequenze due proci uguali avranno latenze dipendenti dall'fsb ... più è alto l'fsb minori saranno le latenze.
A rigor di logica questo potrebbe sembrare strano in quanto alzando l'fsb nn dovrebbe migliorare la latenza della memoria (come in effetti avviene negli A64 col memory controller integrato) ma dovrebbe aumentare solamente la bandwidth...
questi risultati potrebbero qdi essere spiegati col particolare metodo di misurazione delle latenze di cpu z che potrebbe essere influenzato anke dall'effettiva banda passante delle memorie.

Se avete altre idee x spiegare questi risultati fatevi avanti... io più d questo nn riesco a pensare......

Penso tu abbia ragione...
Cmq alzando il bus le latenze IMHO diminuiscono, xkè cas 2 a 200 mhz è il doppio ke cas 2 a 400... Almeno credo...