Intel PUMA: 8 core e 528 thread, prove tecniche di fotonica del silicio

Durante Hot Chips 2023 Intel ha dimostrato i progressi che sta compiendo nell'ambito delle interconnessioni tra chip mediante soluzioni ottiche. Per la sua dimostrazione, la casa di Santa Clara ha usato un chip molto particolare, ribattezzato PUMA (Programmable Unified Memory Architecture), basato su un'architettura RISC custom. Il chip è stato sviluppato all'interno del programma DARPA HIVE ed è stato prodotto da TSMC a 7 nanometri.

A colpire in modo particolare è che si tratta di un chip con 8 core e 528 thread, ossia ben 66 thread per core per un throughput ottico fino a 1 TB/s. Un altro aspetto interessante è che questo chip consuma solo 75W, di cui circa il 60% è legato alle interconnessioni ottiche.

L'uso dell'architettura RISC - ricordiamo che Intel è la regina dell'x86 - assicura secondo la società prestazioni ottimizzate nei carichi di lavoro di analisi dei grafi, garantendo un miglioramento delle prestazioni single-thread di 8 volte.

Il core personalizzato di Intel, oltre a supportare 66 thread, prevede 192 KB di cache L1 instruction e dati e 4 MB di SRAM per core. Il chip a otto core presenta 32 porte I/O ottiche che operano a 32 GB/s/dir ciascuna, per una bandwidth totale di 1 TB/s. I chip vengono inseriti in una slitta OCP a otto socket, che offre fino a 16 TB/s di throughput ottico totale per il sistema e ciascun chip è alimentato da 32 GB di DRAM DDR5-4000 "custom".

L'intero chip PUMA conta 27,6 miliardi di transistor su un'area di 316 mm2. Gli otto core, che insieme richiedono 1,2 miliardi di transistor, si trovano al centro del die, fiancheggiati da otto controller di memoria ad hoc. Il chip prevede anche quattro chiplet di /O ottici a otto canali ad alta velocità, due ciascuno sopra e sotto il die, necessari a interfacciare i segnali elettrici interni alle interconnessioni ottiche esterne. Queste unità sono connesse mediante tecnologia di packaging EMIB di Intel e usano il protocollo AIB. Il chip ha anche una connessione PCIe 4.0 x8 per comunicare con il resto del sistema.

Al fine di gestire l'enorme quantità di dati generata dai 528 thread nel die, Intel ha progettato una mesh 2D on-die con 16 router per spostare i dati tra core, controller di memoria e interconnessioni fotoniche. I connettori fotonici sono integrati nel package per il collegamento esterno verso altri chip.

Il chip è collegato a una rete ottica esterna "HyperX" che fornisce connessioni "all-to-all" per i singoli core. Questa incredibile rete consente di connettere direttamente fino a 2 milioni di core "all-to-all" con una latenza inferiore a 400 ns.

Il risultato finale è impressionante: il chip consuma solo 75 W, con il 59% del budget dedicato alla fotonica del silicio e il 21% ai core. Intel afferma che le prestazioni della rete ottica consentono uno scaling lineare quasi perfetto da uno fino a 1000 core.