Due tagli di cache per le cpu Conroe

Ma c'è davvero l'esigenza di avere 4MB di cache l2, oppure Intel ha abbandonato la corsa ai MHz per iniziare a fare a gara per vedere chi ha la cahe più grossa?

Beh stai parlando di cache di secondo livello. Le cache di primo livello sono in genere piccole, per essere più veloci, e quindi sarebbe poco intelligente farla troppo grossa. La cache di secondo livello va allargandosi perchè, anche se è più lenta di una cache più piccola, ha un cache hit più alto. Non a caso la cache si divide in più livelli da un po' di anni proprio per questo.
Quindi mi pare più che buono che la cache di secondo livello sia sempre più ampia, poi se si allarga troppo si provvede ad un terzo livello.
Il problema della cache, oltre a difficolta' di progettazione, è il fatto che COSTA, molto più che la ram Quindi la aumentano via via che il costo realizzativo diminuisce.
Credo che sia solo un bene quindi se aumentano la cache della cpu, con i criteri esposti prima.

mi sembra che per gli interi siano 10 per gli XP e 12 per A64

mmmhhh...
forse che Intel abbia cambiato la nomenclatura dei processori, passando dalla frequenza a un numero, proprio perché tornando a un'architettura meno "sborona", con poche pipeline, dovranno abbassare la frequenza (senza farsi notare)?

Cmq questa scelta architetturale in sostanza é la palese ammissione di aver cannato in pieno le scelte passate, a differenza di AMD...
- 64 bit:
intel ha introdotto IA64 ---> naufragato
amd ha introdotto x86-64 ---> successone imitato da intel con EMT64
- multithreading:
intel ha introdotto l'hyperthreading in CPU single core ---> brodino
amd ha introdotto il dual core ---> imitato da intel che adesso abbandona pure l'hyperhreading
- architettura:
intel ha introdotto un'architettura meno evoluta della precedente mettendo una marea di pipeline per salire di frequenza (tattica di marketing) ---> dopo un po' si é dovuta fermare per limiti tecnologici
amd si é dedicata allo sviluppo serio dell'architettura invece che ai trucchetti di marketing ---> intel adesso ha dovuto rifare tutto da capo imitando AMD

Che batoste...

Sarà interessante vedere se l'architettura Conroe sarà superore, pari o inferiore a quella AMD, ma a guardare le specifiche, il progetto in sostanza é stato "va bene, le CPU fatte al modo di AMD sono migliori, imitiamole e partendo da lì cerchiamo di fare di meglio".
Un pò il ragionamento che faceva AMD 11-12 anni fa quando rincorreva il Pentium di Intel.. come cambiano le cose!!

Scusatemi ma ho una domanda a cui non riesco a darmi una risposta:
perchè una pipeline più lunga permette una frequenza di clock maggiore mentre una pipe più corta no?

prendila con le molle, ma la motivazione per quanto ne so é questa:

in un processore, ogni istruzione per essere eseguita ha un certo tempo di latenza, che dipende da quanto il segnale elettrico ci mette a passare dai circuiti e ad essere elaborato.
Quindi il segnale di clock non può superare una certa frequenza, perché bisogna tenere conto del tempo di propagazione del segnale elettrico nel circuito.

Ovviamente, questo dipende anche dalla miniaturizzazione del processo produttivo.
Questo é il motivo per cui più la tecnologia progredisce e fanno processori miniaturizzati, più possono aumentare la frequenza: più sono miniaturizzati i circuiti, meno tempo il segnale elettrico ci impiega a propagarsi.

Ma a parità di miniaturizzazione della tecnologia costruttiva, é chiaro che in un circuito più grande e complesso il tempo di propagazione del segnale sarà maggiore, mentre in un circuito più piccolo e semplice, il tempo di propagazione del segnale sarà minore.

Quindi di conseguenza, il discorso degli stadi della pipeline:
Più sono gli stadi in cui é suddivisa la pipeline di esecuzione di un processore, meno ogni singolo elemento della pipeline é grande e complesso, e minore é il tempo di propagazione del segnale all'interno dei singoli elementi della pipeline.

Minore é il tempo di propagazione, più si può salire di frequenza di clock.

Si capisce?

Si capisce e ti ringrazio Ma parti da un presupposto: in una pipeline più lunga ogni singolo stadio e più grande in termini di circuiteria di una pipe più corta. Per quanto ne sapevo io invece ogni singolo stadio della pipe non varia di dimensione, semplicemente una pipe più lunga ha più stadi. Ed ogni stadio carica i valori con flip flop "paralleli" ad ogni colpo di clock (da cui un tempo di propagazione uguale per ogni signolo stadio).
Se il tuo presupposto è giusto tutto ok: qualcuno puo' confermare?

no no un momento, mi sono spiegato male io oppure tu hai capito giusto ma ti sei confuso a scrivere.
In una pipeline più lunga, cioé con più stadi, ogni singolo stadio é PIU' PICCOLO in termini di circuiteria, cioé in termini di quantità di transistor...
perché il numero totale di transistor del processore non varia!!
O meglio: puoi anche farlo variare, ma aumentre il numero di transistor vuol dire usare un wafer di silicio più grande e sfornare quindi un processore più costoso!!

Quindi a parità di numero totale di transistor nel processore, più sono gli stadi della pipeline, e minore é il tempo di propagazione dei segnali nei singoli elementi della pipeline.

Questo é il motivo per cui il Pentium 4 ha una frequenza molto più elevata rispetto all'Athlon 64, infatti il P4 ha una pipeline a 31 stadi contro i 12 dell'athlon 64.

beh fino all'introduzione del Athlon64 mi sembra proprio che la scelta Intel fosse migliore, il paragone tra Athlon XP e Pentium 4 non era proprio alla pari


ma che cosa stai dicendo? imitiamole... Intel ha iniziato con questa architettura ai tempi dell'introduzione di Centrino con il core Banias quindi diciamo che è nata prima dell'architettura K8

infatti ho detto che dovrebbero essere simili non identiche, una FPU nuova non è che stravolgerà le prestazioni al massimo migliorerà in video editing e cose simili...