Due tagli di cache per le cpu Conroe

[Redazione di Hardware Upg]

Link alla notizia: http://www.hwupgrade.it/news/cpu/16248.html

La prossima evoluzione di cpu Intel per segmento desktop verrà proposta con due differenti dimensioni di cache L2, a seconda del modello

Click sul link per visualizzare la notizia.

[-fidel-]

Vorrei porre una domanda: qualcuno puo' spiegarmi la differenza tra la tecnologia EM64T dei processori intel con l'architettura a 64 bit dei processori AMD? Ho sentito dire che sono due cose diverse... Scusatemi ma io sono rimasto fedele ai buon vecchi 32 bit

[-fidel-]

Solo una cosa: non mi spiegate però l'architettura a 64 bit che la conosco Solo che continuo a leggere di EM64T come di "supporto ai 64 bit".

[-fidel-]

Scusate mi autoquoto:

Originariamente inviato da -fidel-

Solo una cosa: non mi spiegate però l'architettura a 64 bit che la conosco solo che continuo a leggere di EM64T come di "supporto ai 64 bit".

Ok ho già letto tutto nella wikipedia

[jok3r87]

La VT di intel è come la Pacifica di AMD giusto ??? Ma mi spiegate come funzionano è quall'è il loro scopo ???

Da quel che ricordo hanno a che fare con ex palladium...

[-fidel-]

Originariamente inviato da jok3r87

La VT di intel è come la Pacifica di AMD giusto ??? Ma mi spiegate come funzionano è quall'è il loro scopo ???

Da quel che ricordo hanno a che fare con ex palladium...

Sia VT che che Pacifica sono metodi di virtualizzazione implementate in hardware, che permette di far girare più macchine virtuali contemporaneamente sullo stesso processore fisico:nulla a che fare con palladium (se ricordo bone cos'è palladium )
Tecniche di virtualizzazione software esistono da tempo (vedi XEN per linux o VMWare per Linux o Windows - Anche Microsoft mi pare abbia il suo software di virtualizzazione), ma avere tale possibilità in hardware è molto più vantaggioso in termini di prestazioni.

Il discorso sarebbe lungo, per una infarinatura puoi vedere qui , oppure sui siti di AMD e Intel, nella sezione dedicata alle soluzioni Enterprise (server).

[-fidel-]

Dimenticavo un link:

Per un approfondimento sulla virtualizzazione hardware, con particolare riferimento alla tecnologia Intel Vanderpool (VT), potete leggere qui , se masticate un po' di inglese

[overclock80]

E nel frattempo AMD pare posticipi l'uscita del socket M2 che porta la DDR2 & C al 3Q dell'anno.

In teoria la notizia può suonare negativa ma mi sa che invece stavolta è una mossa di marketing, lato nel quale AMD è sempre stata inferiore rispetto alla rivale.

Si crea attesa per le nuove Cpu AMD distogliendo potenziali acquirenti dal Conroe che tra l'altro non si sa ancora che livello di competitività potrà avere con le attuali cpu AMD Athlon 64X2.

Io credo che Intel dovrà rincorrere anche col Conroe riguardo alle prestazioni, ergo se la giocherà sul prezzo.

[Michelangelo_C]

Non sono molto informato su questi aspetti tecnici: quanti stadi ha la pipeline degli attuali Pentium 4 e Pentium D? E gli Athlon 64?

[MaxArt]

Pentium 4 e Pentium D hanno 31 stadi di pipeline. Gli Athlon64 14, gli Athlon XP 12. Questo per quanto riguarda il calcolo sugli interi.

[Arthens]

Originariamente inviato da overclock80

Io credo che Intel dovrà rincorrere anche col Conroe riguardo alle prestazioni, ergo se la giocherà sul prezzo.

Scusa ma su che basi affermi ciò? Ci sono già dei test in giro o sei semplicemente un fanboy AMD??

[s0r4]

hanno ricominciato ad allungare la pipeline?
ma non imparano mai?

[JohnPetrucci]

Aspetto le recensioni future sui Conroe, sono curioso della risposta che Intel ha preparato, anche se prevedo che sarà dura scalzare il vantaggio di Amd.

[sirus]

hanno aumentato di 2 stadi la lunghezza della pipeline rispetto al Pentium M se non erro, sintomo che queste CPU scaleranno un po' meglio in frequenza anche perché immagino saranno dotate di Quad Pumped BUS a 800 e 1066 (per gli EE)!!!
AMD ha anche posticipato il Socket M2, sinceramente non capisco il motivo, Intel aveva annunciato il suo Conroe per il Q306 e AMD ha ritardato il debutto delle nuove soluzioni per lo stesso periodo avrebbe potuto avere ancora un po' di vantaggio?!
@overclock80 su che cosa ti basi per dire che gli AMD saranno ancora superiori agli Intel?

[sirus]

per le prestazioni...
prendi un Core Duo, gli autmenti le frequenze (tipo dual 2600/2800) e ottini le prestazioni di Conroe (più o meno) anche se Conroe avrà una FPU completamente nuova e non una semplice revisione come è successo per Yonah

[-fidel-]

Una domanda: una lunga pipeline, pur essendo più complessa da gestire per diversi motivi con l'aumentare della lunghezza, non porta sempre vantaggi prestazionali? Se no, quali sono gli aspetti che possono portare ad avere vantaggio ad usare una pipeline più corta?

[quartz]

Originariamente inviato da -fidel-

Una domanda: una lunga pipeline, pur essendo più complessa da gestire per diversi motivi con l'aumentare della lunghezza, non porta sempre vantaggi prestazionali? Se no, quali sono gli aspetti che possono portare ad avere vantaggio ad usare una pipeline più corta?

Le pipeline più corte consentono di avere una maggiore efficienza a parità di clock. Le moderne CPU hanno dei meccanismi di branch prediction (tentano di indovinare quale sarà l'istruzione successiva), che gli consentono di avere sempre tutti gli stadi della pipeline pieni e operativi.
Se questi algoritmi falliscono la previsione, si avrà una cosiddetta "bolla", cioè stadi della pipeline vuoti.
A quel punto sarà necessario cancellare il contenuto dell'intera pipeline, e ciò comporta maggiori sprechi di cicli di clock, maggiore è il numero degli stadi.
Per questo una pipeline più corta è più efficiente di una lunga.

[-fidel-]

Originariamente inviato da quartz

Le pipeline più corte consentono di avere una maggiore efficienza a parità di clock. Le moderne CPU hanno dei meccanismi di branch prediction (tentano di indovinare quale sarà l'istruzione successiva), che gli consentono di avere sempre tutti gli stadi della pipeline pieni e operativi.
Se questi algoritmi falliscono la previsione, si avrà una cosiddetta "bolla", cioè stadi della pipeline vuoti.
A quel punto sarà necessario cancellare il contenuto dell'intera pipeline, e ciò comporta maggiori sprechi di cicli di clock, maggiore è il numero degli stadi.
Per questo una pipeline più corta è più efficiente di una lunga.

Molto chiaro. Non ricordavo che in presenza di una 'bolla' si dovesse svuotare l'intera pipeline. Ricordavo erroneamente che questo non fosse necessario. Thx

[serpico84]

ottimo son contento....questa architettura dovrebbe promettere bene, almeno in partenza

[sirus]

una pipeline lunga è ottima per scalare in frequenza ma ovviamente è molto complessa da gestire e la circuiteria di branch prediction è molto complicata...questo avveniva con i primi Pentium 4 core Northwood (versioni A e B) poi con la versione C (e con solo alcune versioni della B) c'è stata l'introduzione del HT che in pratica divide la pipeline in due parti (creando una sorta di parallelismo) e lo svuotamente e l'eventuale immissione di micro-istruzioni da elaborare poteva essere fatto anche a metà della pipeline
ora si tende ad aumentare l'efficenza come ha detto quartz piuttosto che ha curarsi della forza bruta