PULPino, Bologna e Zurigo insieme per un processore open-source a basso consumo

[Redazione di Hardware Upg]

Link alla notizia: http://www.hwupgrade.it/news/cpu/pul...umo_61909.html

L'Università di Bologna e l'ETH Zurich collaborano ad un progetto per un processore open-source e royalty-free per applicazioni wearable e Internet of Things

Click sul link per visualizzare la notizia.

[Cloud76]

opera alla frequenza di 400MHz e a 1,2V di tensione, per un consumo di 32,8mW.

1,2V???
Mi sembra uno sproposito.... sicuri?

[demon77]

PULPino!?!?
Ma che nome è?????

[blindwrite]

1.2V a 65nm è il voltaggio standard.

[viscm]

Immaginate se fosse progettato e costruito a 14nm, quanto consumerebbe?

[Dumah Brazorf]

Molto pulp...



Per l'IoT c'è già l'ESP8266 che costa niente e ha il wifi, oppure non ho capito per niente il campo di utilizzo di questo processore.

[AleLinuxBSD]

Tutto bello, ma ritengo più che probabile che il tutto si tradurrà in scarsi risultati in rapporto agli investimenti..
Motivazioni:
- conflitto di interesse con gli oligopolisti del mercato che possono avvalersi di marketing e potere lobbistico
- distribuzione

Ora dato che questi denari, probabilmente, sono pubblici, malgrado niente viene detto nella notizia, mi domando perché debba perpetuarsi la malsana consuetudine di sperperarlo, anziché seguire la stessa logica privata, dei profitti o, almeno, andare in pari.
L'entità statali potrebbero riuscire a rompere gli equilibri privati oligopolistici, semplicemente, introducendo progetti utili, nella PA.
Invece che pensare progetti fini a se stessi oppure con speranze di diffusione, senza però porre nessuna basa solida perché questo possa avvenire, lasciando il tutto al livello di casualità.

[lucusta]

Originariamente inviato da viscm

Immaginate se fosse progettato e costruito a 14nm, quanto consumerebbe?

1.9mW, ma mi terrei almeno a 3, per stare sicuri...
a quel punto lo fai consumare una 20, ma tiri su' la frequenza...
comunque sono W non Wh, quindi e' un conteggio impulsivo medio, ossia un ciclo standard operativo in cui la maggior parte del tempo la CPU e' spenta.
probabile che a cicli operativi full abbia un consumo di 100-200 volte superiore (se poi pero' sta' fermo per 100 o 200 cicli, alla fine ti consuma quello, ma devi pur raffreddarlo per i picchi di calore che emana in funzionamento)...

[arunax]

Ciao a tutti,

sono uno dei membri del team di PULP a Bologna e Zurigo nonché un lettore di HW upgrade da una decina d'anni. È quindi molto bello vedere il nostro duro lavoro comparire anche qui

Vorrei però precisare alcuni punti che vedo sono saltati fuori nei commenti:
- PULP (Parallel Ultra-Low Power) è un progetto di ricerca per la creazione di una piattaforma a bassissimo consumo di energia. La chiave principale è lavorare a frequenze molto basse (da una decina fino a un centinaio di megahertz) operando a tensioni di alimentazione vicino alla tensione di soglia (near-threshold computing) e recuperare performance utilizzando il parallelismo. In questo modo si massimizza l'efficienza energetica, ovvero il costo in energia di ciascuna operazione elementare è molto più basso rispetto alla metodologia "tradizionale" di utilizzo del silicio. Lo scopo scientifico è dunque abilitare applicazioni relativamente molto complesse con la spesa energetica ed economica che oggi è associata ai microcontrollori più elementari (di classe Cortex-M) - questi microcontrollori sono tipicamente usati in situazioni che richiedano notevole autonomia energetica (es. ricaricare la batteria una volta in N anni, come in un pacemaker), ma ovviamente non permettono calcoli molto complessi.
- PULPino è un sistema di classe microcontrollore che abbiamo introdotto come prima fase della release open source di PULP. Non si tratta di un prodotto che voglia "competere" su un mercato specifico, meno che meno fare concorrenza ad un prodotto finito come può essere Arduino. Si tratta invece di un design digitale consistente di un buon numero di IP in SystemVerilog, già testate su silicio in diverse tecnologie incluse UMC 65nm ed ST 28nm FD-SOI nell'ambito del più largo progetto di PULP. Lo scopo è abilitare piccole e medie aziende come startup ad elevata tecnologia a portare le loro idee sul mercato senza dipendere dalle costose IP sviluppate esternamente e senza i costi notevoli associati a design e verifica interni di nuove IP. Ovviamente rimangono i costi di tapeout su silicio, ma il fatto di utilizzare IP che sono già state testate su diverse tecnologie aiuta, diminuendo il rischio.
- last but not least, terrei a precisare che il progetto PULP è finanziato in parte tramite bandi di progetti europei, in particolare per quanto riguarda gli stipendi di noi dottorandi/assegnisti di ricerca; un'altra notevole parte dei costi viene da contratti fra università e aziende private che pagano perché li aiutiamo a sviluppare certe tecnologie, oppure finanziano tapeout per sperimentare la loro tecnologia. Che qualcuno parli automaticamente di "sperpero" di denaro pubblico senza avere la benché minima idea di cosa il progetto dica o faccia mi sembra francamente un po' ingeneroso. Considerato anche che vi posso assicurare che chi lavora su questo progetto e progetti simili non lo fa certo per guadagnare tantissimo, ma lavorando molto soprattutto per tanta passione e curiosità scientifica.

Se qualcuno ha curiosità o domande (o critiche) le potete rivolgere a me qui o per mail, oppure contattarci tramite il nostro sito http://pulp-platform.org o @pulp_platform su Twitter.

Ciao!

Francesco

[cdimauro]

@arunax: non credo che l'IP di ARM o MIPS (che penso siano i diretti concorrenti del vostro progetto) costino allo stesso modo. Esistono diverse architetture, più o meno complesse, e probabilmente il costo dell'IP è associata alla loro complessità.

Non ho dati in merito, ma credo sia ragionevole pensarlo.

Lasciando un attimo da parte la questione IP, avete effettuato dei benchmark (prestazioni, densità del codice, consumi, gate richiesti dall'implementazione) con i vostri concorrenti?

P.S. Ho letto tutti i datasheet dell'architettura, e in effetti il fatto che ARM non abbia presentato una versione di Thumb per ARMv8 vi pone, almeno al momento, in netto vantaggio, anche se PULP supporta soltanto i 32-bit, ma RISC-V è disponibile anche a 64-bit, per future implementazioni.

[arunax]

@Bellaz89: per quanto riguarda le presentazioni, te ne linko ben tre:
- Su PULP (piu' tecnologica, HOTCHIPS 2015): https://youtu.be/1081-Z6_2To?t=497
- Su PULP (piu' architetturale, ORCONF 2015): https://youtu.be/HX-QHTMvuzk?list=PLUg3wIOWD8yoX2ECfeU_QP5snbu2Zs1Wp
- Su PULPino (ORCONF 2015): https://www.youtube.com/watch?v=-_zGoJmPddo&index=4&list=PLUg3wIOWD8yoX2ECfeU_QP5snbu2Zs1Wp
Per chiarezza, le presentazioni su PULP riguardano una versione dell'architettura che utilizza core OpenRISC (un'altra architettura open-source); le differenze con RISC-V non sono sostanziali, in particolare non nella nostra implementazione.
Al momento non abbiamo in programma di mettere a disposizione devkit acquistabili, ma non e' escluso che lo facciamo in futuro - per il momento, PULPino e' implementabile per semplici test su una ZedBoard FPGA.

@cdimauro: senz'altro vero, c'e' molta differenza fra vendor e anche molta differenza nell'offerta (esempio, una cosa e' comprare la licenza per l'ISA di ARM, ben altra comprare una IP di un ARM core). Ma un punto molto importante e' che se vuoi mettere le mani dentro al core anche per una modifica minima, non puoi farlo con le due soluzioni citate. Esistono altri IP vendor che permettono operazioni simili, ma sei sempre un po' limitato in possibilita' di fare modifiche. E' una situazione molto simile a quella del SW open source: la possibilita' di avere una "massa critica" di SW gia' sviluppato e liberamente disponibile aiuta molte aziende innovative ad arrivare alla "prima implementazione" della propria idea. Nell'open HW questa massa critica non esiste ancora, soprattutto quando si parla di design delle IP dei chip stessi - noi vorremmo dare il nostro contributo a cambiare questa situazione, di conseguenza stiamo iniziando a rilasciare la piattaforma sotto licenza SolderPad (una Apache modificata per l'HW).
Per quanto riguarda confronti con altre piattaforme, nella sostanza il core in quanto tale e' paragonabile ad un Cortex-M3 o M4. C'e' qualche dettaglio nelle presentazioni di cui sopra, e diverse pubblicazioni (la piu' rilevante al momento e' questa http://dx.doi.org/10.1109/VLSI-SoC.2015.7314386). Altri confronti li hanno fatti nel team di RISC-V a Berkeley, ma si riferiscono a implementazioni diverse dalla nostra (tipicamenti piu' simili a Cortex di serie A, un esempio e' il progetto BOOM). In piu' stiamo sviluppando estensioni per DSP e facciamo molta altra ricerca architetturale (la mia ricerca specifica ad esempio riguarda l'accelerazione HW in piattaforme ultra-low power).

@lucusta: in realta' i 32.8 mW sono di potenza attiva (misurata durante un benchmark), ma fai conto che parliamo di un design molto piccolo - paragonabile ad un piccolo microcontrollore. Imperio (il prototipo di PULPino) e' un chip di poco piu' di 1mm^2 in 65nm. Il discorso che fai pero' e' giustissimo in linea generale con la sola precisazione che nel dominio applicativo che al momento puntiamo noi, le problematiche termiche non sono critiche (si parla appunto di pochi mW di potenza attiva) mentre lo sono quelle energetiche (consumo di batteria). Il discorso termico entra in gioco prepotentemente quando si sale a livelli di performance e consumi piu' elevati.

[AleLinuxBSD]

Originariamente inviato da arunax

Considerato anche che vi posso assicurare che chi lavora su questo progetto e progetti simili non lo fa certo per guadagnare tantissimo, ma lavorando molto soprattutto per tanta passione e curiosità scientifica.

La curiosità scientifica ha dei costi che dovrebbero essere considerati al livello di ROI, come accade in ambito aziendale.
Un simile approccio non soltanto seguirebbe una logica di sana amministrazione della cosa pubblica, ma permetterebbe una moltiplicazione reale e diretta, di progetti finanziabili, senza richieste aggiuntive di denaro.
Chi lavora direttamente a questi progetti, anche nei tanti casi in cui non guadagna molto, specie in certi Paesi, ottiene vantaggi diretti in termini di competenze che le suddette persone avranno possibilità di usare come meglio credono, per sé stessi (per es. emigrando).
E per i tanti che invece si illudono di potere contribuire in qualcosa, rimanendo in Italia, a fare i sottopagati, senza nessun potere decisionale, butteranno occasioni.
Sia nell'uno che nell'altro caso eccessi di spese che non hanno un corrispettivo ritorno di investimento certo si traducono in sprechi.

[amd-novello]

ma il suffisso -ino?

[arunax]

@AleLinuxBSD: saro' piu' diretto - ti invito ad evitare di fare sparate totalmente a caso senza nulla conoscere della realta' di un progetto ne' evidentemente di come si finanzia la ricerca scientifica.
La realta' in cui facciamo ricerca noi si autofinanzia appunto tramite bandi europei, collaborazioni con aziende e simili attivita'. Vincolare la ricerca al ROI e' un modo come dire di non fare ricerca. E per noi non andrebbe nemmeno tanto male dato che il ritorno immediato e' pure possibile (es. le suddette collaborazioni) - se pensi alla ricerca di base li' il ROI e' proprio zero. Salvo che poi, come sempre per la ricerca, i vantaggi economici sono sul medio e lungo termine.
Questa mentalita' col paraocchi non mi stupisce ed e' una delle ragioni per cui da noi si spende sempre meno sulla ricerca. Le realta' virtuose sono quelle che valutano seriamente la ricerca (MOLTO seriamente), ma la finanziano senza contare un ritorno immediato.

@tutti quelli che chiedono del nome: mi limito a dire che il nome di PULPino non l'ho inventato io... Il nome del progetto PULP in se' (oltre all'acronimo Parallel Ultra Low Power) e' in omaggio a un noto film di un certo Quentin Tarantino (alcuni dei nostri chip hanno nomi direttamente in omaggio, come Mia Wallace e Honey Bunny...)

[cdimauro]

Originariamente inviato da arunax

Per quanto riguarda confronti con altre piattaforme, nella sostanza il core in quanto tale e' paragonabile ad un Cortex-M3 o M4. C'e' qualche dettaglio nelle presentazioni di cui sopra, e diverse pubblicazioni (la piu' rilevante al momento e' questa http://dx.doi.org/10.1109/VLSI-SoC.2015.7314386).

Purtroppo il documento è a pagamento. Devo vedere se è possibile accedervi in azienda, oppure cercherò qualche altra fonte.

Appena avrò tempo mi guarderò anche le presentazioni. Grazie!

Altri confronti li hanno fatti nel team di RISC-V a Berkeley, ma si riferiscono a implementazioni diverse dalla nostra (tipicamenti piu' simili a Cortex di serie A, un esempio e' il progetto BOOM).

Infatti. Cortex-A è già più complesso, e andiamo fuori dall'ambito di cui stiamo parlando.

In piu' stiamo sviluppando estensioni per DSP e facciamo molta altra ricerca architetturale (la mia ricerca specifica ad esempio riguarda l'accelerazione HW in piattaforme ultra-low power).

E' già disponibile qualche informazione in merito, o è ancora avvolto dal mistero? Perché è un argomento che m'interessa.

[arunax]

@cdimauro: oops, dimenticavo l'odioso paywall. Di quell'articolo non ho una copia sotto mano non essendone coautore, ma trovi parecchi articoli su PULP liberamente disponibili nel mio sito personale http://www-micrel.deis.unibo.it/~conti . Trovi anche diversi articoli riguardo alla mia attività di ricerca personale (non tutti riguardano PULP ovviamente).

[cdimauro]

Perfetto. So come passerò il fine settimana. Grazie!

[arunax]

Aggiungo che se qualcuno e' interessato, la prossima ORCONF ( http://orconf.org/ ) sara' ospitata da noi a Bologna il prossimo ottobre.

Per chi non lo sapesse, ORCONF e' una conferenza su open-source hardware a cui partecipano tipicamente i principali gruppi che fanno ricerca nel campo di microarchitetture open-source inclusi i principali esponenti di RISC-V ( http://riscv.org ), LowRISC ( http://www.lowrisc.org ) e noi

[devilred]

Originariamente inviato da demon77

PULPino!?!?
Ma che nome è?????

ci preparano al futuro, cioe' sara' un polipo piu' piccolo.

[cdimauro]

Originariamente inviato da arunax

Aggiungo che se qualcuno e' interessato, la prossima ORCONF ( http://orconf.org/ ) sara' ospitata da noi a Bologna il prossimo ottobre.

Per chi non lo sapesse, ORCONF e' una conferenza su open-source hardware a cui partecipano tipicamente i principali gruppi che fanno ricerca nel campo di microarchitetture open-source inclusi i principali esponenti di RISC-V ( http://riscv.org ), LowRISC ( http://www.lowrisc.org ) e noi

Ho visto che nella scorsa edizione c'era pure Intel.

Purtroppo non ci sono le date per l'edizione 2016. C'è già una qualche data di massima?