WSP: una nuova tecnologia Samsung per le soluzioni multi chip

WSP: una nuova tecnologia Samsung per le soluzioni multi chip

Samsung ha ufficializzato l'adozione di una nuova tecnologia che semplifica e riduce i costi di produzione di package multi chip

di pubblicata il , alle 09:35 nel canale Memorie
Samsung
 

Samsung ha annunciato di aver completato lo sviluppo di una nuova tecnologia per la costruzione di chip multi package (MCP), che permette di ottenere una riduzione della superficie complessiva e un incremento delle prestazioni complessive.

La tecnologia wafer-level processed stack package (WSP), questo il suo nome, verrà utilizzata nella costruzione di memorie NAND che saranno utilizzate, a partire dall'inizio del 2007, in apparecchi di elettronica di consumo e in dispositivi per la comunicazione mobile.

La tecnologia WSP può essere utilizzata per la produzione di varie tipologie di packaging ibrido; non solo per memorie, quindi, ma anche per processori, abbinando elevata velocitò di trasferimento dei dati, e da questo superiori prestazioni, riducendo le dimensioni complessive.

La costruzione di chip multi package o MCP richiede forme di connessione tra i vari chip. In genere vengono adottate connessioni via cavo, con l'utilizzo di una certa area per ospitare le tracce di connessione tra i chip sia come superficie che come spessore. La tecnologia WSP opera utilizzando micro aperture che entrano all'interno del silicio, collegando tra di loro i differenti circuiti direttamente; questo approccio limita l'aumento dello spessore del chip tipico dell'approccio tradizionale, oltre a limitare la superficie eccessivamente.

I vantaggi di questa tecnologia, inoltre, passano attraverso una riduzione della lunghezza delle interconnessioni: questo permette di ottenere un incremento delle prestazioni quantificato indicativamente nel 30% a motivo della riduzione della resistenza elettrica. Inoltre, WSP porta ad una generale semplificazione della tecnologia di costruzione grazie proprio all'adozione di un laser che crea le micro aperture che collegano, direttamente a livello di silicio, i differenti circuiti.

Prodotti costruiti con tecnologia WSP, di conseguenza, stando a quanto dichiarato da Samsung avrebbero una superficie di base inferiore del 15% e uno spessore inferiore del 30% rispetto a soluzioni equivalenti costruite con tecnologia MCP.

Fonte: Cdrinfo.
18 Commenti
Gli autori dei commenti, e non la redazione, sono responsabili dei contenuti da loro inseriti - info
Dumah Brazorf15 Aprile 2006, 09:53 #1
Spettacolerrima, sono curioso di vedere la foto di un chip costruito con questa tecnologia.
Ora avremo chip maschio e femmina? :P
Ciao.
ShadowX8415 Aprile 2006, 10:55 #2
Originariamente inviato da: Dumah Brazorf
Spettacolerrima, sono curioso di vedere la foto di un chip costruito con questa tecnologia.
Ora avremo chip maschio e femmina? :P
Ciao.




Secondo me hanno fregato il brevetto alla Lego per l'incastro dei "mattoncini di silicio"

...Scherzi apparte, mi sembra un tecnologia decisamente innovativa, e se garantirà effettivamente tutti i benefici riportati, rischia di diventare una delle innovazioni nel campo dell'integrazione (o forse è meglio dire del pakaging) più importanti degli ultimi anni.

Infine, senza nulla togliere a Samsung che personalmente ritengo un più che ottimo produttore sia di tecnologie che di prodotti, mi aspettavo una news del genere più sul versante IBM che non altrove...ben venga comunque
uvz15 Aprile 2006, 11:02 #3
Originariamente inviato da: Paolo Corsini
I vantaggi di questa tecnologia, inoltre, passano attraverso una riduzione della lunghezza delle interconnessioni: questo permette di ottenere un incremento delle prestazioni quantificato indicativamente nel 30% a motivo della riduzione della resistenza elettrica.


A me pare una bella semplificata. Se si costruisce una cpu a tot micron e una a meno micron, si aumentano le prestazioni? Se si riduce il percorso delle interconnessioni nei circuiti di elelltronica si aumentano le prestazioni? Non penso propio. Correggetemi se sbaglio.
MaerliN15 Aprile 2006, 12:34 #4
Originariamente inviato da: uvz
A me pare una bella semplificata. Se si costruisce una cpu a tot micron e una a meno micron, si aumentano le prestazioni? Se si riduce il percorso delle interconnessioni nei circuiti di elelltronica si aumentano le prestazioni? Non penso propio. Correggetemi se sbaglio.


In teoria, si. In pratica facendo percorrere "meno strada" agli elettroni sulle piste che collegano le varie parti del chip, si aumentano le prestazioni, perchè le informazioni vengono elaborate più velocemente (in pratica i transistor si attivano più velocemente, per spiegarla in modo brutale). Prendi per esempio un aereo supersonico e un ipotetico aereo "iperluce". Entrambi sono in grado di andare dal punto a al punto B e scaricare il proprio carico con la stessa efficienza però l'aereo "iperluce" lo fa più velocemente, facendo sempre la stessa cosa, però.
isd8815 Aprile 2006, 12:49 #5
Originariamente inviato da: uvz
A me pare una bella semplificata. Se si costruisce una cpu a tot micron e una a meno micron, si aumentano le prestazioni? Se si riduce il percorso delle interconnessioni nei circuiti di elelltronica si aumentano le prestazioni? Non penso propio. Correggetemi se sbaglio.


si xke percorrendo meno strada puoi aumentare d piu la frequenza senza dover aumentare gli stadi della pipeline
The_Snake15 Aprile 2006, 13:51 #6

OT:

Originariamente inviato da: MaerliN
In teoria, si. In pratica facendo percorrere "meno strada" agli elettroni sulle piste che collegano le varie parti del chip, si aumentano le prestazioni, perchè le informazioni vengono elaborate più velocemente (in pratica i transistor si attivano più velocemente, per spiegarla in modo brutale). Prendi per esempio un aereo supersonico e un ipotetico aereo "iperluce". Entrambi sono in grado di andare dal punto a al punto B e scaricare il proprio carico con la stessa efficienza però l'aereo "iperluce" lo fa più velocemente, facendo sempre la stessa cosa, però.

Non ho capito l'esempio

Dumah Brazorf15 Aprile 2006, 14:23 #7
Originariamente inviato da: The_Snake
Non ho capito l'esempio



Manco io, secondo me si è incartato nell'esporre. Dovrebbe essere una cosa del tipo:
Aereo A e B vanno veloci =, ma A deve fare un tragitto lungo X mentre B un tragitto lungo Y con Y<X. Mantenendo le stesse tabelle di marcia non ci sono differenze prestazionali, semplicemente B resterà fermo un po' + di tempo. Ma si può sfruttare il vantaggio di B per fargli fare + tragitti nello stesso arco di tempo (aumento frequenza) guadagnando in prestazioni.
Gli aerei A e B sono gli elettroni, vanno a velocità fissa e non si possono accelerare. Non calza proprio benissimo come esempio perchè poi non è che gli elettroni tornino indietro, ma grosso modo diciamo che un successivo aereo A' o B' deve aspettare che l'aereo A o B siano giunti a destinazione prima di poter partire.
Ciao.
eta_beta15 Aprile 2006, 15:37 #8
speriamo che si possano fare dei panini
cpu memoria
memoria cpu
cpu memoriacpu
memoria memoria memoria
chipset
piedini

che fame

R@nda15 Aprile 2006, 16:18 #9
Originariamente inviato da: eta_beta
speriamo che si possano fare dei panini
cpu memoria
memoria cpu
cpu memoriacpu
memoria memoria memoria
chipset
piedini

che fame


E dire che una volta ti bastava la naftalina....
DevilsAdvocate15 Aprile 2006, 16:29 #10
Originariamente inviato da: uvz
A me pare una bella semplificata. Se si costruisce una cpu a tot micron e una a meno micron, si aumentano le prestazioni? Se si riduce il percorso delle interconnessioni nei circuiti di elelltronica si aumentano le prestazioni? Non penso propio. Correggetemi se sbaglio.


Se sei interessato all'argomento esistono molti testi, da quelli di elettronica dei sistemi digitali
a quelli di elettronica per le radiofrequenze, che parlano di resistenze e capacita' parassite nei
conduttori e nelle giunzioni (ohmiche). Non e' che riducendo le capacita' parassite o le
resistenze viste dalle capacita' parassite ottieni immediatamente un aumento di prestazioni,
ottieni "solo" di aver diminuito i tempi minimi di risposta (semplifichiamo.... Tau proporzionale
a RC, dove C e' la capacita' parassita ed R la resistenza che questa "vede", poi sta a chips
ben progettati pilotare a maggior velocita'.....

Cerchiamo di districarci con un esempino "facile-facile":
Guardiamo le attuali RAM (DRAM), che sono in pratica delle capacita'. Il tempo minimo
per far si che il segnale da esse proveniente sia leggibile dal controller diciamo che e'
Tau=RC . C non e' modificabile (la nostra ram e' in effetti costituita da capacitori), quindi
accorciare ed allungare le piste modifica R e permette di avere segnali leggibili in tempi
minori (questo e' anche il motivo principale per cui, sulle schede madri, la ram e' sempre
posizionata vicino alla CPU).
« Pagina Precedente     Pagina Successiva »

Devi effettuare il login per poter commentare
Se non sei ancora registrato, puoi farlo attraverso questo form.
Se sei già registrato e loggato nel sito, puoi inserire il tuo commento.
Si tenga presente quanto letto nel regolamento, nel rispetto del "quieto vivere".

La discussione è consultabile anche qui, sul forum.
 
^