Itanium 2 Montecito: livelli record in virgola mobile

[B|4KWH|T3]

X Marco71:
Non mi pare che il Pentium Pro avesse qualcosa a che fare con IA64

[fantoibed]

Secondo me è geniale il sistema di predicazione dell'Itanium2, che lo rende molto efficiente in presenza di codice con molti salti condizionati.
Per i prezzi e i consumi, la gamma mi sembra abbastanza ampia. I Deerfield costano circa 500$ x 1000 unità e hanno un TDP di 62W.

[homero]

l'unica cosa che hanno in comune il PPRO con l'itanium e' il salto generazionale che in epoche diverse i due processori hanno costituito, ciascuno nella sua.
per il resto sono due sistemi radicalmente diversi.
ITANIUM non predice una mazza, semplicemente perche' puoi decidere nel codice cosa caricare in cache e su quale core.
quindi predirre cosa? quello che e' gia' stato deciso dal codice.?

[fantoibed]

Originariamente inviato da homero

quindi predirre cosa? quello che e' gia' stato deciso dal codice.?

Io ho parlato di predicazione e non di predizione.
http://www.intel.com/cd/ids/develope.../eng/76929.htm

un codice del tipo:

// Conditional statement in 'c' language
if(x)
  y++;
else
  y--;

nelle CPU IA-32 viene tradotto in:

; Conditional statement in IA-32 assembly language

; Note: ax is variable x and dx is varibale y.

      cmp        ax,0                           ; if(x)

      je         ELSE                           ; branch to else case

      inc        dx                             ; y++

      jmp        DONE                           ; branch to done

ELSE: dec        dx                             ; y--

DONE:

mentre nell'Itanium in:

; Conditional statement in IA-64 assembly language

; Note: r2 is variable x and r3 is varibale y.

      cmp.ne     p1,p2=r2,r0                  // if(x)

 (p1) add        r3,1                         // y++

 (p2) sub        r3,1                         // y--

In soldoni, invece che cercare di prevedere l'esito di un salto condizionato come fanno gli x86, l'Itanium sfrutta le sue doti di calcolatore parallelo per calcolare contemporaneamente entrambi gli esiti del confronto e poi scarta successivamente il "branch sbagliato". Scusa se sono stato impreciso, ma sta per partire il GP e non mi voglio perdere la partenza...

[IL PAPA]

Originariamente inviato da fantoibed

In soldoni, invece che cercare di prevedere l'esito di un salto condizionato come fanno gli x86, l'Itanium sfrutta le sue doti di calcolatore parallelo per calcolare contemporaneamente entrambi gli esiti del confronto e poi scarta successivamente il "branch sbagliato". Scusa se sono stato impreciso, ma sta per partire il GP e non mi voglio perdere la partenza...

Ma con le CPU Prescott Dual core di Intel questa strategia non avrebbe senso vero? fammi capire.

[fantoibed]

Originariamente inviato da IL PAPA

Ma con le CPU Prescott Dual core di Intel questa strategia non avrebbe senso vero? fammi capire.

Certamente no.
La predicazione sugli Itanium avviene all'interno di ogni singolo core. E poi gli Itanium sono architetture in-order, i Prescott out-of-order. I Prescott effettuano predizione del branch in hardware, gli Itanium no. I Prescott sono orientati (soprattutto) al calcolo sequenziale, gli Itanium a quello parallelo....

[homero]

finalmente uno che scrive il codice!!!!
BRAVO!!!

[fantoibed]

Originariamente inviato da homero

finalmente uno che scrive il codice!!!!
BRAVO!!!

A dire il vero quello snippet era della Intel ....

[leoneazzurro]

Originariamente inviato da Octane

e' vero, ma come diceva giustamente Spectrum7glr intel sta cercando di uniformare le piattaforme lasciando all'utente la possibilita' di montare CPU Xeon o Itanium. Questo tra l'altro si tradurrebbe in una riduzione dei costi di sviluppo delle piattaforme da parte dei partner intel (dovendo svilupparne una sola e non due).
Personalmente non vedo un futuro roseo per questa classe di processori (itanium) .. spero di essere smentito dai fatti..
bye

Credo sia un pò difficile uniformare le due architetture dal punto di vista HW... forse a livello di sviluppo SW si avranno IDE unificate.

[cdimauro]

Originariamente inviato da Spectrum7glr

in altri termini Intel è fermamente intenzionata a proseguire sulla strada di Itanium e forse non è lontanissimo il giorno in cui si comincerà a parlare di derivati anche per il segmento consumer.

Non credo proprio: dovrebbe tagliare la cache L3, o comunque ridurla considerevolmente, e le prestazioni scenderebbero drasticamente.
Meglio un Duron a 1Ghz con 128KB di cache L2 che un Itanium a 1 Ghz con 256KB di cache L2, per il mercato desktop...

[cdimauro]

Originariamente inviato da IL PAPA

Ma con le CPU Prescott Dual core di Intel questa strategia non avrebbe senso vero? fammi capire.

Hanno già (tutti i processorie x86 da un po' di anni a questa parte, come pure tantissimi RISC) un'unità di esecuzione fuori ordine, che a giudicare dai risultati fa decisamente meglio il suo lavoro.

[Cecco BS]

ma perchè gli itanium sono in-order? Nono ffrirebbe migliori prestazioni il calcolo ooo? Forse per il discorso della predicazione è più logico il calcolo in order?

[fantoibed]

Originariamente inviato da Cecco BS

ma perchè gli itanium sono in-order? Nono ffrirebbe migliori prestazioni il calcolo ooo? Forse per il discorso della predicazione è più logico il calcolo in order?

Senza dubbio sulle CPU con esecuzione OOO è inutile un sistema simile alla predicazione, sarebbe un doppione. La tecnologia dell'Itanium comunque lo rende molto competitivo nelle soluzioni multi-CPU, visto che le prestazioni scalano quasi linearmente con il numero di CPU, mentre per soluzioni x86 l'incremento di prestazioni è comunque sensibile, ma non in misura uguale a quella dell'Itanium.
Diciamo che "a occhio" su macchine a 1, 2 o 4 vie conviene Opteron o Xeon (come rapporto prezzo/prestazioni). A 8 vie se la giocano e oltre le 8 CPU è molto più performante Itanium.
Questo supercomputer della NASA ha 10,240 processori Itanium2:

http://www.intel.com/cd/corporate/te...ita/191240.htm

(chissà se Doom3 "scatta" )

[Cecco BS]

Originariamente inviato da fantoibed

(chissà se Doom3 "scatta" )

lol!

Grazie delle precisazioni!

[IL PAPA]

Originariamente inviato da cdimauro

Hanno già (tutti i processorie x86 da un po' di anni a questa parte, come pure tantissimi RISC) un'unità di esecuzione fuori ordine, che a giudicare dai risultati fa decisamente meglio il suo lavoro.

Grazie mille per l'info

[IL PAPA]

Originariamente inviato da fantoibed

Questo supercomputer della NASA ha 10,240 processori Itanium2:

http://www.intel.com/cd/corporate/te...ita/191240.htm

(chissà se Doom3 "scatta" )

caspita! ne voglio uno anch'io prima però devo procurami un capannone per mettercelo, ad occhio quanto potrebbe costare?

[cdimauro]

Originariamente inviato da Cecco BS

ma perchè gli itanium sono in-order? Nono ffrirebbe migliori prestazioni il calcolo ooo? Forse per il discorso della predicazione è più logico il calcolo in order?

Ogni approccio ha dei pro e dei contro.

I processori in-order sono più semplici da progettare / costruire e richiedono meno transistor, perché il costruttore ha preferito spostare parte della complessità dall'hardware (chip) al software (compilatore). Per contro, le prestazioni con codice "generico" non possono essere "ottimali", in quanto lo stato del processore è noto soltanto al momento dell'esecuzione.

Viceversa, i processori out-of-order sono più complicati da progettare / costruire e richiedono molti più transistor, perché è la logica ooo a stabilire in che modo devono essere eseguite le istruzioni, e quindi impegnate le risorse, al momento dell'esecuzione. Le prestazioni con codice "generico" sono, quindi, migliori di un s.o. in-order.

L'uso di processori in-order per l'esecuzione di codice "generico" non è quindi consigliata, anche perché il risparmio di transistor (e quindi silicio) non è più un fattore estremamente importante: poteva avere un senso anni fa, ma non adesso che i processori si avvicinano alla soglia del miliardo di transistor (che supererà guarda caso Itanium).

Vanno benissimo in quelle applicazioni massicciamente parallelizzabili e che non risentono di problemi dovuti a stalli della pipeline dovuti a un'errata predizione dei salti, a risorse non disponibili o alla dipendenza dei risultati (anche se quest'ultima è risolta dal compilatore, spesso avviene inserendo istruzioni NOP).
Questo è il motivo per cui Itanium ha delle discrete prestazioni nell'ambito general purpose, ed eccellenti in quelle applicazioni che fanno intenso uso di dati in virgola mobile (in genere si tratta di problemi poco o per niente sensibili ai problemi di cui sopra), mentre con processori x86 o Power si verifica l'esatto contrario.

Un approccio "misto" (integrando logica ooo) per Itanium non avrebbe senso: verrebbero meno i motivi per cui l'architettura stessa è stata creata, oltre ad aumentare la complessità del chip e quindi diminuirne la scalabilità.

[fantoibed]

Originariamente inviato da cdimauro

Vanno benissimo in quelle applicazioni massicciamente parallelizzabili e che non risentono di problemi dovuti a stalli della pipeline dovuti a un'errata predizione dei salti, a risorse non disponibili o alla dipendenza dei risultati (anche se quest'ultima è risolta dal compilatore, spesso avviene inserendo istruzioni NOP).

Con il sistema di predicazione degli Itanium non c'è ne predizione dei salti ne stallo...

[DioBrando]

Originariamente inviato da fantoibed

Con il sistema di predicazione degli Itanium non c'è ne predizione dei salti ne stallo...

cioè stai dicendo che n vi sn condizioni in cui sia possibile una situazione di stallo negli Itanium?

[Cecco BS]

la discussione si fa veramente interessante! Grazie delle delucidazione, cdimauro!