Torna indietro   Hardware Upgrade Forum > Componenti Hardware > Processori

iPhone 17 Pro: più di uno smartphone. È uno studio di produzione in formato tascabile
iPhone 17 Pro: più di uno smartphone. È uno studio di produzione in formato tascabile
C'è tanta sostanza nel nuovo smartphone della Mela dedicato ai creator digitali. Nuovo telaio in alluminio, sistema di raffreddamento vapor chamber e tre fotocamere da 48 megapixel: non è un semplice smartphone, ma uno studio di produzione digitale on-the-go
Intel Panther Lake: i processori per i notebook del 2026
Intel Panther Lake: i processori per i notebook del 2026
Panther Lake è il nome in codice della prossima generazione di processori Intel Core Ultra, che vedremo al debutto da inizio 2026 nei notebook e nei sistemi desktop più compatti. Nuovi core, nuove GPU e soprattutto una struttura a tile che vede per la prima volta l'utilizzo della tecnologia produttiva Intel 18A: tanta potenza in più, ma senza perdere in efficienza
Intel Xeon 6+: è tempo di Clearwater Forest
Intel Xeon 6+: è tempo di Clearwater Forest
Intel ha annunciato la prossima generazione di processori Xeon dotati di E-Core, quelli per la massima efficienza energetica e densità di elaborazione. Grazie al processo produttivo Intel 18A, i core passano a un massimo di 288 per ogni socket, con aumento della potenza di calcolo e dell'efficienza complessiva.
Tutti gli articoli Tutte le news

Vai al Forum
Rispondi
 
Strumenti
Old 30-05-2003, 18:44   #21
DavidTwister
Senior Member
 
L'Avatar di DavidTwister
 
Iscritto dal: Mar 2003
Città: Roma
Messaggi: 1529
Quote:
Originally posted by "cionci"


Certo che serve anche per la cache 1-way... Nei blocchi ci stanno i dati...
La differenza fra 1-way e n-way è che nella n-way ci possono stare n blocchi con lo stesso indice (ma di differente etichetta)...

allora qui serve un linguaggio internazionale....come hai notato già tu nel primo post, il nostro prof ci ha dato terminologie diverse( ad esempio ciò che tu chami insieme,noi lo chiamiamo blocco.....).Partiamo da questo:cosa intendi te per:

- BLOCCO

- ETICHETTA
__________________

Ho concluso trattative positive con: Miky71- Maxus- Echirulli (x2)- Giullare- Flyawayrm- Astro76- Marlom- Manuel78- Sclergio- The Saint- Ippo 2001- Fabietto_18.
LA DROGA NON E' MAI LEGGERA: E' DROGA.
DavidTwister è offline   Rispondi citando il messaggio o parte di esso
Old 30-05-2003, 18:47   #22
cionci
Senior Member
 
L'Avatar di cionci
 
Iscritto dal: Apr 2000
Città: Vicino a Montecatini(Pistoia) Moto:Kawasaki Ninja ZX-9R Scudetti: 29
Messaggi: 53971
Io intendo per blocco quello che il tuo prof chiama dati...
Io intendo per gruppo quello che il tuo prof chiama blocco...
Per etichetta la stessa cosa...
cionci è offline   Rispondi citando il messaggio o parte di esso
Old 30-05-2003, 18:50   #23
DavidTwister
Senior Member
 
L'Avatar di DavidTwister
 
Iscritto dal: Mar 2003
Città: Roma
Messaggi: 1529
Quote:
Originally posted by "cionci"

Io intendo per blocco quello che il tuo prof chiama dati...
Io intendo per gruppo quello che il tuo prof chiama blocco...
Per etichetta la stessa cosa...
quel rettangolino nei tuoi schemi in alto, composto da :etichetta,indice e spiazzamento......sarebbe la suddivisione dell'indirizzo di memoria???
__________________

Ho concluso trattative positive con: Miky71- Maxus- Echirulli (x2)- Giullare- Flyawayrm- Astro76- Marlom- Manuel78- Sclergio- The Saint- Ippo 2001- Fabietto_18.
LA DROGA NON E' MAI LEGGERA: E' DROGA.
DavidTwister è offline   Rispondi citando il messaggio o parte di esso
Old 30-05-2003, 19:41   #24
DavidTwister
Senior Member
 
L'Avatar di DavidTwister
 
Iscritto dal: Mar 2003
Città: Roma
Messaggi: 1529
Quote:
Originally posted by "DavidTwister"



quel rettangolino nei tuoi schemi in alto, composto da :etichetta,indice e spiazzamento......sarebbe la suddivisione dell'indirizzo di memoria???
te lo chiedo perchè se fosse così, noi abbiamo un altro schema di suddivisione dell'indirizzo di memoria....composto da: TAG(16bit), LINEA( 11 bit), WORD(3 bit), BYTE(2bit).......
__________________

Ho concluso trattative positive con: Miky71- Maxus- Echirulli (x2)- Giullare- Flyawayrm- Astro76- Marlom- Manuel78- Sclergio- The Saint- Ippo 2001- Fabietto_18.
LA DROGA NON E' MAI LEGGERA: E' DROGA.
DavidTwister è offline   Rispondi citando il messaggio o parte di esso
Old 30-05-2003, 20:05   #25
cionci
Senior Member
 
L'Avatar di cionci
 
Iscritto dal: Apr 2000
Città: Vicino a Montecatini(Pistoia) Moto:Kawasaki Ninja ZX-9R Scudetti: 29
Messaggi: 53971
TAG = ETICHETTA
LINEA = INDICE
WORD+BYTE = SPIAZZAMENTO

La divisione in WORD e BYTE è un po assurda... In pratica WORD indica a quale WORD (4 byte) accedere all'interno di quello che io chiamo blocco...mentre BYTE indica a quale byte all'interno della WORD scelta accedere... Questa divisione è inutile ai fini della discussione...anzi addirittura controproducente...

Metti che ogni blocco abbia dimensione di 2 byte (chiaramente è una cosa assurda), ma la suddivisione fatta dal tuo prof decadrebbe...
cionci è offline   Rispondi citando il messaggio o parte di esso
Old 30-05-2003, 20:27   #26
DavidTwister
Senior Member
 
L'Avatar di DavidTwister
 
Iscritto dal: Mar 2003
Città: Roma
Messaggi: 1529
Quote:
Originally posted by "cionci"

TAG = ETICHETTA
LINEA = INDICE
WORD+BYTE = SPIAZZAMENTO

La divisione in WORD e BYTE è un po assurda... In pratica WORD indica a quale WORD (4 byte) accedere all'interno di quello che io chiamo blocco...mentre BYTE indica a quale byte all'interno della WORD scelta accedere... Questa divisione è inutile ai fini della discussione...anzi addirittura controproducente...

Metti che ogni blocco abbia dimensione di 2 byte (chiaramente è una cosa assurda), ma la suddivisione fatta dal tuo prof decadrebbe...
io farei decadere tanto volentieri la sua testa bacata....ha avuto la capacità di non farci capire nulla di quello che ha spiegato...con conseguenze che, come t sarai accorto, si vedono....
__________________

Ho concluso trattative positive con: Miky71- Maxus- Echirulli (x2)- Giullare- Flyawayrm- Astro76- Marlom- Manuel78- Sclergio- The Saint- Ippo 2001- Fabietto_18.
LA DROGA NON E' MAI LEGGERA: E' DROGA.
DavidTwister è offline   Rispondi citando il messaggio o parte di esso
Old 30-05-2003, 20:28   #27
DavidTwister
Senior Member
 
L'Avatar di DavidTwister
 
Iscritto dal: Mar 2003
Città: Roma
Messaggi: 1529
Quote:
Originally posted by "cionci"

TAG = ETICHETTA
LINEA = INDICE
WORD+BYTE = SPIAZZAMENTO

La divisione in WORD e BYTE è un po assurda... In pratica WORD indica a quale WORD (4 byte) accedere all'interno di quello che io chiamo blocco...mentre BYTE indica a quale byte all'interno della WORD scelta accedere... Questa divisione è inutile ai fini della discussione...anzi addirittura controproducente...

Metti che ogni blocco abbia dimensione di 2 byte (chiaramente è una cosa assurda), ma la suddivisione fatta dal tuo prof decadrebbe...
tornando in discussione.....da quale componente viene operata la suddivisione in ETICHETTA-INDICE-SPIAZZAMENTO dell'indirizzo di memoria???


non hai uno schema che mette accanto cache e memoria centrale e fa vedere i passaggi specifici che subisce un indirizzo di memoria?????
se dovessi spiegare passaggio x passaggio come avviene il piazzamento di una istruzione dalla memoria centrale alla cache,come lo faresti???

del tipo
1)l'indirizzo generato viene suddiviso in ETICHETTA-TAG-SPIAZZAMENTO
2)Si legge......

ecc ecc???
__________________

Ho concluso trattative positive con: Miky71- Maxus- Echirulli (x2)- Giullare- Flyawayrm- Astro76- Marlom- Manuel78- Sclergio- The Saint- Ippo 2001- Fabietto_18.
LA DROGA NON E' MAI LEGGERA: E' DROGA.
DavidTwister è offline   Rispondi citando il messaggio o parte di esso
Old 31-05-2003, 07:20   #28
cionci
Senior Member
 
L'Avatar di cionci
 
Iscritto dal: Apr 2000
Città: Vicino a Montecatini(Pistoia) Moto:Kawasaki Ninja ZX-9R Scudetti: 29
Messaggi: 53971
Quote:
Originally posted by "DavidTwister"

tornando in discussione.....da quale componente viene operata la suddivisione in ETICHETTA-INDICE-SPIAZZAMENTO dell'indirizzo di memoria???
Sì dell'indirizzo...
Quote:
Originally posted by "DavidTwister"


non hai uno schema che mette accanto cache e memoria centrale e fa vedere i passaggi specifici che subisce un indirizzo di memoria?????
se dovessi spiegare passaggio x passaggio come avviene il piazzamento di una istruzione dalla memoria centrale alla cache,come lo faresti???
Non ne ho...la cache è trasparente ai fini della CPU...cioè non si accorge che la sta usando... La CPU svolge un normale ciclo di bus per andare a leggere/scrivere un certo indirizzo... La cache rispetto alla memoria fa le veci della CPU stessa...andando a fare normali cicli di bus soloquando necessario... La suddivisione avviane quando c'è un qualsiasi ciclo di bus dalla CPU...
Pensa alla cache come ad una memoria...pensala organizzata come una matrice...
Dato un indirizzo, la parte dedicata all'indice serve per identificare la linea della matrice... Questa va ad un circuito comparatore...se una delle etichette della linea corrisponde all'etichetta dell'indirizzo e il bit V di questa etichetta è a 1 allora si ha un successo...

Il blocco relativo a questa etichetta verrà indicizzato tramite lo spiazzamento:
- in caso di lettura i byte interessati verranno trasferiti sul bus...
- in caso di scrittura i byte interessati verranno modificati all'interno della cache (e modificati in memoria nel caso di modalità write through)
- in entrambi i casi aggiorno R in modo che indichi il blocco a cui non si è acceduto da più tempo (LRU)

In caso in cui non ci sia alcuna etichetta corrispondente oppure il gruppo non sia valido provvedo al rimpiazzamento...
C'è almeno un gruppo con bit V = 0:
- sovrascrivo un gruppo che ha V = 0
Non c'è almeno un gruppo con bit V = 1:
- nel caso sia in modalità write through sovrascrivo il gruppo indicato da R (l'avevamo già scritto in memoria al momento della eventuale modifica)
- nel caso si operi in modalità write back, il controllore della cache fa uno o più cicli di scrittura per trasferire il blocco individuato da R in memoria, sovrascrivo il blocco

Direi che non c'è niente di più da dire...
cionci è offline   Rispondi citando il messaggio o parte di esso
Old 31-05-2003, 10:48   #29
DavidTwister
Senior Member
 
L'Avatar di DavidTwister
 
Iscritto dal: Mar 2003
Città: Roma
Messaggi: 1529
Quote:
Originally posted by "cionci"


Direi che non c'è niente di più da dire...
solo un'ultima delucidazione: quando hai detto

Quote:
Originally posted by "cionci"


Quanti dati consecutivi può contenere?64x16=1024....1200 modulo 1024=176...176/16=11
cosa intendi per "1200 modulo 1024"???

e infine quando hai detto:
Quote:
Originally posted by "cionci"


1200=10010110000 suddivisibile in etichetta=1, indice=001011, spiazzamento=0000
che senso ha "etichetta = 1" quando l'etichetta in realtà è composta da 16 bit???

grazie ancora della disponibilità!
__________________

Ho concluso trattative positive con: Miky71- Maxus- Echirulli (x2)- Giullare- Flyawayrm- Astro76- Marlom- Manuel78- Sclergio- The Saint- Ippo 2001- Fabietto_18.
LA DROGA NON E' MAI LEGGERA: E' DROGA.
DavidTwister è offline   Rispondi citando il messaggio o parte di esso
Old 31-05-2003, 16:34   #30
cionci
Senior Member
 
L'Avatar di cionci
 
Iscritto dal: Apr 2000
Città: Vicino a Montecatini(Pistoia) Moto:Kawasaki Ninja ZX-9R Scudetti: 29
Messaggi: 53971
Quote:
Originally posted by "DavidTwister"

cosa intendi per "1200 modulo 1024"???
L'operazione di modulo (quella che sia fa ad algebra, in pratica a modulo b è uguale al resto della divisione intera a/b)...16 byte * 64 insiemi = 1024 byte consecutivi...
Quote:
Originally posted by "DavidTwister"

Che senso ha "etichetta = 1" quando l'etichetta in realtà è composta da 16 bit???
Posti come fissi i bit di indice e i bit di spiazzamento, la dimensione dell'etichetta varia a seconda del sistema con cui ci si interfaccia... Metti che vuoi interfacciare una cache di quel tipo su un bus indirizzi a 32 bit...in tal caso avrai un campo etichetta pari a 32 - 6(indice) - 4(spiazzamento) = 22 bit...
In un bus a 16 bit:
16 - 6 - 4 = 6 bit
In un bus a 40 bit:
40 - 6 - 4 = 30 bit

Non hai specificato la dimensione del bus indirizzi del tuo esempio e per quello ho specificato solo l'unica cifra significativa per l'esempio...

Come fai ad avere 16 bit di etichetta ?!?!?! 16 + 6 + 4 = 26 bit... avete un bus idnirizzi a 26 bit ? Mi sembra strano...
cionci è offline   Rispondi citando il messaggio o parte di esso
Old 31-05-2003, 16:39   #31
DavidTwister
Senior Member
 
L'Avatar di DavidTwister
 
Iscritto dal: Mar 2003
Città: Roma
Messaggi: 1529
Quote:
Originally posted by "cionci"


Come fai ad avere 16 bit di etichetta ?!?!?! 16 + 6 + 4 = 26 bit... avete un bus idnirizzi a 26 bit ? Mi sembra strano...
bè...ti riporto semplicemente ciò ke è scritto sul mio libro....ora cerco di fare una scannerizzazione della pagina così c spieghiamo meglio......

cmq calcola che l'esempio del libro nn si basa sulla domanda da me posta...si basa su una cache di 2048 linee......
__________________

Ho concluso trattative positive con: Miky71- Maxus- Echirulli (x2)- Giullare- Flyawayrm- Astro76- Marlom- Manuel78- Sclergio- The Saint- Ippo 2001- Fabietto_18.
LA DROGA NON E' MAI LEGGERA: E' DROGA.
DavidTwister è offline   Rispondi citando il messaggio o parte di esso
Old 31-05-2003, 16:43   #32
cionci
Senior Member
 
L'Avatar di cionci
 
Iscritto dal: Apr 2000
Città: Vicino a Montecatini(Pistoia) Moto:Kawasaki Ninja ZX-9R Scudetti: 29
Messaggi: 53971
Quote:
Originally posted by "DavidTwister"

cmq calcola che l'esempio del libro nn si basa sulla domanda da me posta...si basa su una cache di 2048 linee......
Allora il discorso è diverso

2048 linee = 2^11...11 bit di indice
Se metti 16 bit di etichetta scommetto che i byte sono 32 per blocco... Di conseguenza...5 bit di spiazzamento...
Dico bene ?
cionci è offline   Rispondi citando il messaggio o parte di esso
Old 31-05-2003, 16:45   #33
DavidTwister
Senior Member
 
L'Avatar di DavidTwister
 
Iscritto dal: Mar 2003
Città: Roma
Messaggi: 1529
Quote:
Originally posted by "cionci"


Allora il discorso è diverso

2048 linee = 2^11...11 bit di indice
Se metti 16 bit di etichetta scommetto che i byte sono 32 per blocco... Di conseguenza...5 bit di spiazzamento...
Dico bene ?
PERFETTO!!!sei un mostro!!!

infatti ti ricordi il discorso di WORD e BYTE??? ebbene sono uno 3 BIT e l'altro 2BIT!!!
__________________

Ho concluso trattative positive con: Miky71- Maxus- Echirulli (x2)- Giullare- Flyawayrm- Astro76- Marlom- Manuel78- Sclergio- The Saint- Ippo 2001- Fabietto_18.
LA DROGA NON E' MAI LEGGERA: E' DROGA.
DavidTwister è offline   Rispondi citando il messaggio o parte di esso
Old 31-05-2003, 16:49   #34
DavidTwister
Senior Member
 
L'Avatar di DavidTwister
 
Iscritto dal: Mar 2003
Città: Roma
Messaggi: 1529
ok grazie dell'aiuto!!!se rileggendo gli appunti e i tuoi suggerimenti dovessi avere qualche altro dubbio ( )...posso contare sul tuo immenso aiuto?????

ps:su che libro di testo hai basato il tuo studio???
__________________

Ho concluso trattative positive con: Miky71- Maxus- Echirulli (x2)- Giullare- Flyawayrm- Astro76- Marlom- Manuel78- Sclergio- The Saint- Ippo 2001- Fabietto_18.
LA DROGA NON E' MAI LEGGERA: E' DROGA.
DavidTwister è offline   Rispondi citando il messaggio o parte di esso
Old 31-05-2003, 16:57   #35
cionci
Senior Member
 
L'Avatar di cionci
 
Iscritto dal: Apr 2000
Città: Vicino a Montecatini(Pistoia) Moto:Kawasaki Ninja ZX-9R Scudetti: 29
Messaggi: 53971
Certo se hai bisogno chiedi pure
Quote:
Originally posted by "DavidTwister"

ps:su che libro di testo hai basato il tuo studio???
Sul libro del mio prof...
http://www.ateneonline.it/LibroAteneo.asp?item_id=916

Sono 7 pagine sulla cache...se vuoi... Ma dimmelo in PVT...
cionci è offline   Rispondi citando il messaggio o parte di esso
Old 01-06-2003, 09:51   #36
DavidTwister
Senior Member
 
L'Avatar di DavidTwister
 
Iscritto dal: Mar 2003
Città: Roma
Messaggi: 1529
Adesso ho capito tutto!!!Il problema, come pensavo dall'inizio, era che il mio libro di testo non specificava una cosa fondamentale,ossia la seguente che metto per tutto coloro che vogliono saperne di +:

Nel livello della memoria centrale e nel livello della memoria cache le locazioni di memoria sono raggruppate in blocchi (insiemi allineati di locazioni consecutive), di qualche decina di byte (tipicamene 32), e il trasferimento d'informazione dal livello inferiore a quello superiore avviene sempre a livello di blocco.

__________________

Ho concluso trattative positive con: Miky71- Maxus- Echirulli (x2)- Giullare- Flyawayrm- Astro76- Marlom- Manuel78- Sclergio- The Saint- Ippo 2001- Fabietto_18.
LA DROGA NON E' MAI LEGGERA: E' DROGA.
DavidTwister è offline   Rispondi citando il messaggio o parte di esso
Old 01-06-2003, 10:17   #37
cionci
Senior Member
 
L'Avatar di cionci
 
Iscritto dal: Apr 2000
Città: Vicino a Montecatini(Pistoia) Moto:Kawasaki Ninja ZX-9R Scudetti: 29
Messaggi: 53971
Con la cache write through la scrittura non avviene a blocchi... Con la cache write back tutti i trasferimenti avvengono esclusivamente a blocchi...
cionci è offline   Rispondi citando il messaggio o parte di esso
Old 01-06-2003, 10:21   #38
DavidTwister
Senior Member
 
L'Avatar di DavidTwister
 
Iscritto dal: Mar 2003
Città: Roma
Messaggi: 1529
Quote:
Originally posted by "cionci"

Con la cache write through la scrittura non avviene a blocchi... Con la cache write back tutti i trasferimenti avvengono esclusivamente a blocchi...
già...ma la cosa fondamentale che mi ha fatto capire tutto è quella frase che ho messo che stava nei tuoi ottimi"appunti"....grazie ancora!
__________________

Ho concluso trattative positive con: Miky71- Maxus- Echirulli (x2)- Giullare- Flyawayrm- Astro76- Marlom- Manuel78- Sclergio- The Saint- Ippo 2001- Fabietto_18.
LA DROGA NON E' MAI LEGGERA: E' DROGA.
DavidTwister è offline   Rispondi citando il messaggio o parte di esso
 Rispondi


iPhone 17 Pro: più di uno smartphone. È uno studio di produzione in formato tascabile iPhone 17 Pro: più di uno smartphone. &Eg...
Intel Panther Lake: i processori per i notebook del 2026 Intel Panther Lake: i processori per i notebook ...
Intel Xeon 6+: è tempo di Clearwater Forest Intel Xeon 6+: è tempo di Clearwater Fore...
4K a 160Hz o Full HD a 320Hz? Titan Army P2712V, a un prezzo molto basso 4K a 160Hz o Full HD a 320Hz? Titan Army P2712V,...
Recensione Google Pixel Watch 4: basta sollevarlo e si ha Gemini sempre al polso Recensione Google Pixel Watch 4: basta sollevarl...
Samsung è sempre più prota...
ChatGPT ha pregiudizi politici? Ecco cos...
Un solo iPhone rubato ha portato alla sc...
Xiaomi 17 Ultra sta arrivando: ecco come...
Il Motorola Edge 70 non ha più se...
Alcuni Galaxy S26 utilizzeranno il chip ...
Amazon, ecco i super sconti del weekend:...
Scovare un bug di sicurezza sui disposit...
Offerta Amazon su NordVPN: proteggi 10 d...
ECOVACS DEEBOT X8 PRO OMNI in offerta su...
Scope elettriche Tineco in offerta su Am...
Offerta Amazon sui robot EUREKA J15 Ultr...
Chrome disattiverà automaticament...
Tornano tutti e 4 i colori disponibili p...
Super sconto su iPhone 16: Amazon abbass...
Chromium
GPU-Z
OCCT
LibreOffice Portable
Opera One Portable
Opera One 106
CCleaner Portable
CCleaner Standard
Cpu-Z
Driver NVIDIA GeForce 546.65 WHQL
SmartFTP
Trillian
Google Chrome Portable
Google Chrome 120
VirtualBox
Tutti gli articoli Tutte le news Tutti i download

Strumenti

Regole
Non Puoi aprire nuove discussioni
Non Puoi rispondere ai messaggi
Non Puoi allegare file
Non Puoi modificare i tuoi messaggi

Il codice vB è On
Le Faccine sono On
Il codice [IMG] è On
Il codice HTML è Off
Vai al Forum


Tutti gli orari sono GMT +1. Ora sono le: 02:06.


Powered by vBulletin® Version 3.6.4
Copyright ©2000 - 2025, Jelsoft Enterprises Ltd.
Served by www3v