AMD mostra le CPU Zen per sistemi desktop e server

San Francisco non è stata, negli ultimi giorni, sede di annunci e novità per la sola Intel. L'azienda americana tiene periodicamente in questa città il proprio IDF, acronimo di Intel Developer Forum cioè l'evento che è occasione di presentazione e annunci sia di novità tecnologiche sia dei trend futuri che Intel andrà ad abbracciare nel prossimo futuro. Quale occasione migliore per AMD per annunciare, proprio a San Francisco in un evento stampa tenutosi nella serata di ieri, nuove informazioni sulle future CPU basate su architettura Zen?

Mark Papermaster, CTO di AMD, ha presentato i dettagli sulle proposte della famiglia Zen assieme a Lisa Su, CEO dell'azienda. Oltre ad alcune delle caratteristiche tecniche dell'architettura, che verranno ulteriormente approfondite la prossima settimana in occasione della conferenza Hot Chips, AMD ha effettuato alcune dimostrazioni pubbliche di soluzioni Zen che seguono la prima ufficiale avvenuta al Computex 2016 di Taipei lo scorso mese di giugno. Ci riferiamo alle soluzioni Summit Ridge, la piattaforma desktop con processore a 8 core e 16 thread, e Naples, nome che identifica la soluzione Zen per sistemi server che integra al proprio interno ben 32 core.

Il target dei processori con architettura Zen è a dir poco ambizioso: ottenere un incremento dell'IPC, cioè del numero di istruzioni processate per ciclo di clock, pari al 40% rispetto alle soluzioni di precedente generazione mantenendo invariati i requisiti in termini di consumo e alimentazione. Questo implica di fatto pareggiare i conti con Intel, quindi permettere ad AMD di offrire al mercato processori sia nel settore desktop come in quello server che possano essere competitivi nel confronto con le proposte di Intel. Ma non solo questo: AMD ha infatti chiaramente espresso la volontà di proporre soluzioni basate su architettura Zen anche in sistemi embedded come nelle soluzioni mobile della categoria 2-in-1. Di fatto nelle intenzioni di AMD quella Zen è un'architettura che andrà a coprire, con differenti versioni e livelli di consumo, tutta la gamma di sistemi che sfruttano architettura x86 in modo speculare a quanto viene offerto da Intel al momento con le proposte della famiglia Core.

Il design delle soluzioni Zen è incentrato su 3 elementi che possiamo considerare alla base di qualsiasi microprocessore moderno; l'ottenimento delle massime prestazioni velocistiche in abbinamento ad un throughput elevato, il tutto mantenendo sotto controllo il consumo complessivo e quindi massimizzando l'efficienza di funzionamento.

Le prime novità di Zen sono quindi legate alla potenza di elaborazione di questa architettura, che abbandona il design dell'architettura Bulldozer di precedente generazione con due unità integer affiancate da una per calcoli in virgola mobile ritornando ad un approccio tradizionale con una unità per i calcoli interi affiancata da una in virgola mobile. Da questo ne deriva un approccio più bilanciato e indipendente dal tipo di elaborazione richiesto, grazie anche ad uno scheduler ingrandito del 75% rispetto a quanto implementato in Excavator e a risorse per issue width ed execution incrementate del 50%.

Il throughput è stato incrementato dotando ogni core di una cache L2 da 512 Kbytes, condivisa per istruzioni e dati, e implementando una cache L3 da 8 Mbytes per ogni modulo composto da 4 core. Le cache L1 sono state separate per dati (32 Kbytes) e istruzioni (64 Kbytes), con la risultante di una bandwidth della cache che tocca un picco 5 volte superiore rispetto a quanto accessibile in precedenza con l'architettura Excavator nel fornire dati ai core. Di fatto possiamo sintetizzare tutto questo evidenziando come in Zen le novità architetturali puntino ad ottenere un repentino e pieno utilizzo delle unità di elaborazione integrati, alle quali vengono forniti dati e istruzioni riducendo le latenze al minimo.

Importante novità dell'architettura Zen è l'introduzione del supporto al simulteneous multi-threading, cioè della tecnologia che permette ad ogni core di eseguire due thread in parallelo. Questa tecnica è da tempo utilizzata da Intel nei propri processori, nota con il nome di HyperThreading, e permette di saturare in modo ancor più efficiente le risorse di elaborazione a disposizione con importanti benefici prestazionali soprattutto con quelle applicazioni che gestiscono più thread in parallelo.

Il passaggio alla tecnologia produttiva FinFET a 14 nanometri ha ovvie ricadute in termini di efficienza complessiva: a parità di superficie è possibile integrare un maggior numero di transistor, riducendo i consumi complessivi. AMD non ha ancora fornito indicazioni specifiche a riguardo ma è evidente che un miglioramento del 40% dell'IPC così come indicato passi anche necessariamente attraverso una più efficiente gestione delle risorse e una riduzione dei consumi a parità di potenza di elaborazione.

Da questo deriva una serie di tecniche implementate nell'architettura per ridurre i consumi, che vanno dalla gestione delle frequenze di clock in modo indipendente per le differenti sezioni del chip alla presenza di una cache L1 di tipo write back, sino all'integrazione di una cache Micro-op di elevate dimensioni. Con Zen AMD ha scelto un design che sia capace di fornire elevate prestazioni velocistiche in assoluto, ma allo stesso tempo possa adattarsi a livelli di consumo contenuti utili in generale per tutte le declinazioni d'uso dell'architettura ma in particolare pensando ad un suo utilizzo anche in sistemi di ridotte dimensioni, embedded e mobile.