Processori server a 8 core nel 2009 di AMD

In occasione del proprio Analyst Day 2007, tenutosi nella città di New York la scorsa settimana, AMD ha fornito varie informazioni su quelle che saranno le proprie future tecnologie che verranno presentate sul mercato, delineando anche sia le roadmap dei processori che la serie di piattaforme che saranno rese disponibili ai clienti.

Per la famiglia di processori Opteron, destinati all'utilizzo in sistemi server e workstation, AMD prevede due evoluzioni che verranno presentate nel corso dei prossimi due anni. Per il 2008 avremo le cpu note con il nome in codice di Shanghai, architetture quad core basate sul progetto Barcelona con varie evoluzioni architetturali, cache L3 incrementata a 6 Mbytes e tecnologia produttiva a 45 nanometri.

In seguito, presumibilmente attorno alla metà del 2009, AMD passerà alle soluzioni note con il nome in codice di Montreal; si tratta di un progetto sempre basato su tecnologia produttiva a 45 nanometri ma caratterizzato da cache L2 incrementate a 1 Mbyte per ciascun core contro i 512 Kbytes adottati per le cpu Barcelona e Shanghai. A seguire troveremo cache L3 incrementata da 6 a 12 Mbytes, a seconda delle versioni, con memory controller DDR3 sempre integrato nel processore e nuovi link Hypertransport 3.0.

Per questo tipo di processori AMD introdurrà un nuovo Socket, indicato con il nome di G3 e specificamente realizzato per l'abbinamento con memorie DDR3 e con i link Hypertransport 3.0. Per queste piattaforme la roadmap prevede l'utilizzo solo di chipset Intel, con nuovi modelli della famiglia AMD 800, soluzioni indicate con i nomi in codice di RD890S e RD870S abbinate al south bridge SB700S, che verranno presentati dal produttore: in questo modo AMD potrà vantare una proposta completa in termini di piattaforma anche nei segmenti server e workstation.

Per i processori Montreal di tipo octa core non è chiaro che tipo di architettura AMD utilizzerà; si presuppone che la strada più logica sia quella di un design MultiChip Package, quindi con due Die quad core montati sullo stesso package e collegati tra di loro utilizzando uno o più link Hypertransport. Del resto il fatto che il quantitativo di cache L3 possa psssare da 6 a 12 Mbytes a seconda delle versioni lascia intendere che AMD voglia proprio ricavare questi processori affiancando due die quad core, ciascuno con 6 Mbytes di cache L3.