SPHBM4, una 'nuova' memoria all'orizzonte: cosa c'è dietro questa sigla

La JEDEC Solid State Technology Association è prossima alla finalizzazione dello standard SPHBM4 (Standard Package High Bandwidth Memory), una nuova declinazione della memoria HBM pensata per ampliarne il perimetro applicativo senza rinunciare alle prestazioni di punta richieste dai moderni acceleratori per l'intelligenza artificiale.

SPHBM4 nasce con un obiettivo chiaro: offrire la stessa banda aggregata di HBM4, ma attraverso un'interfaccia molto più "stretta". A fronte dei 2048 bit dell'HBM4 tradizionale, il nuovo standard definisce infatti 512 bit, affidandosi a una serializzazione 4:1 per mantenere invariata la larghezza di banda complessiva. JEDEC non ha ancora chiarito se ciò avverrà tramite un aumento significativo del data rate per pin o mediante nuove modalità di codifica e clocking, ma il risultato atteso è identico sul piano prestazionale.

Dal punto di vista costruttivo, SPHBM4 utilizza gli stessi die DRAM di HBM4 e HBM4E, garantendo quindi identica capacità per stack, che nelle varianti più avanzate può arrivare fino a 64 GB per singolo stack. La differenza chiave risiede però nel packaging: mentre l'HBM4 classica viene tipicamente integrata su substrati in silicio, SPHBM4 è progettata per essere montata su substrati organici standard, grazie a un bump pitch più rilassato reso possibile dalla riduzione del numero di segnali.

Questa scelta ha implicazioni tecniche. Da un lato, l'adozione di substrati organici consente canali elettrici più lunghi tra SoC e memoria, aumentando la flessibilità di layout e potenzialmente permettendo l'integrazione di un numero maggiore di stack SPHBM4 nello stesso package. In prospettiva, ciò potrebbe tradursi in una capacità di memoria complessiva superiore rispetto alle soluzioni HBM4 tradizionali, un aspetto cruciale per i grandi acceleratori AI e per i cluster ad alta densità.

Dall'altro lato, SPHBM4 mira a ridurre i costi di integrazione, eliminando la necessità di interposer in silicio e abilitando soluzioni 2.5D su substrati convenzionali. Secondo JEDEC, la standardizzazione di un'interfaccia a 512 bit potrebbe inoltre favorire economie di scala rispetto a soluzioni custom o a memorie "C-HBM" basate su interconnessioni proprietarie o su UCIe.

Ciò non significa, tuttavia, che SPHBM4 sostituirà le memorie GDDR di nuova generazione. Pur essendo più economica rispetto a HBM4 o HBM4E, SPHBM4 resta una tecnologia complessa: richiede die DRAM impilati, TSV, base die logici avanzati e assemblaggi in-package sofisticati. Tutti fattori che incidono sui costi e che scalano meno efficacemente rispetto alle GDDR7.

In questo senso, SPHBM4 appare progettata per massimizzare banda e capacità, più che per competere sul terreno del costo per gigabyte.

La pubblicazione ufficiale dello standard SPHBM4 è attesa a breve ma, come sempre, JEDEC ricorda che le specifiche restano soggette a modifiche fino all'approvazione finale del Board of Directors.