Il futuro dei chip è verticale: RAM e logica impilati per chip più efficienti, ma realizzabili (quasi) ovunque

Un gruppo di ricerca composto da ingegneri di Stanford, Carnegie Mellon, University of Pennsylvania e MIT ha presentato quello che viene descritto come il primo circuito integrato 3D monolitico realizzato in una fonderia commerciale statunitense. Il prototipo e' stato prodotto in collaborazione con SkyWater Technology, utilizzando una linea produttiva da 200 mm già attiva per la produzione industriale.

A differenza dei chip tradizionali bidimensionali, il nuovo progetto adotta un'architettura 3D monolitica che prevede la sovrapposizione diretta di memoria e logica sullo stesso wafer. Tutti gli strati vengono realizzati in sequenza all'interno di un unico processo produttivo, senza l'assemblaggio di die separati e consentendo la creazione di interconnessioni verticali estremamente dense, con percorsi dei dati molto più corti.

Il chip e' stato realizzato con un processo maturo compreso tra 90 nm e 130 nm che dimostra come l'approccio 3D possa compensare la mancanza di nodi avanzati. Lo stack integra logica CMOS in silicio, memorie resistive RRAM e transistor a effetto di campo basati su nanotubi di carbonio, il tutto mantenendo un budget termico di circa 415 °C per evitare danni agli strati sottostanti.

I primi test hardware indicano un incremento del throughput pari a circa 4 volte rispetto a una implementazione 2D comparabile, a parità di latenza e ingombro fisico. Secondo i ricercatori, il guadagno deriva soprattutto dalla riduzione delle distanze tra unità di calcolo e celle di memoria, uno dei colli di bottiglia principali nei chip moderni.

Attraverso alcune simulazioni, il team ha valutato anche configurazioni con stack più alti, riscontrando miglioramenti fino a 12 volte su carichi di lavoro orientati all'intelligenza artificiale, inclusi modelli ispirati all'architettura LLaMA di Meta. Guardando in avanti, l'integrazione verticale potrebbe portare a miglioramenti dell'energy-delay product (EDP) compresi tra 100 e 1.000 volte attraverso l'impilamento verticale piuttosto che affidare l'efficienza alla sola riduzione delle dimensioni dei transistor.

Un elemento chiave del progetto è rappresentato dal fatto che il prototipo è stato realizzato in un ambiente produttivo commerciale e non in una linea di ricerca universitaria. Secondo SkyWater, questo risultato dimostra che i chip 3D monolitici possono essere integrati nei flussi produttivi esistenti, il che semplificherà l'adozione nelle applicazioni industriali.

La ricerca è stata presentata durante l'IEEE International Electron Devices Meeting (IEDM 2025), tenutosi dal 6 al 10 dicembre, e rappresenta un passo concreto verso nuove architetture per il calcolo ad alte prestazioni e l'intelligenza artificiale. Naturalmente, bisognerà attendere ulteriori prove per comprendere se questi chip possano ritagliarsi uno spazio nei carichi di lavoro reali.