[Thread Ufficiale] CPU Zen 14/12/7nm: AMD Ryzen!

[Neverlost]

Originariamente inviato da Mparlav

Normale.
Sarebbe buono 3.8GHz con quei V.

eh si ho provato ma si riavvia

[paolo.oliva2]

Originariamente inviato da Antimo96

Che io sappia AMD per inizio anno nuovo,dovrebbe presentare un zen+,una sorta di upgrade come fatto ai tempi con bulldozer-vishera.Già ora praticamente qualsiasi 1700 riesce a reggere i 3ghz con un undervolt di 100mv e oltre,con un refresh come fatto di recente con polaris,credo che non è poi così impossibile vedere un ipotetico 32 core,con consumi sui 200 watt.
Poi il tutto dipende dalle mobo,se sono pensate per gestire anche 4 die,o solo 2.

Io credo in un margine corposo... perchè, secondo me, AMD ha scazzato completamente il settaggio dell'XFR, probabilmente per risparmiare il più possibile nella selezione. Cacchio, non si può avere 1,35V per un 1800X per 3,6GHz e 1,55V per 4,1GHz... io con 1,35V arrivo a 4,050GHz e bastano 1,55V per benchare a 4,140GHz (con 1,45V/1,5V a 4,100GHz).

Inoltre è la prima release di questa architettura, quindi il margine di ottimizzazione architetturale si somma al margine di affinamento del silicio.

PERO', e voglio sottolinearlo, non c'è la minima possibilità di avere frequenze turbo maggiori... il tutto si tradurrebbe ad un aumento della frequenza def e/o un aumento della frequenza turbo su tutti i core.

Attenzione però che con proci da 32 core, quello che conta è il rapporto consumo/prestazioni. AMD mi sembra agli occhi di tutti abbia il prodotto con il miglior rapporto consumo/prestazioni. Fossi in AMD, punterei più a portare il TDP di un Epyc X32 sui 150W a parità di frequenza con il 180W, più che aumentare le frequenze. Intel, per portare un X32 sui 150W, dovrebbe scendere sotto 1 GHz

[Mparlav]

Originariamente inviato da Veradun

Si può fare, basta non modificare il pinout:

- continui ad utilizzare i memory controller degli stessi due die (non raddoppi i canali ma restano quattro)
- continui ad utilizzare le linee PCIe degli stessi due die (non raddoppi le linee PCIe disponibili)

Se TR ha un mercato piccolo questo avrebbe un mercato praticamente nullo. Se hai davvero bisogno di una cosa del genere di compri un EPYC e una scheda madre per EPYC. O direttamente una macchina 1S da HP, DELL, etc...

E' un mercato piccolo e questo non lo discuto.

Ma visto che Intel lancerà un 18c intorno ai 2.5 GHz, magari Amd vuole riservarsi una "bomba d'immagine" con un 24c a 2.5-3.0GHz, sempre se dovesse servire.
D'altronde nemmeno Intel aveva in preventivo di "declassare" gli Xeon da 14/16/18 core sugli HEDT, lo fa' solo per immagine.

Vantarsi della cpu più veloce al mondo ha sempre un suo perchè.

Leggo dal manuale striminzito della Gigabyte che è possibile far funzionare un Epyc 32c anche in single e dual channel, quindi non dovrebbe essere difficile anche per le Mb x399 con 4x CCX abilitati.

[Mparlav]

Originariamente inviato da Neverlost

eh si ho provato ma si riavvia

Magari è una via di mezzo.
Prova 3.8GHz con 1.275V (valore dopo vdrop, quindi da bios dipende da quanto imposti il Load Line Calibration).

[paolo.oliva2]

Originariamente inviato da Veradun

Usare 4 die abilitando solo 4 core per die va bene per fare il 16c, ma non è una strategia che puoi usare per fare il 12c, visto che dovresti usare 3 core per die e non è possibile se non disabilitando un CCX intero e un core dell'altro per ogni die perdendo anche metà L3 per die.

E infatti non ci sono SKU di EPYC a 12 core :>

Threadripper è una piattaforma a volumi risibili, quindi la scelta è evidentemente quella di massimizzare il risultato prendendo degli EPYC speedbinnati e farci una serigrafia diversa.

In questo modo i costi di R&D del prodotto sono essenzialmente nulli, visto che sono già assorbiti in quelli per lo sviluppo della piattaforma server lato CPU e della piattaforma desktop lato chipset (il chipset x399 è lo stesso chipset x370 rimarchiato).

I due die attivi saranno fra l'altro sempre gli stessi due, visto che metà piedinatura del socket sarà a vuoto.

Il vantaggio di tutta questa strategia è che possono offrire un prodotto per una nicchia di mercato sostanzialmente senza costi aggiuntivi.

La cosa che sfugge ai più è che il "costo" di una CPU è risibile, per ogni singolo die, soprattutto con gli yelds parametrici altissimi che può vantare il die Zeppelin, i costi veri e alti sono di R&D e una strategia che consente di ridurli in questo modo è una vantaggio economico molto maggiore rispetto a "sprecare" due die. Ovviamente solo in mercati ad alto margine e basso volume ha senso farlo, ed è il caso di TR.

Chiedo un tuo parere .
Oltre l'ovvio di quello che tu hai scritto... non ci potrebbero essere altre motivazioni?

Ad esempio:
gli X4 Intel sono più performanti degli X4 AMD... quello che li sega è prezzaggio.
AMD distribuirà Zen APU... e secondo me il prezzaggio di Zen APU è molto delicato... perchè se sarà simile agli X4 Intel, non farà volumi (lasciamo a parte il valore della iGPU), ma se li prezzerà meno, automaticamente segherebbe gli Zen X4 X86.

Ora... una produzione TR fatta in quel modo, oltre ai vantaggi tangibili nell'immediato (quelli che hai elencato tu) potrebbe comunque assorbire tutti gli scarti X4 X86 nel caso che Intel abbassi i prezzi e/o AMD piazzi Zen APU a prezzi competitivi.

In fin dei conti i TR in commercio ora sono X... e versioni non X potrebbero tranquillamente essere realizzati con X4.

Personalmente io non vorrei un TR a 4 die X4 per il semplice fatto che gli X8 scalano meglio in frequenza... però... per chi lavora con programmi tosti, un X16 con 64GB di L3, anche se con 4 die X4, non sarebbe una stazione affatto male.

[paolo.oliva2]

Originariamente inviato da Neverlost

3.7ghz @1,25 volt sono buoni?

1,25V è un buon Vcore nel consumo/prestazioni. 3,7GHz di certo non sono il massimo per quel Vcore, ma rimane comunque un bell'andare

[paolo.oliva2]

Originariamente inviato da Mparlav

Sui Threaripper, adottando 4x CCX, ora ne hanno disabilitati 2, per ottenere 8+8 e 6+6.
Fermo restando il limite TDP da 180W, saranno possibili Threadripper da 24/32c, utilizzando la configurazione quad channel delle x399?

Ad esempio "obbligando" a riempire gli 8 banchi di ram, oppure usando 2 banchi da un lato e 2 dall'altro, ma scendendo al dual channel?

Ho guardato gli schemi da qui:
http://www.anandtech.com/show/11544/...f-the-decade/2

ma non ne sono così sicuro.

Guardando la configurazione dei TR, il sistema può lavorare anche con 1 solo MC. Quindi credo che comunque anche attivando un 3° die, non dovrebbe essere un prb rimanere a 2 MC.
Il problema sarà la banda... però con 180W TDP massimi, le frequenze saranno comunque inferiori.

Potrebbe essere un escamotage, comunque, per superare i 16 core. Potrebbero realizzare un 18 core come X6 su 3 die o un X20 con 2x8 + 1x4.

[Polpi_91]

Originariamente inviato da smoicol

Ottimo, prova una suite di giochi tra 2666 a 3200 e 3333 che boost hai, la cosa è molto interessante

in questo sono preso dal lavoro, comunque 8h di OCCT posso essere considerato rock solid?

comunque @def senza toccare i voltaggi con un Venomous X con due noctua da 12cm tmax 45°C

[Mparlav]

Rivelato il clock degli Skylake-X 14/16/18c:


Se rimanesse il +700Mhz del Turbo all core senza AVX, del 7900X (è un 3.3/4.0GHz), avremmo:

12c - 2.9/3.6GHz
14c - 3.1/3.7GHz
16x - 2.8/3.5GHz
18c - 2.7/3.4GHz

In questa preview dell'Alienware con Threadripper, su Cinebench c'è un boost a 3.47GHz sul 16c:
https://www.youtube.com/watch?v=GQaelr_P4Io

[Catan]

E' anche sensato che TR sia a 4 core.
Alla fine il socket è in comune, fare un package di una cpu dove realmente dovevi disabilitare o mettere a massà metà dei pin era uno spreco sia dal punto di vista mobo (avevi tanti pin inutili, visto che lo socket non lo cambi per non fare un terzo socket) sia della cpu.
Ovviamente rispetto ad epyc perdi gli 8 canali di memoria per 4 (li la mobo è fatta cosi).

Per un discorso di ccx (ormai lo abbiamo capito) sono sicuramente 4 die di cui solo 2 abilitati (se no il 16 core puoi faro ma il 12 no).

Direi che il botto di tr potrebbe esserci se per qualche motivo qualche produttore di mobo x399 trova il workaround per sbloccare i core...ti tieni un quad channel al posto dell'8 channel...ma se per qualche motivo da un 16 riesci a sbloccare un 32 o un 24 hai veramente vinto.

Certo se invece gli serve solo una "connessione" elettrica per chiudere il circuito sull'interposer (tradotto non fare il corto) potrebbe tranquillamente darsi che ogni treadripper è fatto da 2 core buoni e 2 core "fallati" da buttare utilizzati per chiudere il circuito. Ma realmente la cosa pià probabile è che i treadripper sono gli scarti degli epyc dove hanno visto che almeno 1 die su 4 è fallato pesantemente (quindi niente downgrade a 24 core) e quindi ne ammazzano il terzo per tenerne solo 2.

Io credo che il processo sia cosi

tutty gli epyc sono montati con 4 die a 8 core.
fanno il test, chi funziona va, chi ha 1 die su 4 (o più) con problemi a 1 core per ogni ccx (quindi max 2 core per die ma su due ccx diversi) automaticamente diventano epyc 24 core. (e la rosicata la hai se per caso hai 3 die buoni da 8 e uno che ne ha buoni solo 7 su 8).
Quelli che hanno più di 1-2 core fallati per ogni ccx su più di due die (quindi su 3) diventano epyc 16 core.

Quelli che hanno invece più di due core fallati per ogni ccx ma solo due due die diventano treadrypper a 16 core o 12 core a seconda se pure un terzo die ha 1 o 2 core fallato per ccx.

Cosi è come il maiale non si butta nulla "a valle" dopo che hai già messo i die sugli interposer

Se no invece si fanno le prove sui die prima di montare sull'interposer.
Cioè i 4 die perfetti fanno a fare epyc 32 core.
4 die che hanno 1 core fallato per ccx (quindi max 2 core su ccx differenti per die) vanno a fare epyc 24 core
4 die che hanno 1-2 core fallati per ccx (quindi max 2 core su ccx differenti per die) vanno a fare epyc 16 core.

tutti gli altri die con falle maggori, li tieni per montarli, nella stessa catene produttiva, con due die buoni (o con 1 core fallato per ccx) per farci i treadripper da 16/12 core.


Dipende tutto ad amd dove costa meno fare il processo di selezione, se sul die prima di montare o se dopo montato.

[paolo.oliva2]

Originariamente inviato da Catan

E' anche sensato che TR sia a 4 core.
Alla fine il socket è in comune, fare un package di una cpu dove realmente dovevi disabilitare o mettere a massà metà dei pin era uno spreco sia dal punto di vista mobo (avevi tanti pin inutili, visto che lo socket non lo cambi per non fare un terzo socket) sia della cpu.
Ovviamente rispetto ad epyc perdi gli 8 canali di memoria per 4 (li la mobo è fatta cosi).

Per un discorso di ccx (ormai lo abbiamo capito) sono sicuramente 4 die di cui solo 2 abilitati (se no il 16 core puoi faro ma il 12 no).

Direi che il botto di tr potrebbe esserci se per qualche motivo qualche produttore di mobo x399 trova il workaround per sbloccare i core...ti tieni un quad channel al posto dell'8 channel...ma se per qualche motivo da un 16 riesci a sbloccare un 32 o un 24 hai veramente vinto.

Dubito sul workaround... e comunque dubito sulle alimentazioni della mobo.

Non ci ho guardato più di tanto, però a me è sembrato che l'alimentazione delle X399 è leggermente più pompata delle X370, ma veramente poco più pompata. Sono le X370 che sono stra-pompate per l'esigenza di un X8.

Però che una X399 possa supportare 8 CCX... la metterei molto in dubbio.

[Mparlav]

Fino ad ora non sono usciti sblocchi dei core disabilitati nel ccx.

Ma chissà, fantasticando MOLTO, un Threadripper 12c consentirebbe di riaccendere gli altri 2 ccx spenti, e diventa un 24c

P.S.: Se vedessi in qualche recensione/forum questa possibilità, comprerei un 1920x così tanto per dimenticarmi degli upgrade del pc per i prossimi 20 anni

[paolo.oliva2]

Originariamente inviato da Mparlav

Rivelato il clock degli Skylake-X 14/16/18c:


Se rimanesse il +700Mhz del Turbo all core senza AVX, del 7900X (è un 3.3/4.0GHz), avremmo:

12c - 2.9/3.6GHz
14c - 3.1/3.7GHz
16x - 2.8/3.5GHz
18c - 2.7/3.4GHz

In questa preview dell'Alienware con Threadripper, su Cinebench c'è un boost a 3.47GHz sul 16c:
https://www.youtube.com/watch?v=GQaelr_P4Io

Il 14X ha un TDP superiore? Perchè ha +200MHz def e +100MHz in turbo vs l'X12. A guardare così... ipotizzerei l'X12 più rilassato e l'X14 stile X10. L'X16 e X18 sembrerebbero tirati a metà strada tra un X10 e un X12, forse più verso l'X10.

[paolo.oliva2]

Originariamente inviato da Mparlav

Fino ad ora non sono usciti sblocchi dei core disabilitati nel ccx.

Ma chissà, fantasticando MOLTO, un Threadripper 12c consentirebbe di riaccendere gli altri 2 ccx spenti, e diventa un 24c

P.S.: Se vedessi in qualche recensione/forum questa possibilità, comprerei un 1920x così tanto per dimenticarmi degli upgrade del pc per i prossimi 20 anni

Io penso che AMD abbia segato l'IF e le alimentazioni ai die disattivati.

Chissà... magari con un po' di grafite (come ai vecchi tempi) si fa un parallelismo di pin e tutto funziona...

[Gyammy85]

https://www.techpowerup.com/235575/a...hannels-usd-59

[paolo.oliva2]

Originariamente inviato da Catan

E' anche sensato che TR sia a 4 core.
Alla fine il socket è in comune, fare un package di una cpu dove realmente dovevi disabilitare o mettere a massà metà dei pin era uno spreco sia dal punto di vista mobo (avevi tanti pin inutili, visto che lo socket non lo cambi per non fare un terzo socket) sia della cpu.
Ovviamente rispetto ad epyc perdi gli 8 canali di memoria per 4 (li la mobo è fatta cosi).

Per un discorso di ccx (ormai lo abbiamo capito) sono sicuramente 4 die di cui solo 2 abilitati (se no il 16 core puoi faro ma il 12 no).

Direi che il botto di tr potrebbe esserci se per qualche motivo qualche produttore di mobo x399 trova il workaround per sbloccare i core...ti tieni un quad channel al posto dell'8 channel...ma se per qualche motivo da un 16 riesci a sbloccare un 32 o un 24 hai veramente vinto.

Certo se invece gli serve solo una "connessione" elettrica per chiudere il circuito sull'interposer (tradotto non fare il corto) potrebbe tranquillamente darsi che ogni treadripper è fatto da 2 core buoni e 2 core "fallati" da buttare utilizzati per chiudere il circuito. Ma realmente la cosa pià probabile è che i treadripper sono gli scarti degli epyc dove hanno visto che almeno 1 die su 4 è fallato pesantemente (quindi niente downgrade a 24 core) e quindi ne ammazzano il terzo per tenerne solo 2.

Io credo che il processo sia cosi

tutty gli epyc sono montati con 4 die a 8 core.
fanno il test, chi funziona va, chi ha 1 die su 4 (o più) con problemi a 1 core per ogni ccx (quindi max 2 core per die ma su due ccx diversi) automaticamente diventano epyc 24 core. (e la rosicata la hai se per caso hai 3 die buoni da 8 e uno che ne ha buoni solo 7 su 8).
Quelli che hanno più di 1-2 core fallati per ogni ccx su più di due die (quindi su 3) diventano epyc 16 core.

Quelli che hanno invece più di due core fallati per ogni ccx ma solo due due die diventano treadrypper a 16 core o 12 core a seconda se pure un terzo die ha 1 o 2 core fallato per ccx.

Cosi è come il maiale non si butta nulla "a valle" dopo che hai già messo i die sugli interposer

Se no invece si fanno le prove sui die prima di montare sull'interposer.
Cioè i 4 die perfetti fanno a fare epyc 32 core.
4 die che hanno 1 core fallato per ccx (quindi max 2 core su ccx differenti per die) vanno a fare epyc 24 core
4 die che hanno 1-2 core fallati per ccx (quindi max 2 core su ccx differenti per die) vanno a fare epyc 16 core.

tutti gli altri die con falle maggori, li tieni per montarli, nella stessa catene produttiva, con due die buoni (o con 1 core fallato per ccx) per farci i treadripper da 16/12 core.


Dipende tutto ad amd dove costa meno fare il processo di selezione, se sul die prima di montare o se dopo montato.

di... in effetti, fare una selezione/test a monte, poi fare il package con 4 die e poi rifare un'altra volta il test.... montando tutto prima.

Notare che la selezione Epyc minima è X8 con 4 SOC funzionanti (e 4MC), quindi basta che funzi 1 die.

Quindi se vogliamo, avremmo una 1a selezione che deve essere avere 4 soc funzionanti per passare come Epyc. Se non c'è, è un TR.

Ipoteticamente, supponendo che l'IF funzioni, un TR potrebbe avere un die con solo i CCX funzionanti ed il SOC fallato ed utilizzare il SOC di un die che ha entrambi i CCX fallati.

Facendo così, perchè un procio venga buttato, dovrebbe avere meno di 2 SOC funzionanti su 4 die e nel contempo meno di 12 core funzionanti su 4 die (per realizzare un TR).
Come Epyc, il vincolo principale è sulla L3 che deve essere totalmente funzionante e pure sui SOC (tutti e 4 funzionanti)... con al minimo 2 CCX funzionanti su 8.

Con una rosa di combinazioni così ampia... è facile che una catena così fatta possa risultare più economica rispetto ad una doppia selezione.

[AceGranger]

Originariamente inviato da paolo.oliva2

Il 14X ha un TDP superiore? Perchè ha +200MHz def e +100MHz in turbo vs l'X12. A guardare così... ipotizzerei l'X12 più rilassato e l'X14 stile X10. L'X16 e X18 sembrerebbero tirati a metà strada tra un X10 e un X12, forse più verso l'X10.

si, il 14-16 e 18 hanno 165W di TDP contro i 140W degli altri

[Mparlav]

Laddove un i7-7820x ha un vantaggio di 300MHz sul Turbo all core vs 1800x, ora sui 12 e 16c quel vantaggio potrebbe ridursi a 100MHz se non ad annullarsi.

Valutando lo scaling MT e l'efficacia dell'SMT vs HT, sarà sempre più interessante il confronto.

[Mparlav]

Dettagli del socket e primo waterblock della Alphacool:
http://www.tomshardware.com/news/amd...ket,35101.html

[maxsona]

Come la vedreste una APU basata sullo stesso form factor di Threadripper, con una CPU Ryzen 8/16 da una parte e una GPU di fascia media dall'altra? Ovviamente con la possibilità di fare il crossfire.