Due nuove architetture ARM a 64bit, anche per sistemi server

Nella giornata di ieri, con questa notizia, abbiamo segnalato i piani di sviluppo futuri di AMD che prevedono la creazione di processori della famiglia Opteron basati su architettura ARM a 64bit. Il target di riferimento di queste soluzioni è quello dei sistemi microserver, nei quali un elevato numero di core di ridotte dimensioni e potenza vengono abbinati così da assicurare elevata potenza di calcolo complessiva con un generale contenimento dei consumi.

E' ora la volta di ARM che fornisce informazioni su quelle che saranno le proprie future architetture a 64bit, e che quindi ritroveremo anche implementate da AMD nelle future CPU Opteron attese a partire dal 2014. Sono due gli annunci di ARM: Cortex A57 e Cortex A53, soluzioni sino ad oggi note con i nomi in codice interni di Atlas e Apollo.

Queste nuove soluzioni possono venir utilizzate in modo indipendente o nella configurazione nota come big.LITTLE; in quest'ultimo caso in un singolo SoC ARM vengono integrati core cosiddetti big, cioè a più elevata potenza di calcolo e di conseguenza superiore consumo, accanto a core little, cioè di più ridotte prestazioni e con inferiori requisiti di alimentazione, da utilizzare alternativamente a seconda dello specifico ambito di utilizzo istantaneo.

Cortex A57 è ovviamente la proposta a più elevata potenza di calcolo mentre Cortex A53 vanta un livello di prestazioni più contenuto: in una configurazione big.LITTLE, avendo i due core il supporto allo stesso set di istruzioni, il sistema operativo vedrà sempre attivo un numero di core pari a quello integrato per ciascuna tipologia, con switch dinamico a uno o all'altro a seconda delle specifiche richieste dell'applicazione in uso in funzione della potenza di calcolo necessaria.

Cortex A57 ha origine dal design sviluppato da ARM per il core Cortex A15; oltre all'inserimento del supporto ai 64bit troviamo varie ottimizzazioni che dovrebbero permettere di ottenere, stando a quanto anticipato da ARM, un incremento nelle prestazioni velocistiche quantificabile tra il 20% e il 30% con codice a 32bit. Cortex A57 sarà utilizzato anche in implementazioni destinate a sistemi server; sarà possibile sviluppare SoC che vadano ad integrare sino ad un massimo di 16 di questi core, sfruttando cache L2 che sembrerebbe essere unificata per gruppi di 4 core e cache L3 che invece sarà unica per tutti i core integrati.

Per Cortex A53 il confronto è con l'architettura Cortex A9: a parità di tecnologia produttiva utilizzata, quella a 32 nanometri, ARM dichiara un livello prestazionale identico a con una riduzione del 40% nella superficie complessiva del SoC, aggiungendo al nuovo arrivato il supporto ai 64bit. Il vantaggio in questo caso non è tanto dal punto di vista velocistico quanto nelle dimensioni complessive, e quindi nei costi di produzione anche di SoC che integrino al proprio interno un elevato numero di core.

Con queste due nuove architetture ARM intende spingersi nel mondo del codice a 64bit, con tutti i benefici che da questo derivano soprattutto per le necessità del mondo enterprise, mantenendo massimo controllo sul consumo complessivo. L'ottica big.LITTLE viene in aiuto proprio in questo senso, permettendo di bilanciare potenza e consumi in funzione di quanto viene richiesto dalla specifica applicazione in uso. Queste soluzioni verranno rese disponibili ai partner di ARM, e i nomi di AMD e Samsung sono i primi che vengono menzionati nell'ottica di una implementazione in ambito enterprise, a partire dalla metà del prossimo anno. Troveremo Cortex A57 e Corex A53 utilizzati anche in ambiti tradizionali per le architetture ARM, con tablet e smartphone di fascia alta in testa.