Agli ingegneri elettronici chiedo.....

[misterx]

ma è riassunto nella tabella tutto quanto, a mio avviso, dev'essere di competenza di un informatico

mi viene il dubbio e ti chiedo: cosa intendi tu con "capire il funzionamento di un latch" ?

oltre a descriverne il comportamento "logico" non vedo cos'altro si possa aggiungere senza splafonare in altri settori

[gpc]

Originariamente inviato da misterx
ma è riassunto nella tabella tutto quanto, a mio avviso, dev'essere di competenza di un informatico

mi viene il dubbio e ti chiedo: cosa intendi tu con "capire il funzionamento di un latch" ?

oltre a descriverne il comportamento "logico" non vedo cos'altro si possa aggiungere senza splafonare in altri settori

Cosa intendo per capire il funzionamento?
Semplice: rispondimi a questa domanda... Perchè il latch mantiene l'uscita che aveva nel ciclo di clock precedente quando gli ingressi sono entrambi 0? Che cosa del circuito logico del latch gli conferisce questa caratteristica?

[misterx]

Originariamente inviato da gpc

Perchè il latch mantiene l'uscita che aveva nel ciclo di clock precedente quando gli ingressi sono entrambi 0?


Che cosa del circuito logico del latch gli conferisce questa caratteristica?

domande bellissime

ma siamo sicuri che devo conoscere un latch a tal punto ?


provo a risponderti senza leggere nulla:
il responsabile è la re-alimentazione? "feedback" o come cavolo si scrive ?

[gpc]

Originariamente inviato da misterx
domande bellissime

Inutile che dissimuli, sono perfettamente cosciente che sarei un profe bastardissimo

ma siamo sicuri che devo conoscere un latch a tal punto ?

IMHO, sì.
Anche perchè se non capisci il funzionamento di un circuito con due porte logiche, come credi di capire come funzionano circuiti più complessi come un mux, per esempio?

provo a risponderti senza leggere nulla:
il responsabile è la re-alimentazione? "feedback" o come cavolo si scrive ?

Il candidato sviluppi meglio la sua risposta...

[misterx]

doppio

[misterx]

spero di essere chiaro

consideriamo un latch costituito da due semplici porte NOR che hanno la proprietà di invertire i segnali presenti alle loro entrate

se ora setto S=0 ed R=0 ho Q=0 e Q'=0 quindi a livello elettrico nessuna variazione; il latch rimane nello stato precedente: se era a 0 rimane a zero e se era a 1 rimane a 1

perchè ha questo comportamento ?
perchè è stato progettato per reagire così

se ora setto S=0 ed R=1 ho Q=0 e Q'=1 (il latch si resetta)

in definitiva

il latch si setta ogni volta che l'ingresso S viene posto allo stato 1

la combinazione S=1 ed R=1 non è consentita in quanto Q=1 e Q'=1 penso sia priva di significato

[Freeride]

Originariamente inviato da misterx
la combinazione S=1 ed R=1 non è consentita in quanto Q=1 e Q'=1 penso sia priva di significato

Q e Q' non sono Q e Qnegato ovvero tra Q e Q' non c'è la funzione Q'=not(Q), è solo riportato così per convenienza e per trarre in inganno!
La situazione non è priva di significato in quanto non rispetta tale regola ma perchè porta ad uno stato ambiguo, non utilizzabile: ad es se da S=R=1 passo a S=R=0 non posso determinare cosa avrò sulle uscite... meglio quindi non usarlo!
Un prof passato disegnava il latch con le 2 uscite Q e Q' e poi alla Q collegava una logica not e scriveva "questo è il vero Qnegato".

[gpc]

Originariamente inviato da misterx
spero di essere chiaro

consideriamo un latch costituito da due semplici porte NOR che hanno la proprietà di invertire i segnali presenti alle loro entrate

Assolutamente no!
Il NOR è un OR con un NOT sull'uscita...
Scrivimi la tabella della verità (o come cavolo la chiamate voi... quella dove vedi ingressi-uscite) del NOR!!

se ora setto S=0 ed R=0 ho Q=0 e Q'=0

ORRORE!
Q e Q negato sono uguali?!

quindi a livello elettrico nessuna variazione; il latch rimane nello stato precedente: se era a 0 rimane a zero e se era a 1 rimane a 1

Sì ma non mi hai spiegato il perchè.
E' quello che ti ho spiegato almeno tre volte, rileggi e ripetimelo con parole tue.
E se fai copia-incolla ti sbrano... anzi no, ti spiego sbagliato

perchè ha questo comportamento ?
perchè è stato progettato per reagire così

Ho ucciso per molto meno...

se ora setto S=0 ed R=1 ho Q=0 e Q'=1 (il latch si resetta)

in definitiva

il latch si setta ogni volta che l'ingresso S viene posto allo stato 1

Questo va bene... è detto proprio alla cazzo ma va bene...

la combinazione S=1 ed R=1 non è consentita in quanto Q=1 e Q'=1 penso sia priva di significato

No, te l'ha spiegata bene Freeride, ma il fatto che tu non abbia capito questo mi fa dedurre che ancora non hai capito il perchè mantiene lo stato precedente... rileggiti le spiegazioni che ti ho dato, verifica su carta segnandoti lo stato delle porte ad ogni passaggio i vari passi e poi ripeti la risposta.
Se fossi stato un prof ti avrei segato almeno per tre appelli di fila dopo questo

[Sirio]

Originariamente inviato da misterx
lascia perdere la colazione che ingrassi


quello che intendevo dire è il seguente:
leggere il circuito non è sufficiente a comprenderne il suo funzionamento, del resto tu hai aggiunto:

perchè il circuito "autosostiene"


togli questa informazione ed il circutio così com'è non rispecchia la realtà

e cioè se sai che un latch ha quel modo di funzionare, caratteristica non disegnabile nel ciruito, è comprensibile

In pratica vuoi sapere dove trova l'energia per mantenere la lampadina accesa giusto?
Beh...tieni conto che i circuiti integrati sono comunque costantemente alimentati, quindi quando ho un 1 in uscita allora ho ad esempio la tensione Vcc in uscita, ok?

Per quanto riguarda le mappe di karnaugh servono proprio a semplificare (minimizzare) un'espressione booleana, e quindi anche un circuito logico, visto che un'espressione booleana descrive proprio un circuito logico.
Inoltre esiste anche un secondo metodo, utilizzato soprattutto nel caso in cui si hanno più di 4 variabili, Quine-McCluskey (che spero di aver scritto bene).

[misterx]

gpc, tranquillo che non baro, non è nella mia indole

stiamo ragionando su questo:


queste 2 porte NOR che per me sono due porte OR+NOT terminale, invertono ciò che entra al suo ingresso


il funzionamento di tali porte io l'ho appreso così; se è sbagliato correggimi

ingresso1	ingresso2	uscita OR	uscita NOR
   0      	     0		     0		     1
   0		     1		     1		     0
   1		     0		     1		     0
   1		     1		     1		     0

attenzione, la tabella della verità qui sopra, non si riferisce al circuito latch sopra ma al funzionamento di una porta OR generica 3a colonna e NOR 4a colonna

la pseudotabella(così la chiamano al mio corso) di verità del latch è:

S	R   	Q
---------------------
0	0	memoria
0	1	0 reset
1	0	1 set 
1	1	proibita

S=0 e R=0 per me significa che se non provoco nessuna variazione agli ingressi del latch, esso rimane nello stato precedente; quindi, nessuno scandalo

[gpc]

Originariamente inviato da misterx
gpc, tranquillo che non baro, non è nella mia indole

stiamo ragionando su questo:


queste 2 porte NOR che per me sono due porte OR+NOT terminale, invertono ciò che entra al suo ingresso


il funzionamento di tali porte io l'ho appreso così; se è sbagliato correggimi

ingresso1	ingresso2	uscita OR	uscita NOR
   0      	     0		     0		     1
   0		     1		     1		     0
   1		     0		     1		     0
   1		     1		     1		     0

La tabella è giusta, ma quello che scrivi tu non è corretto:
"invertono ciò che entra al suo ingresso"
si può riferire solo ad un NOT, non ad un NOR, che invece come dici giustamente prima è un OR negato...

attenzione, la tabella della verità qui sopra, non si riferisce al circuito latch sopra ma al funzionamento di una porta OR generica 3a colonna e NOR 4a colonna

la pseudotabella(così la chiamano al mio corso) di verità del latch è:

S	R   	Q
---------------------
0	0	memoria
0	1	0 reset
1	0	1 set 
1	1	proibita

S=0 e R=0 per me significa che se non provoco nessuna variazione agli ingressi del latch, esso rimane nello stato precedente; quindi, nessuno scandalo

Sì ma non mi hai ancora spiegato il perchè (che è quello che ti ho scritto io nelle spiegazioni precedenti).
Ti ripeto, rileggiti le spiegazioni che ti ho dato, e poi fatti tutti i passaggi su carta scrivendo quello che succede se passo, per esempio, da S=1 R=0 a S=R=0.
Così vedi se hai capito il funzionamento...

[misterx]

aspetta va che qua, che casino


ecco quello che sto intendendo io dalla tua domanda:

abbiamo una porta NOT che per sua natura è un invertitore; giusto ?

giusto!

io sto capendo che tu mi stai chiedendo:
come fa una porta NOT ad invertire il segnale al suo ingresso ?
ed io:
che ne so ? non sono un ingegnere elettronico

io devo solo sapere che se desidero avere un invertitore devo usare una porta NOT; fine delle mie conoscenze
se poi all'interno c'è un diodo o componente similare è affar tuo

se invece per funzionamento intendi la conseguenza di ciò che trovo alle uscite del latch ogni volta che setto 0/1 ai suoi ingressi, per me questo modo di funzionamento è riassunto perfettamente nella tabella da me più volte postata

io non penso che il tradurre step by step ed in parole ciò che è già riassunto nella tabella vuol significare di aver capito

inizio a pensare che non vi sia altro da capire

Riassumo
abbiamo 2 NOR che con le loro uscite si alimentano a vicenda, invertendo ogni volta il valore ricevuto al loro ingresso

e cioè se considero che:
Q=1
Q'=0
il latch sta memorizzando qualcosa

come faccio a settare il latch nel modo sopra esposto ?
S=1
R=0

domanda:
perchè il latch in questo caso rimane con l'uscita Q allo stato 1 anche se ora setto:
S=0
R=0

risposta:
perchè è stato progettato per variare le sue uscite solo co le seguenti combinazioni:

S=1 R=0 SET
S=0 R=1 RESET

[Sirio]

Beh...forse con la prima domanda fai un pò di confusione tra causa ed effetto, sarebbe più corretto ragionare così:

Il latch ha uscite
Q=1
Q'=0

Ma quando è stato impostato così?

Se
S=1
R=0
Allora ho settato adesso l'uscita ad 1

Se
S=0
R=0
Allora l'uscita è stata mantenuta in quello stato da un instante di tempo precedente.

[gpc]

Originariamente inviato da misterx
aspetta va che qua, che casino


ecco quello che sto intendendo io dalla tua domanda:

abbiamo una porta NOT che per sua natura è un invertitore; giusto ?

giusto!

io sto capendo che tu mi stai chiedendo:
come fa una porta NOT ad invertire il segnale al suo ingresso ?
ed io:
che ne so ? non sono un ingegnere elettronico

Non ho mai chiesto come funziona un not!!! Ti sto chiedendo come funziona un latch!!

io devo solo sapere che se desidero avere un invertitore devo usare una porta NOT; fine delle mie conoscenze
se poi all'interno c'è un diodo o componente similare è affar tuo

se invece per funzionamento intendi la conseguenza di ciò che trovo alle uscite del latch ogni volta che setto 0/1 ai suoi ingressi, per me questo modo di funzionamento è riassunto perfettamente nella tabella da me più volte postata

No cazzarola, io non ti sto chiedendo che tipo di logica usare, a MOS o a BJT, con carico resistivo o attivo!! Ti sto chiedendo di SPIEGARMI COME FUNZIONA IL CIRCUITO LOGICO CHE FORMA UN LATCH! Questa è logica pura, potrebbe pure essere fatto con pali di legno e ruote di pietra, non c'entra nulla l'elettronica!
Tu DEVI capire PERCHE' un latch mantiene l'informazione del ciclo di clock precedente! Altrimenti sei meno di un perito...
Mi riquoto:

"Provo a rispiegartelo:
Hai un NOR, che ha uscita 1 solo quando gli ingressi sono tutti e due 0, ok?
Uno dei due ingressi è zero, per cui l'uscita sarà zero o uno a seconda di quello che c'è sull'altro ingresso, ok?
Ora, l'altro ingresso non è altro che la negazione dell'uscita del NOR (perchè abbiamo Q e Q negato), ok?
Ma l'uscita è stata determinata nel ciclo precedente, quando non eravamo nella configurazione S=R=0, per cui possiamo dire che l'uscita dipende dallo stato precedente (concetto di memoria).
Se l'uscita del NOR che stiamo considerando adesso era 0 nello stato precedente, allora l'uscita dell'altro NOR era 1 (perchè uno è Q e l'altro Q negato).
Per cui il NOR che stiamo guardando si trova in ingresso 0 (per ipotesi) e 1 (l'uscita dell'altro NOR), e di conseguenza dà in uscita 0, che è uguale a quello che c'era nello stato precedente.
Lo stesso discorso lo fai per il secondo NOR, ma tutto questo come vedi è semplicemente un discorso elettrico, che si fa per comodità con gli 0 e gli 1 visto che è un circuito logico, ma non è che un ragionamento che parte dal presupposto che sappiamo già come funziona il circuito... "

io non penso che il tradurre step by step ed in parole ciò che è già riassunto nella tabella vuol significare di aver capito

Mah guarda, è quello che dici che dimostra che non hai capito!

inizio a pensare che non vi sia altro da capire

Riassumo
abbiamo 2 NOR che con le loro uscite si alimentano a vicenda, invertendo ogni volta il valore ricevuto al loro ingresso

Cazzoooooo...
Il NOR NON INVERTE L'INGRESSO, quello è il lavoro che fa il NOT.
Ma l'hai capito questo? Hai capito cosa fa un NOR???

e cioè se considero che:
Q=1
Q'=0
il latch sta memorizzando qualcosa

Perchè, se memorizza uno 0 (Q=0, Q'=1) non sta memorizzando qualcosa?

come faccio a settare il latch nel modo sopra esposto ?
S=1
R=0

domanda:
perchè il latch in questo caso rimane con l'uscita Q allo stato 1 anche se ora setto:
S=0
R=0

risposta:
perchè è stato progettato per variare le sue uscite solo co le seguenti combinazioni:

S=1 R=0 SET
S=0 R=1 RESET

Sì ma maremma porcella, non spieghi niente!
Ti sto praticamente chiedendo perchè si accende la lampadina se spingo l'interruttore e tu mi stai rispondendo, perchè è fatta per accendersi!!!
Rileggiti la spiegazione che ti ho ricopiato e vedi se capisci...

[misterx]

calma calma

[gpc]

Originariamente inviato da misterx
calma calma

Sì sì scusa, hai ragione, è che quando spiego una cosa per tre o quattro volte e poi mi rifanno le domande come se non avessi detto niente m'infervoro
Ne sanno qualcosa quelli che sono venuti a fare ripetizioni da me... si beccavano dei cazziatoni da storia--- però poi le cose le hanno imparate bene

[misterx]

Originariamente inviato da gpc

però poi le cose le hanno imparate bene

ecco perchè ti sto stressando

voglio imparare bene

[gpc]

Originariamente inviato da misterx
ecco perchè ti sto stressando

voglio imparare bene

Allora dovrai sopportare i cazziatoni...

E soprattutto fare quello che ti dico io!!!
Adesso rileggiti le spiegazioni che ti ho dato, fai passo per passo lo sviluppo di quello che succede agli ingressi e alle uscite delle porte logiche passando da una configurazione all'altra, e concentrati sul passaggio S=1 R=0 a S=R=0, dopo di che riprova a spiegarmi il PERCHE' il latch funziona come funziona.
...e se mi rispondi ancora "perchè è fatto apposta per fare così" ti taglio le mani

[misterx]

Per S=1 e R=0 si ha che:

Qneg=0 , Q=1 perchè ?

Separiamo per semplicità le due porte NOR nelle loro componenti principali e cioè; OR+NOT

il nostro valore “1” entrando nella porta OR, indifferentemente dal valore presente nell'altro ingresso della medesima porta OR situata in alto nel disegno, esce incolume da tale porta; insomma, entra “1” ed esce “1”.

All'uscita della porta OR però, c'è ad attenderlo una porta NOT che nega al nostro “1” di uscirne incolume.

Se il nostro “1” vuole passarla liscia, deve lasciarsi trasfomare in uno “0”.

Il nostro “1” accetta e prosegue il suo percorso rotolando verso l'altra porta NOR, quella in basso nel disegno.

Arrivato all'ingresso della seconda porta OR, il nostro ex “1” si gira verso destra per scorgere chi entrerà assieme a lui nella porta OR; vede un altro “0” ed esclama; evvai, ci faremo compagnia rotolando .

Ora, sappiamo dalla storia che se in una porta OR entrano due zeri e cioè: 0 OR 0 otteniamo come rislutato 0; ok ?

I nostri due zeri rotolando allegramente sino all'uscita della porta OR incontrano nuovamente una porta NOT. Oh cazzarola, esclama il nostro ex “1”; ci risiamo, che vorrà mò costui ?

Cari zeri, esclama la porta NOT, se volete uscire di qui vi devo sposare e trasformarvi in un bel “1”.

Vabbè esclamano in coro, "e va bene"; ed accettano la trasformazione.

Nella città di Q è ora presente un nuovo “1”.

<><><><><><><><><><><><><><><><><><><><><>

Se ora poniamo S=0 e R=1 otteniamo:

Qneg=1 , Q=0 perchè ?

Vedi la storiella sopra

<><><><><><><><><><><><><><><><><><><><><>

la questione S=0 ed R=0 merita uan discussione un pò più approfondita in quanto agli ingressi delle rispettive porte NOR non ci è possibile conoscere immediatamente il valore presente nell'altro ingresso della porta NOR che si sta considerando.

[Freeride]

Originariamente inviato da misterx
All'uscita della porta OR però, c'è ad attenderlo una porta NOT che nega al nostro “1” di uscirne incolume....
Se il nostro “1” vuole passarla liscia, deve lasciarsi trasfomare in uno “0”....