[Thread Ufficiale] CPU serie FX: AMD Bulldozer/Piledriver - Aspettando Steamroller

[tuttodigitale]

Originariamente inviato da isomen

poi se il 28nm bulk é il miglior silicio di cui può disporre amd in questo momento, va bene così, ma secondo me se amd avesse avuto ancora le fab sarebbe stata un'altra musica (senza rientrare in vecchi discorsi sò bene che se nn l'avesse vendute probabilmente adesso nn ci sarebbe più neanche amd)

Purtroppo per ragioni sconosciute il 22nm PD-SOI è dedicato a IBM e al mostruoso power8 da oltre 5GHz.


I contratti non li conosciamo, ma non mi stupirei se AMD avesse ottenuto un prezzo per wafer molto basso, visto le qualità di gran lunga sotto le aspettative per i 32nm.
Però il Bulk era necessario per il mercato APU. Carrizo potrà dare una boccata di ossigeno più di quanto possa fare un opteron con 24 core excavator. Almeno a giudicare quanto costano le cpu haswell da 15W:

[feldvonmanstein]

Originariamente inviato da tuttodigitale

ma quello non dovresti contarlo. Nel momento in cui chiami in causa l'hyperthreading, entra in azione il secondo cluster integer.

anche xk non gli conviene
volendo fare un confronto in piccolo, prendiamo un fx 4350 2m/4c basato su core piledriver, nato per confrontarsi con cpu ivy bridge, affianciamolo quindi ad un i 3 3250 2c/2ht a 3.5ghz. cosa ne esce??
http://cpuboss.com/cpus/Intel-Core-i...vs-AMD-FX-4350

Passmark
Core i3 3250 4,429
FX 4350 5,290

Passmark (Single Core)
Core i3 3250 1,843
FX 4350 1,526

prestazini single thread a favore del forte ipc del core intel
ma nel multi cambia la musica, l'i 3 perde il vantaggio e finisce leggermente sotto. nonostante un core di partenza più veloce non può nulla contro l'approccio cmt e l'ht non sembra essere di grosso aiuto.
al di la dei numeri poi 4 unità integer fische , pipeline lunge e cache grandi garantiranno sicuramnte una fluidità e resitenza sotto/al carico maggiore.

vogliamo scomodare haswell?un altro i3(4330) a 3.5 ghz; ci vorrebbe uno steamroller con l3 per fare un confronto serio ma nn è stato mai presentato quindi riprendiamo l' fx4350 .
http://cpuboss.com/cpus/Intel-Core-i...vs-AMD-FX-4350

Passmark
Core i3 4330 5,076
FX 4350 5,159

Passmark (Single Core)

Core i3 4330 2,038
FX 4350 1,503
il divario in single aumenta, ma in multi tiene botta e il dal core + ht dell'i3 ancora non è sufficente ad asfaltare il cmt in multi.

vogliamo comq provare con una cpu steamroller anche se senza l3? athlon 860K
http://cpuboss.com/cpus/Intel-Core-i...Athlon-X4-860K

Passmark
Core i3 4330 5,076
Athlon X4 860K 5,589

Passmark (Single Core)
Core i3 4330 2,038
Athlon X4 860K 1,586

nonostante tutto il cmt mantiene il vantaggio in multi.

[feldvonmanstein]

2015 = ANTIPASTO
miraccomando non abbuffatevi troppo di apu carrizo e r300 senò arriverete sazzi al vero banchetto!
http://wccftech.com/amd-future-gpu-cpu-roadmap/

[tuttodigitale]

Certo che soli 8-core per i 14nm fa presagire a supercore stile power8... Il fatto che AMD abbia in mente un die dedicato esclusivamente al mercato Server con k12 spazza via ogni eventuale dubbio su quali siano le reali intenzioni della casa americana.

[BodyKnight]

E quali sarebbero?

[davo30]

Originariamente inviato da feldvonmanstein

2015 = ANTIPASTO
miraccomando non abbuffatevi troppo di apu carrizo e r300 senò arriverete sazzi al vero banchetto!
http://wccftech.com/amd-future-gpu-cpu-roadmap/

Porca eva, inizialmente ho letto 6 March ed ero gasatissimo, poi ho riletto May.......

[plainsong]

Originariamente inviato da gridracedriver

eppure su B&C sanno di un 20 core Zen a 16nm FF++

Questa indiscrezione, insieme agli annunci di AMD sulla volontà di puntare molto sull'efficienza, nonchè alla rilevanza che al suo interno ha acquisito la divisione semi-custom, mi spingono a dubitare che Zen segua l'approccio di un "bestione" come il Power8. Personalmente, indipendentemente dall'implementazione SMT/CMT/CMP, mi aspetto cores più piccoli di quelli Intel, efficienti entro TDP medi (≤95W) e fortemente orientati al multithread. Imho ci saranno ancora compromessi a livello di single thread, benchè sotto questo aspetto il divario con la diretta concorrenza sarà meno marcato rispetto alla situazione attuale.

[george_p]

Originariamente inviato da gridracedriver

lo penso anch'io anche se il 20 core direi sia esclusivamente server e non si è capito se 20 core fisici o 10c+10th, ma è buona probabilità che siano 20 core fisici più 20th
...
non ricordo Intel quanto incrementò l'IPC dal P4 al Core, ma secondo me ad oggi con l'esperienza accumulata e la conoscenza acquisita ( vedi ritorno di Keller che propende verso i core dall'alto IPC come quelli targati arm della mela) si può fare tranquillamente un balzo in avanti del 50% in IPC rispetto a piledriver_vishera come prestazioni ST (prendo 8350@4 ghz 125watt come riferimento desktop mid-high level o comunque 8 core)...
metti anche che mi tagliano del 20% le frequenze rispetto i 125watt appunto o addirittura rimanga invariata rispetto i 95 watt (vedi vishere_E) vuol dire un incremento del +40/50% Medio in ST a seconda del turbo e un incremento medesimo se contiamo che invece di 8 core ce ne mettano 10(CMP) o 5c+5th(SMT) anche se a frequenza ridotta... e questo nella fascia mainstream, nella extreme tutto raddoppiato, con costi triplicati però
questo penso sia l'incremento minimo che tutti si aspettano, +40/50% Medio sia in ST che in MT e nulla di impossibile da realizzare, contando anche che il PP viene ridotto di 4 volte come Area del transistor 32 vs 14/16 nm...
poi che sia 8 core o 20 non so, come dicevo

server CPU 40th SMT(20+20)? sostituto opteron
extreme CPU 20th SMT(10+10)? nuova fascia
mainstream CPU 10th SMT(5+5)? sostituto del 8350 e relativi inferiori a 3 o 4 core
entry-level APU SoC CMP "Post Puma" (4c+16cu) e relativi inferiori a 2 o 3 Core e 8 o 12 CU

Io ricordo di un articolo dove si riportava che Keller o comunque amd puntava ad un ipc mostruoso tale da superare quello intel.
Mi ricercherò appena riesco tutti gli articoli di B&C, spero di riuscire prima del 6 maggio

[Grizlod®]

Originariamente inviato da FazzoMetal

Allacciandomi al discorso bontà NB/memory controller vorrei spezzare una lancia a favore degli FX Vishera, spesso incolpati di gestire la RAM molto peggio dei concorrenti Intel.

Ho eseguito dei benchmark con AIDA64 con le seguenti impostazioni:

CPU FX 6300 @ 4.7GHz
NB 2400MHz
HT Link 2600MHz
RAM Dual Channel, 2133MHz, CL 9-10-9-28 1.56V

Risultati lettura (risultati superiori a quelli di un 3770K con RAM a frequenza più rilassata ma con timing più spinti)


Scrittura (quì si, si nota un certo svantaggio)


Copia in RAM (risultati in linea con un 3770K con RAM a frequenza più rilassata ma con timing più spinti)


Latenza (ottima se comparata con qualsiasi altra CPU)

In effetti il gap maggiore si riscontra in scrittura.
Anche dai miei test con g-regtweak ho riscontrato un incremento più che altro in sola lettura. Il mio (per quanto possa valere) era una sorta di "sprono" ad alzare la frequenza del CPU/NB di default, che rispetto alla concorrenza è basso.
Poi, che i problemi di BD siano anche di altro genere si sapeva e si sà...

Questo interessante articolo prova a discernerli: http://www.extremetech.com/computing...-next-gen-core

...il doppio decoder, non è la panacea di tutti i mali.

[FazzoMetal]

Originariamente inviato da Grizlod®

In effetti il gap maggiore si riscontra in scrittura.
Anche dai miei test con g-regtweak ho riscontrato un incremento più che altro in sola lettura. Il mio (per quanto possa valere) era una sorta di "sprono" ad alzare la frequenza del CPU/NB di default, che rispetto alla concorrenza è basso.
Poi, che i problemi di BD siano anche di altro genere si sapeva e si sà...

Questo interessante articolo prova a discernerli: http://www.extremetech.com/computing...-next-gen-core

...il doppio decoder, non è la panacea di tutti i mali.

Ti ringrazio per il link all'articolo, alcuni dei test effettuati sono parecchio interessanti.
Parlando dell'architettura Piledriver, purtroppo, bisogna ammettere che le performance della cache in scrittura sono state eccessivamente sacrificate al fine di minimizzare l'area occupata. La potenza elaborativa non alle CPU Piledriver (se confrontati con i loro veri concorrenti, gli Ivy Bridge) e le prove si possono cogliere in qualsiasi test pesantemente multithread. In tale situazione, infatti, l'avere una grossa quantità di istruzioni da elaborare, relative a thread non dipendenti tra di loro, permette di mascherare le grosse penalty della cache in caso di miss e le prestazioni sono competitive nei confronti dei chip Intel. In single thread, dove bisogna eseguire una serie di istruzioni dipendenti le une dalle altre (e pertando non ri-schedulabili all'infinito), si palesa la scarsa bontà della cache che non riesce a "cibare" efficacemente le unità di elaborazione.

[paolo.oliva2]

Originariamente inviato da tuttodigitale

In realtà non c'è molto da capire. Mentre nel CMT si hanno ALU dedicate per singolo thread, nel SMT no. La differenza è tutta qui.

Se invece non hai capito il perchè della scelta, siamo in 2.

Il SMT permette di riempire in maggior misura le pipeline. Tanto più sono lunghe tanto più diventa conveniente implementarlo.
Come dicevo in precedenza il SMT non è una soluzione adeguata sempre. Praticamente gran parte dell'HW front-end è duplicato. Ma questo non dovrebbe essere il caso di bulldozer che ha pipeline da 20-22 stadi.

All'inverso il CMT proprio perchè replica tutta la sezione intera potrebbe essere implementata anche in cpu con pipeline cortissime. I dec Alpha ev7 che implementavano proprio il CMT avevano pipeline con soli 7 stadi. Quindi almeno sulla carta una cpu k10 ne avrebbe tratto maggior giovamento (o meglio non era neppure ipotizzabile l'hyperthreading, per esempio l'ev8 che implementava il SMT aveva pipeline da 18stadi).

Tuttavia se guardiamo bene, in bulldozer ci sono solo 2 alu per 1 thread contro le 3 di k10/Nehalem. Rispetto a k10, lo scheduler ha 40 ingressi contro 8. Questo sta a significare che bulldozer è in grado di estrarre un maggior parallelismo (dinamico) a livello di istruzione, anche se il throughput di picco compromette in parte le prestazioni.
Almeno in teoria, BD avrebbe sfruttato meglio di k10 la pipeline di elaborazione aggiuntiva. Probabilmente il costo in termini di consumi energetici non era tale da giustificarla.

STo divagando. La risposta alla domanda perchè non hanno usato il SMT anche a livello dei core INT, quando praticamente tutte le cpu con pipeline con molti stadi lo adottano?
Non è un segreto che BD è stato pianificato anche con la collaborazione del reparto gpu. Il CMT innalza, rispetto a qualsiasi altra soluzione (tranne ovviamente il CMP) le prestazioni a livello di thread, fondamentale per sfruttare a meglio la gpu. Questa è l'unica chiave di lettura che sono riuscito a trovare.

In realtà non si hanno poi tutti i torti quando si dice che è solo un quad-core:
PD ha il front-end del tutto paragonabile ad haswell con lo stesso numero di thread) e lo stesso numero di FPu.
L'unica cosa diversa tra Haswell e PD è che le ALU sono state sdoppiate e dedicate al ST. Anche se poi non c'è stata una reale duplicazione, ma quasi una sorta di divisione (per esempio per 2 thread ci sono 4 alu contro 3, solo il 33% in più). Se consideriamo il fatto che stiamo parlando di un architettura da 22 stadi contro 18, si può intuire che 4,5GHz per un deca-core (o 5 super-core) non era certo un risultato pretenzioso sui 32nm (in effetti non sarebbe neppure bastato per detronizzare l'i7 3960x)

@tuttodigitale
Complimenti per il tuo post... in poche righe e semplicemente, hai riassunto pregi e difetti di BD.
Proporrei di inserirlo nella pagina iniziale....

[isomen]

Si, veramente un gran bel post quello di tuttodigitale, é riuscito a far capire diverse cose anche a me... che nn ho conoscenze di base sull'argomento
e colgo l'occasione per ringraziarlo, visto che nn l'avevo ancora fatto.

ciauz

[feldvonmanstein]

Originariamente inviato da isomen

Si, veramente un gran bel post quello di tuttodigitale, é riuscito a far capire diverse cose anche a me... che nn ho conoscenze di base sull'argomento
e colgo l'occasione per ringraziarlo, visto che nn l'avevo ancora fatto.

ciauz

esatto, una cosa non l'ho capita xò, se il singolo clouster integer è identificabile come come un' unica alu, oppure in effetti è composta da 4 unità, (due unità di esecuzione e due unità di generazione indirizzi.) quindi 4 alu ?

[feldvonmanstein]

Originariamente inviato da gridracedriver

1 Int possiede 2 Alu, e quindi 4 Alu a modulo contro le 3 Alu a Core+HT di Intel

di fatto ha portato i 6 core di thuban a 8 core di BD con la metà delle FPU anche se Flex a 256bit (128+128 a seconda della virgola)
6*1.33=8(7.98) perdendo il 50% nelle fpu (flex 4 vs 6) che però recuperano terreno grazie alla diversa struttura, vedi sopra, e alla frequenza

adesso è più chiaro. spiega in parte lo scarso ipc delle unità INT. pensate se ne avesse avute 3 come k10; 6 vs 3 nel confronto modulo /core+ht avrebbe favorito l'approccio CMT rispetto al'SMT invece del sotanziale pareggio per compensazione.

[isomen]

A me stà andando in ebollizione la testa

ma secondo me il punto é... il cambio d'architettura verso una orientata all'IPC alto é un grosso passo avanti, perchè con l'aumento (o almeno il mantenimento) delle frequenze si avrà un cospicuo aumento di prestazioni, o é dovuto al fatto che il silicio su cui finirà nn permette neanche il mantenimento delle stesse e di conseguenza é inutile insistere con un'architettura orientata principalmente alle frequenze alte

ciauz

[isomen]

Originariamente inviato da gridracedriver

se il PP è adatto al HP, almeno i 3/3.5/4ghz li terrebbe bene a default, su TDP ottimali per high-end (95-125watt), a seconda dei core (4-6-8-10...) e dalla dimensione del Die; certo è che se il PP è adatto al LP, siamo ai livelli di Carrizo come frequenze e allora sarebbe tutto inutile

Il futuro é tutto in quel se... sul quale al momento nn mi sembra ci siano certezze

poi certo se zen avrà un IPC mostruoso, superiore a quello intel, possiamo rinunciare anche ad un po' di frequenza... ma questo, oltre che difficile, al momento é un altro punto interrogativo.

ciauz

[paolo.oliva2]

Io invece non ho mai capito una cosa:

Il core di BD (NON CONSIDERANDO IL CMT) sulla carta dovrebbe essere più potente del core Stars... perchè dovrebbe permettere più cose contemporaneamente. Quindi escludendo il CMT, come potrebbe/dovrebbe essere la disabilitazione di 1 core del modulo, si dovrebbe comunque avere un IPC UGUALE a quello del core Stars.
Invece lo ritroviamo più basso... e non dovrebbe essere per la lunghezza pipeline, perchè come abbiamo visto, da Zambesi a Steamroller passando per Piledriver, l'IPC è aumentato ma non sono state modificate le pipeline.

Questo non sono riuscito mai a capirlo, ma di per sè è importante in senso ludico, perchè l'IPC a monte è importante perchè poi con il CMT a valle l'incremento sarebbe dell'80% (considerando i 2 core).

Anche supponendo che l'architettura BD del core sia penalizzata dalla lunghezza delle pipeline, comunque lo studio IBM era un tutt'uno tra resa del core e frequenza silicio, quindi ipotizzando anche il raggiungimento dei 5GHz operativi contro mettiamo i 4GHz del core Stars, cambiare architettura e giustificare la spesa ha comunque un senso se si guadagna... quindi se quantificassimo che BD doveva viaggiare a +25% di frequenza sul core Stars, comunque in quel 25% si doveva avere un guadagno altrimenti tanto valeva rimanere su pipeline stile Stars.

Ed è questo che non torna... perchè disabilitando 1 core a modulo, si sarebbe dovuto avere un IPC simile al core Stars, o comunque il prodotto IPC/frequenza a tutto vantaggio di BD.
A memoria, invece, occorre un +20% di frequenza e disabilitando il CMT nel modulo, cosa che porta a circa 30%? Ma allora dove sta il guadagno?

P.S.
Io vado a memoria, ma mi sembra che a spannella i dati siano li...

[paolo.oliva2]

Originariamente inviato da isomen

Il futuro é tutto in quel se... sul quale al momento nn mi sembra ci siano certezze

poi certo se zen avrà un IPC mostruoso, superiore a quello intel, possiamo rinunciare anche ad un po' di frequenza... ma questo, oltre che difficile, al momento é un altro punto interrogativo.

ciauz

A me sembra remota la possibilità di un IPC superiore a quello Intel.

Cioè... da quello che ho capito, i set di istruzioni nuovi li fa Intel, ed AMD li integra o meno... a cui si aggiungono delle istruzioni più o meno proprietarie per ottimizzare il lavoro delle parti logiche... ma credo inciderebbero di un nulla.

Magari scrivo delle baggianate... ma faccio una ipotesi.
Intel tira fuori le AVX... e le sue unità logiche ne elaborano 1 ogni 2 secondi.
Per aumentare l'elaborazione, in teoria o si aumentano i cicli al secondo e/o si fa in modo che la parte logica sia più potente per lavorare su 2 cose contemporaneamente. AMD fa un tot di lavoro, ci spende un pacco di soldi e lo fa... Intel fa le AVX2 e AMD si trova in braghe di tela perchè dovrebbe rifare tutto...

Io sono ignorante in materia... ma i concorrenti di Intel non hanno fatto (o non possono fare) alternative profonde semplicemente perchè tutto si basa su licenze X86 di proprietà Intel... quindi la concorrenza da sempre ha cercato imitando Intel, di far lavorare meglio. Chi ricorda 8086/8088 a max 8MHz e i Nec a 10/16MHz? Chi ricorda gli 80286 a max 12MHz con la concorrenza arrivare a 16MHz? Idem 80386SX, per arrivare ai 486 X4 dove AMD li aveva spinti a 33MHz x 4....

In fin dei conti BD integra il CMT ed un approccio differente sulla lunghezza pipeline, ma nulla di sconvolgente lato X86. Forse potrebbe aumentare l'IPC semplicemente facendo un CMT differente... cioè raddoppiare i core senza condividerli... ma poi comunque dovrebbe fare i conti sul TDP ottenuto... ma tutto questo per me avrebbe valore zero perchè alla fine l'architettura può avere una ottimizzazione più o meno riuscita, ma ha un valore rasente allo zero considerando le possibilità offerte dal silicio.
La guerra, per me, è sul silicio... perchè tutto è condizionato dal TDP ottenuto, perchè a minor TDP e uguale potenza hai aperto il mercato mobile, a minor TDP a parità di transistor hai la potenza desktop e idem, nel server, hai più core.
AMD non può avere certezze sul silicio, quindi, per me, rimane VITALE comunque cercare di abbassare il TDP, che poi questo lo si ottenga aumentando l'IPC, potrebbe anche essere... ma io rimango dell'idea che difficilmente AMD potrà portare un X6 con più IPC a potenze uguali allo stesso che con il CMT comunque sarebbe X8.

[isomen]

Originariamente inviato da paolo.oliva2

A me sembra remota la possibilità di un IPC superiore a quello Intel.

Cioè... da quello che ho capito, i set di istruzioni nuovi li fa Intel, ed AMD li integra o meno... a cui si aggiungono delle istruzioni più o meno proprietarie per ottimizzare il lavoro delle parti logiche... ma credo inciderebbero di un nulla.

Magari scrivo delle baggianate... ma faccio una ipotesi.
Intel tira fuori le AVX... e le sue unità logiche ne elaborano 1 ogni 2 secondi.
Per aumentare l'elaborazione, in teoria o si aumentano i cicli al secondo e/o si fa in modo che la parte logica sia più potente per lavorare su 2 cose contemporaneamente. AMD fa un tot di lavoro, ci spende un pacco di soldi e lo fa... Intel fa le AVX2 e AMD si trova in braghe di tela perchè dovrebbe rifare tutto...

Io sono ignorante in materia... ma i concorrenti di Intel non hanno fatto (o non possono fare) alternative profonde semplicemente perchè tutto si basa su licenze X86 di proprietà Intel... quindi la concorrenza da sempre ha cercato imitando Intel, di far lavorare meglio. Chi ricorda 8086/8088 a max 8MHz e i Nec a 10/16MHz? Chi ricorda gli 80286 a max 12MHz con la concorrenza arrivare a 16MHz? Idem 80386SX, per arrivare ai 486 X4 dove AMD li aveva spinti a 33MHz x 4....

In fin dei conti BD integra il CMT ed un approccio differente sulla lunghezza pipeline, ma nulla di sconvolgente lato X86. Forse potrebbe aumentare l'IPC semplicemente facendo un CMT differente... cioè raddoppiare i core senza condividerli... ma poi comunque dovrebbe fare i conti sul TDP ottenuto... ma tutto questo per me avrebbe valore zero perchè alla fine l'architettura può avere una ottimizzazione più o meno riuscita, ma ha un valore rasente allo zero considerando le possibilità offerte dal silicio.
La guerra, per me, è sul silicio... perchè tutto è condizionato dal TDP ottenuto, perchè a minor TDP e uguale potenza hai aperto il mercato mobile, a minor TDP a parità di transistor hai la potenza desktop e idem, nel server, hai più core.
AMD non può avere certezze sul silicio, quindi, per me, rimane VITALE comunque cercare di abbassare il TDP, che poi questo lo si ottenga aumentando l'IPC, potrebbe anche essere... ma io rimango dell'idea che difficilmente AMD potrà portare un X6 con più IPC a potenze uguali allo stesso che con il CMT comunque sarebbe X8.

Superare l'IPC intel sembra improbabile anche a me, ma visto che potrebbe essere una soluzione l'ho scritta... perchè questa volta vedo la situazione nera, come te sono convinto che dipenderà tutto dal silicio... ma penso che con la certezza di un silicio adatto alle alte frequenze sarebbe stato logico continuare con il CMT e vedo il cambiamento come una quasi certezza di processo LP
dove un IPC alto servirà a compensare le frequenze basse e l'unico vantaggio sarà un abbassamento del TDP e dei consumi

riguardo il tuo post precedente:

sulla carta il core BD é superiore a quello stars, considerando che già zambezi avrebbe dovuto avere frequenza default sui 5ghz... cmq con un core a modulo l'ipc BD é molto vicino a quello stars, in cinebench 11.5 il 955 a 4,16ghz mi fa 4,53 mentre l'8350 a 4,8 con 2 moduli mi fa 4,07... ma alla stessa frequenza con 4m/4c mi fa 5,06 quindi se nn alla pari ha un IPC inferiore veramente di poco... però anche questa é una situazione che andrebbe superata, perchè se devo prendere un 8 core per usarlo come quad, l'orientamento verso l'MT va a putt...

ciauz

[paolo.oliva2]

Originariamente inviato da isomen

Superare l'IPC intel sembra improbabile anche a me, ma visto che potrebbe essere una soluzione l'ho scritta... perchè questa volta vedo la situazione nera, come te sono convinto che dipenderà tutto dal silicio... ma penso che con la certezza di un silicio adatto alle alte frequenze sarebbe stato logico continuare con il CMT e vedo il cambiamento come una quasi certezza di processo LP
dove un IPC alto servirà a compensare le frequenze basse e l'unico vantaggio sarà un abbassamento del TDP e dei consumi

riguardo il tuo post precedente:

sulla carta il core BD é superiore a quello stars, considerando che già zambezi avrebbe dovuto avere frequenza default sui 5ghz... cmq con un core a modulo l'ipc BD é molto vicino a quello stars, in cinebench 11.5 il 955 a 4,16ghz mi fa 4,53 mentre l'8350 a 4,8 con 2 moduli mi fa 4,07... ma alla stessa frequenza con 4m/4c mi fa 5,06 quindi se nn alla pari ha un IPC inferiore veramente di poco... però anche questa é una situazione che andrebbe superata, perchè se devo prendere un 8 core per usarlo come quad, l'orientamento verso l'MT va a putt...

ciauz

Io non è che avevo postato contro te sull'IPC, anche perché. Per me AMD sta andando su più fronti ma,non riesco a credere possibile un intervento profondo sui corre, mentre potrei immaginare un qualche cosa per portare un modulo a X4 da X2, magari facendo in modo che possa lavorare in ST senza cali dal CMT.
Quello che vorrei dire é. Che forse si potrebbe realizzare un modulo X4 forse con 4MB di L2 ma che potrebbe funzionare meglio senza necessitare di L3.
A questo proposito... tempo fa si parlava di un X16.. forse Zen.. ma non è strano che si parlasse di aumento corre senza ancora alternative al 28nm? Cioè... ipotizzare un X16 nativo con L3 bisogna per forza avere una miniaturizzazione spinta, mentre ipotizzato senza L3 e risparmiando qualche cosa nel super-modulo X4 anziche 1+1 classico... anche il 32nm lo permetterebbe... perchè. Il TDP lo puoi contenere agendo sulla frequenza, mentre la possibilità. Commerciale la si potrebbe ottenere dal risparmio L3.