[Thread Ufficiale V4.0] AMD K10 Phenom2/Athlon2: L'era dei 45nm AMD!

[bjt2]

Originariamente inviato da Thunderx

scusa paolo ma se amd davvero con i 950 adeguasse i tempi di latenza della cache l2 ed l3(a proposito, cosa dovrebbero modificare fisicamente nella cpu?) non pensi che poi queste migliorie potrebbero essere estese anche al 920 940 910 etc?
Non penso che amd decida scientemente di buttare in commercio phenom di serie a e b

Le modifiche da fare dovrebbero essere ingrossare i transistors degli stadi di uscita delle pipeline per poter erogare più corrente e caricare più velocemente le capacità parassite. Questo si riflette a cascata sugli stadi precedenti, perchè transistor più grosso vuol dire gate più grosso e capacità di gate maggiore. Ma la capacità di linea dovrebbe essere preponderante, quindi forse gli stadi precedenti non dovrebbero soffrirne...

EDIT: purtroppo ciò riguarda tutti gli stadi... Se fosse solo la cache basterebbe aumentare la latenza. Ci vuole comunque un nuovo step. Non è escluso che AMD faccia solo questo, se le pipeline sono molto più veloci della cache. Però riprogettando anche le pipeline si può salire ancora di più...

[Thunderx]

Originariamente inviato da bjt2

Le modifiche da fare dovrebbero essere ingrossare i transistors degli stadi di uscita delle pipeline per poter erogare più corrente e caricare più velocemente le capacità parassite. Questo si riflette a cascata sugli stadi precedenti, perchè transistor più grosso vuol dire gate più grosso e capacità di gate maggiore. Ma la capacità di linea dovrebbe essere preponderante, quindi forse gli stadi precedenti non dovrebbero soffrirne...

EDIT: purtroppo ciò riguarda tutti gli stadi... Se fosse solo la cache basterebbe aumentare la latenza. Ci vuole comunque un nuovo step. Non è escluso che AMD faccia solo questo, se le pipeline sono molto più veloci della cache. Però riprogettando anche le pipeline si può salire ancora di più...

Bjt una domanda...da quello che mi ricordo dall'esame di el digitale la max frequenza raggiungibile da un dispositivo con flip flop ,porte logiche etc etc è limitata dal più grande tra alcuni tempi del dispositivo...C'entra qualcosa questo discorso con quello che facevamo prima secondo il cui diminuendo tale latenza si potrebbero raggiungere clock più elevati?
Proseguendo il ragionamento potremmo dire che la latenza della cache è il punto debole dei deneb?

[bjt2]

Originariamente inviato da Thunderx

Bjt una domanda...da quello che mi ricordo dall'esame di el digitale la max frequenza raggiungibile da un dispositivo con flip flop ,porte logiche etc etc è limitata dal più grande tra alcuni tempi del dispositivo...C'entra qualcosa questo discorso con quello che facevamo prima secondo il cui diminuendo tale latenza si potrebbero raggiungere clock più elevati?
Proseguendo il ragionamento potremmo dire che la latenza della cache è il punto debole dei deneb?

Diminuendo il tempo di propagazione degli stadi della pipeline, si può slaire di più. Se il fattore limitante sono le caches, allora si può aumentare la latenza delle caches in modo da dargli più tempo per esplicare il loro lavoro e poter dare clock più elevati al resto della circuiteria.
Se sono le caches il collo di bottiglia, si fa presto a fare un altro step con latenze più elevate, ma clock più elevato. Se sono gli stadi della pipeline il problema, si devono ritoccare i transistros...

[paolo.oliva2]

Originariamente inviato da Thunderx

scusa paolo ma se amd davvero con i 950 adeguasse i tempi di latenza della cache l2 ed l3(a proposito, cosa dovrebbero modificare fisicamente nella cpu?) non pensi che poi queste migliorie potrebbero essere estese anche al 920 940 910 etc?
Non penso che amd decida scientemente di buttare in commercio phenom di serie a e b

Si, si. Il discorso non è che AMD vende proci di serie a e di serie B. In fin dei conti un 920 è di serie B rispetto ad un 940...
Io penso che AMD ha in casa una grande quantità di proci con L3 difettosa, dei Deneb con cori non funzionanti, standard Vcore/clock con vcore più alti, ecc. E' impensabile (per me) che una produzione di proci di 6 mesi non abbia proci con questi problemi, come pure impensabile (sempre per me) che AMD li butti via... quindi supporrei che la serie base dei prossimi X3 siano "proci vecchi" della produzione AM2+ Shanghai. E' chiaro che quando questi finiranno, i prossi X3, X2 e X4 con clock bassi saranno della catena AM3 e con caratteristiche da AM3.
Non è una procedura da "fregatura"... è quello che in pratica succede da sempre e in special modo con la procedura SOI che migliora ad ogni infornata. Un procio prodotto 6 mesi fa C2, nel medesimo punto del wafer sarà "peggiore" dello stesso procio prodotti oggi nella medesima posizione del wafer.

[Thunderx]

Originariamente inviato da bjt2

Diminuendo il tempo di propagazione degli stadi della pipeline, si può slaire di più. Se il fattore limitante sono le caches, allora si può aumentare la latenza delle caches in modo da dargli più tempo per esplicare il loro lavoro e poter dare clock più elevati al resto della circuiteria.
Se sono le caches il collo di bottiglia, si fa presto a fare un altro step con latenze più elevate, ma clock più elevato. Se sono gli stadi della pipeline il problema, si devono ritoccare i transistros...

scusa ma forse non ho capito bene, se andassimo ad aumentare la latenza della cachenon ci sarebbe"una carenza di dati" da dare in pasto ad alu fpu etc.?

[Matte_487]

Scusate io sono in trepidante attesa del 925 ma fin'ora si è parlato solo dei due X3 e dell'810, non è che AMD fa qualche scherzetto?

[Thunderx]

Originariamente inviato da Matte_487

Scusate io sono in trepidante attesa del 925 ma fin'ora si è parlato solo dei due X3 e dell'810, non è che AMD fa qualche scherzetto?

no tranquillo basta aspettare

[maporca]

Originariamente inviato da paolo.oliva2

infatti dal Shanghai (settembre) all'AM3 (febbraio) sono trascori 6 mesi... ma per me gli AM3 REALI saranno il 950/955/960... quelli attuali sono per me gli AM2+ rimarcati AM3. AMD li deve buttare fuori per rispettare i tempi... in fin dei conti un procio venduto a 2,6GHz e inferire anche se AM2+ permette di arrivare a 4GHz... quindi direi che l'offerta è buona...

Scusa paolo .. ma non credo che possa esserlo !!
Se fossero degli shanghai rimarcati am3 non potrebbero avere il ctrl della ddr3
Lo shanghai ha solo il ctrl della ddr2.

Quindi tutti gli am3 che usciranno da adesso e che hanno la possibilita' di avere le ddr3 sono diversi dal 920 e 940 ( che infatti non hanno il ctrl ddr3 )
D'altro canto gli am3 hanno una linea apposita diversa da quella dello shanghai.

Semmai lo step e' sempre c2 ( adesso ) e piu' avanti sara' c3.

[bjt2]

Originariamente inviato da Thunderx

scusa ma forse non ho capito bene, se andassimo ad aumentare la latenza della cachenon ci sarebbe"una carenza di dati" da dare in pasto ad alu fpu etc.?

Si e no. Nel senso che l'esecuzione fuori ordine potrebbe riempire quei vuoti. Se non ci riesce, pazienza, le prestazioni sarebbero le stesse, perchè aumenti la latenza ma aumenti anche il clock per compensare. Se invece lo scheduler riesce a riempire i vuoti (come praticamente succede sempre... Bisogna vedere quanti vuoti in percentuale riesce a riempire) allora hai un guadagno in prestazioni. E' chiaro che sarebbe meglio se la cache fosse più veloce, perchè non ci sarebbero vuoti da riempire... Ma comunque vuoti da riempire ci sono sempre, perchè la cache ha una latenza non nulla...

[bjt2]

Originariamente inviato da maporca

Scusa paolo .. ma non credo che possa esserlo !!
Se fossero degli shanghai rimarcati am3 non potrebbero avere il ctrl della ddr3
Lo shanghai ha solo il ctrl della ddr2.

Quindi tutti gli am3 che usciranno da adesso e che hanno la possibilita' di avere le ddr3 sono diversi dal 920 e 940 ( che infatti non hanno il ctrl ddr3 )
D'altro canto gli am3 hanno una linea apposita diversa da quella dello shanghai.

Semmai lo step e' sempre c2 ( adesso ) e piu' avanti sara' c3.

I registri e le procedure per la DDR3 ci sono fin dallo step B2. Semplicemente le CPU non sono state collaudate per le DDR3. Il controller è universale, anche perchè il protocollo DDR3 è solo una estensione della DDR2.

[blackshard]

Originariamente inviato da Baio73

Vabbe'.... sono d'accordo in linea di principio generale, ma nel particolare Avira e' nelle prime posizioni in tutte le classifiche degli antivirus ed agli ultimi posti in tutte quelle del costo... e senza contare che e' quasi trasparente al SO, pesa pochissimo...
Ciao!
Baio

siamo OT, ma probabilmente quel software utilizza un qualche tipo di compressione/crittografazione dell'eseguibile utilizzata anche da qualche virus, per cui antivir lo riconosce come un virus, anche se non lo è. Non sono affatto rari i casi di questo tipo e non me ne preoccuperei troppo. In ogni caso anche per me avira resta il migliore.

[maporca]

Originariamente inviato da bjt2

I registri e le procedure per la DDR3 ci sono fin dallo step B2. Semplicemente le CPU non sono state collaudate per le DDR3. Il controller è universale, anche perchè il protocollo DDR3 è solo una estensione della DDR2.

Azz... ecco spiegato l'arcano...

quindi essendo il 925 un c2 e' probabile che sia un 920 rimarcato ?
e se si... perche' pero' con tdp piu' basso ?

e il futuro 945 ? il prossimo BE ? sara' allora c3 ? per essere ..un vero am3 ?
insomma.... vero am3 come dice paolo dico...
bisogna aspettare i c3 !?

[v3l3no]

Originariamente inviato da Skulz

Ah io pensavo invece che la frequenza calasse automaticamente quando su win il pc è poco sfruttato

io parlavo in fase di boot no dentro OS...

Originariamente inviato da gianni1879

Evitiamo questi OT eccessivi e inutili

mi scuso per l'eccessivo linguaggio...

[paolo.oliva2]

Originariamente inviato da maporca

Scusa paolo .. ma non credo che possa esserlo !!
Se fossero degli shanghai rimarcati am3 non potrebbero avere il ctrl della ddr3
Lo shanghai ha solo il ctrl della ddr2.

Quindi tutti gli am3 che usciranno da adesso e che hanno la possibilita' di avere le ddr3 sono diversi dal 920 e 940 ( che infatti non hanno il ctrl ddr3 )
D'altro canto gli am3 hanno una linea apposita diversa da quella dello shanghai.

Semmai lo step e' sempre c2 ( adesso ) e piu' avanti sara' c3.

Tu ti ricordi quelle voci in cui si diceva che nell'AM2+ in realtà l'MC delle DDR3 era presente? O che veniva bruciato o che veniva lasciato... Io comincio a credere a quella storia.

[Spitfire84]

Originariamente inviato da maporca

Azz... ecco spiegato l'arcano...

quindi essendo il 925 un c2 e' probabile che sia un 920 rimarcato ?
e se si... perche' pero' con tdp piu' basso ?

e il futuro 945 ? il prossimo BE ? sara' allora c3 ? per essere ..un vero am3 ?
insomma.... vero am3 come dice paolo dico...
bisogna aspettare i c3 !?

perchè il 920 e 940 appartengono alla prima "infornata" a 45 nm, mentre i nuovi 925, 910 e via dicendo appartengono alla seconda ed hanno un silicio più "raffinato" che permette di lavorare alle medesime frequenze dei primi ma con una tensione inferiore (e da questo ne deriva un consumo inferiore e conseguente riduzione di tdp).

per i successivi modelli bisognerà aspettare e vedere lo step utilizzato..se ci saranno consistenti modifiche interne si avrà un c3 (o d1, f2..chi lo sa..comunque uno step diverso), altrimenti saranno ancora c2 con un silicio probabilmente ancora migliore rispetto ai prossimi 925 e 910.

[Spitfire84]

Originariamente inviato da paolo.oliva2

Tu ti ricordi quelle voci in cui si diceva che nell'AM2+ in realtà l'MC delle DDR3 era presente? O che veniva bruciato o che veniva lasciato... Io comincio a credere a quella storia.

paolo, la possibilità del doppio MC è improbabile, per non dire impossibile. prima di tutto, perchè come ha detto bjt2, è possibile configurare l'MC semplicemente attraverso il bios; in secondo luogo perché la presenza di un doppio controller porterebbe ad un notevole spreco di area che porterebbe a costi maggiori (e ricavi minori per singola cpu) in fase produttiva.

[v3l3no]

Originariamente inviato da paolo.oliva2

Tu ti ricordi quelle voci in cui si diceva che nell'AM2+ in realtà l'MC delle DDR3 era presente? O che veniva bruciato o che veniva lasciato... Io comincio a credere a quella storia.

ma a quanto io ho capito, non sono due gli MC (per cui nn c'è ne uno bruciato/lasciato) è uno solo che gestisce le frequenza DDR2 e la DDR3 (DDR2+ chiamiamola avanzata) per cui il margine di frequenza supportato dall'MC integrato anche nei 9600 b2 era predisposto anke oltre la 1066, ma il punto è che i proci sono stati progettati per non fare gestire DDR3 (ovviamente anche cn mobo esenti da slot compatibili)...

ripilogando: MC PHENOM= 1 solo universale dallo step B2, abilitato alla gestione di frequenze oltre la 1066 solo dai proci AM3 che dovranno uscire a breve (in poi)...

[paolo.oliva2]

Originariamente inviato da maporca

Azz... ecco spiegato l'arcano...

quindi essendo il 925 un c2 e' probabile che sia un 920 rimarcato ?
e se si... perche' pero' con tdp piu' basso ?

e il futuro 945 ? il prossimo BE ? sara' allora c3 ? per essere ..un vero am3 ?
insomma.... vero am3 come dice paolo dico...
bisogna aspettare i c3 !?

Secondo me se compaiono proci a 3,1-3,2GHz ed anche più.... per me non sono AM2+ produzione Shanghai ma è proprio la catena desktop... allora per me potrebbero essere C3 diciamo.

Ma un ragionamento potrebbe essere che si sa che i 920 e 940 sono gli "scarti" della produzione Shanghai... lo sappiamo tutti. Non penso che AMD in questo momento stia riservano il massimo del trattamento silicio allo Shanghai e faccia un silicio più economico per il desktop. Io credo che in questo momento AMD il meglio che può fare lo fa, a prescindere dal costo. Allora... a me sembra "normale" che l'intenzione di AMD, al minimo, sia stata quella di portare il trattamento silicio della produzione Shanghai tale e uguale alla produzione desktop. Se i 3GHz del 940 sono in una posizione esterna rispetto agli Shanghai nel Wafer, mi sembra più che chiaro che lo stesso Wafer prodotto in catena desktop possa concedere nella parte centrale clock maggiori del 940 a parità di Vcore. Allora... se c'è una produzione AM3 già a volume, sti proci ci devono essere pure sul mercato... Mi sembra che già vedendo questo, si può capire se è una produzione AM3 o meno.

[maporca]

Originariamente inviato da Spitfire84

perchè il 920 e 940 appartengono alla prima "infornata" a 45 nm, mentre i nuovi 925, 910 e via dicendo appartengono alla seconda ed hanno un silicio più "raffinato" che permette di lavorare alle medesime frequenze dei primi ma con una tensione inferiore (e da questo ne deriva un consumo inferiore e conseguente riduzione di tdp).

eh ma... ok. messa cosi' e' come pensavo anche io.
Pero' se e' la seconda infornata diciamo.. allora non possono essere am2+ rimarcati come dice paolo....

sono cioe' effettivamente migliori degli shangai e dei 920 / 940.

poi in futuro avremo forse c3 e proci ancora migliori del 925 ...chesso' ..il 945 BE e poi ancora gli altri verso la fine dell'anno.

[maporca]

Originariamente inviato da paolo.oliva2

Secondo me se compaiono proci a 3,1-3,2GHz ed anche più.... per me non sono AM2+ produzione Shanghai ma è proprio la catena desktop... allora per me potrebbero essere C3 diciamo.

non credo paolo .. se sono migliori ( 3.1 3.2 ) appartengono alla prima infornata
dello shangai. Ma anche il 925 non puo' appartenerci dato che e' a 95 watt conto i 125watt del 920.

Ergo. dal 925 in poi sono effettivamente am3 della catena diversa dallo shanghai.

a meno che siano usciti degli shanghai nuovi a tdp basso ( e ne sono usciti di nuovo in effetti ) e il 925 rappresenti la versione di scarto di quelli....