[Thread Ufficiale V3.0] AMD K10 Phenom Quad/Triple/Dual Core

[bjt2]

Originariamente inviato da MonsterMash

Questo non è esatto. Il bug consiste in una possibile corruzione dei dati quando si scrive in memoria una linea parziale di cache. E' il workaround che per evitare corruzione dei dati e quindi deadlock disabilita la scrittura parziale delle linee di cache, e quindi introduce decrementi prestazionali.



Se fosse come dici tu, allora il ragionamento filerebbe perfettamente, e resterebbe solo da vedere di quanto calano le prestazioni a causa del workaround dei primi due bug. Ma onestamente non credo che le cose siano andate così, perchè se così fosse i primi test sui barcelona probabilmente avrebbero dovuto andare meglio degli ultimi (visto che nei primi, a settembre, non c'era il workaround, e negli ultimi invece si), ma presentare problemi di stabilità.
Io credo invece che tutti e tre i bug si presentino in condizioni difficilmente riproducibili, e che a tutt'oggi siano presenti a meno di non usare il bios patchato che hanno usato nell'ultima prova di techreport.
Ovviamente sarei felicissimo di essere smentito.

Ciao

I Barcelona sono usciti a settembre quando i bug erano già noti. Poichè nei server è imperativa la stabilità e quei due bugs se non corretti non la garantivano, io penso che i bios definitivi anche dei barcelona avevano quei workaround, non credi anche tu?

Originariamente inviato da capitan_crasy

Guarda che lo Step Ba del Barcelona è un autentico disastro e soffre di più Bug dello Step B2 del Phenom.
AMD ha smesso di produrre il Barcelona in volumi e li consegna solo su ordinazioni...

Lo step BA del barcelona ha solo due errata in più del B2 e neanche particolamente gravi. Tutti quei rumori a settembre, probabilmente erano per quei due bachi che sono ancora presenti nello step B2... Poi a metà novembre un'altra tegola: il bug 298. Phenom 2,4 GHz ritirato e Barcelona venduto solo a chi ne ha bisogno e non usa la virtualizzazione...

[bjt2]

Originariamente inviato da MonsterMash

Io credo che l'unico modo per venirne a capo sia chiedere (per chi ne ha la possibilità) ai produttori di schede madri se quei famosi primi due bug identificati già nel documento di settembre siano al momento corretti tramite bios oppure no. Ed in caso magari sapere anche quanto questa eventuale correzione impatti sulle performance...

Ciao

Il Corsini la settimana prossima va a Taiwan e ha detto che lo chiede...

[billuzzo]

Originariamente inviato da appleroof

in effetti...

direi parole dure, non seguo amd da vicino da quando mi sono cominciato ad interessare alle piattaforme intel (un paio di mesi) non sapevo che barcelona fosse addirittura così disastroso....

.....io mi chiedo perchè non aspettare un paio di mesi in più a lanciare k10, se queste erano le condizioni...mah!

Ripeto come in precedenza, Amd ha dovuto presentare le sue cpu ( a tutti i costi ) xchè nn poteva più subire la pressione di intel dopo 1 anno e mezzo e prolungare di piu il lancia , anche se all'interno di amd hanno fatto i calcoli sbagliati , cioe prima del lancio si sono accorti che la cpu e piu buggata del previsto praticamente e come se meta cpu funzionasse e l'altra meta no. Questa volta qualche ingegnere amd ci perde la testa , e sicuro.. e stato un floop e ora torneranno hai ripari con i k 8 come leggete dalle news 11 nuovi modelli veranno presentati. Cercheranno di allineare tutti i prezzi.

[Crystal1988]

Originariamente inviato da bjt2

I Barcelona sono usciti a settembre quando i bug erano già noti. Poichè nei server è imperativa la stabilità e quei due bugs se non corretti non la garantivano, io penso che i bios definitivi anche dei barcelona avevano quei workaround, non credi anche tu?



Lo step BA del barcelona ha solo due errata in più del B2 e neanche particolamente gravi. Tutti quei rumori a settembre, probabilmente erano per quei due bachi che sono ancora presenti nello step B2... Poi a metà novembre un'altra tegola: il bug 298. Phenom 2,4 GHz ritirato e Barcelona venduto solo a chi ne ha bisogno e non usa la virtualizzazione...

Aggiungiamo inoltre che i vari test utilizzati nei vari benchmark (anche quelli in anteprima) non eseguivano la combinazione di una serie di istruzioni ed altissimo carico capici di mandare in crash il pc... oltre al fatto che il BA contiene tutti quei bug e quindi per forza di cosa dovevano essere implementati.. perché nel caso di corruzione dati (quella può verificarsi senza chissà che combinazione) nei test ci sarebbero stati problemi... che non si sono mai presentati.

[bjt2]

Originariamente inviato da capitan_crasy

Guarda che lo Step Ba del Barcelona è un autentico disastro e soffre di più Bug dello Step B2 del Phenom.
AMD ha smesso di produrre il Barcelona in volumi e li consegna solo su ordinazioni...

Ecco i bachi del BA che non ci sono nel B2:

274 IDDIO Specification Exceeded During Power-Up Sequencing
Description
Processor current consumption may exceed the IDDIO maximum specified for C0/S0 operation during power-up sequencing.
Potential Effect on System
None expected if the VDDIO voltage regulator is sourced by a RUN (running) plane from the power supply during power-up sequencing. Otherwise, during power-up sequencing the VDDIO voltage regulator may shut down if IDDIO exceeds the platform budget or the power supply may shut down if
the SUS (suspend) rail current capacity is exceeded.
Suggested Workaround
Three options exist to ensure the VDDIO voltage regulator is sourced with sufficient current during processor power-up sequencing:
1. Enable the VDDIO voltage regulator after POWER_GOOD is asserted from the high-current (RUN) source rail.
2. Provide a path for a high-current (RUN) rail to source current to the VDDIO voltage regulator prior to POWER_GOOD assertion from the high-current (RUN) rail. This solution assumes the high-current (RUN) rail is enabled early enough relative to enabling the VDDIO voltage regulator.
3. Choose a power supply with increased capacity for the rail sourcing the VDDIO voltage regulator during power-up sequencing. The capacity required is system specific and should allocate 7 amps per processor in the power budget. The following is an example of a supply current capacity calculation assuming a 5 V suspend rail and 3 W rest of system power for a single-processor system. Other platform-specific factors such as power supply or regulator efficiencies should also be considered.
• Rest of system (non-processor) power = 3 W
• Processor power = 7 A/processor * 1 processor * 1.8 V = 12.6 W
• Source rail capacity = (rest of system power + processor power) / source rail voltage; (3 W + 12.6 W) / 5 V = 3.12 A
Fix Planned
Yes


Il fix non impatta le prestazioni: rende solo il boot un po' più complicato.


278 Incorrect Memory Controller Operation In Ganged Mode
Description
The DRAM controller 0 (DCT0) and DRAM controller 1 (DCT1) refresh counters may not be initialized to the same value using hardware controlled DRAM initialization when operating in ganged mode.
Potential Effect on System
Incorrect memory controller operation.
Suggested Workaround
BIOS should apply the following workaround prior to DRAM training when using hardwarecontrolled DRAM initialization and F2x110[4] (DctGangEn) is set to 1b.
1. Disable automatic refresh cycles by setting F2x08C[18] (DisAutoRefresh) to 1b.
2. Begin DRAM initialization by setting F2x090[0] to 1b.
3. Poll F2x090[0] until it reads 0b then wait at least 50 microseconds.
4. Enable automatic refresh cycles by clearing F2x08C[18] (DisAutoRefresh) to 0b.
5. Disable automatic refresh cycles by setting F2x08C[18] (DisAutoRefresh) to 1b.
6. Enable automatic refresh cycles by clearing F2x08C[18] (DisAutoRefresh) to 0b.
7. Begin DRAM training.
In addition, when resuming from S3, BIOS should apply the following workaround.
1. Disable automatic refresh cycles by setting F2x08C[18] (DisAutoRefresh) to 1b.
2. Initiate exit from self refresh by setting F2x090[1] to 1b.
3. Poll F2x090[1] until it reads 0b then wait at least 50 microseconds.
4. Enable automatic refresh cycles by clearing F2x08C[18] (DisAutoRefresh) to 0b.
5. Disable automatic refresh cycles by setting F2x08C[18] (DisAutoRefresh) to 1b.
6. Enable automatic refresh cycles by clearing F2x08C[18] (DisAutoRefresh) to 0b.
Fix Planned
Yes


Anche questo non impatta le prestazioni: rende più complicato il boot e il resume da standby, ma nulla di preoccupante



279 HyperTransport™ Link RTT and RON Specification Violations
Description
The RTT and RON specifications for the HyperTransport™ link may be violated on some processor revisions.
Potential Effect on System
These violations do not result in any other HyperTransport™ link electrical specification violations.
There are no known functional failures related to this problem.
Suggested Workaround
None required.
Fix Planned
Yes.



Questo errata non da particolari problemi...



Ciao.

[paolo.oliva2]

A me sembra incredibile tutta questa schiera di bug. Cioè.... non hanno fatto una nuova CPU, ma hanno potenziato un K8 con altri 3 core in parallelo steccandoci una cache L3... più le SSE4a e qualche istruzione in più, ed un aggiornamento alla gestione consumi in idle.
Ma porca vacca.....praticamente TUTTO quello che hanno modificato ha un bug...
Se la avessero fatto ex-nova che succedeva?

[F1R3BL4D3]

Originariamente inviato da paolo.oliva2

A me sembra incredibile tutta questa schiera di bug. Cioè.... non hanno fatto una nuova CPU, ma hanno potenziato un K8 con altri 3 core in parallelo steccandoci una cache L3... più le SSE4a e qualche istruzione in più, ed un aggiornamento alla gestione consumi in idle.
Ma porca vacca.....praticamente TUTTO quello che hanno modificato ha un bug...
Se la avessero fatto ex-nova che succedeva?

In realtà è la gravità di questi bug il problema (il numero è già relativo), ogni CPU ha dei bug, il problema è quando i bug sono tanti e gravi...

[MonsterMash]

Originariamente inviato da bjt2

Il Corsini la settimana prossima va a Taiwan e ha detto che lo chiede...

Speriamo che riuscirà ad ottenere risposte chiare e precise. cmq che invidia

[The3DProgrammer]

bjt ke è sta storia del bug sulla divisione intera?


ma c'è nella lista degli errata?

[fuocoz]

ragazzi ma quindi in pratica prima di prendersi una piattaforma spider bisogna aspettare lo step B3 e il SB700? entrambi a marzo?

[fuocoz]

Originariamente inviato da Ratatosk

Il SB700 non è determinante, alla fine tutti i produttori integrano porte addizionali :>

dall articolo di hw mi pare di aver capito cosi...

[paolo.oliva2]

Originariamente inviato da fuocoz

ragazzi ma quindi in pratica prima di prendersi una piattaforma spider bisogna aspettare lo step B3 e il SB700? entrambi a marzo?

Penso probabile che sia molto meglio. Facendo 2 conti... Intel calerà i prezzi, AMD rilascerà lo step B3 65nm, che dovrebbe essere più performante e forse costare meno di ora (per essere competitiva). La linea K8 potrebbe calare di prezzo... le mobo potrebbero essere alla release 1.1.... bios a posto... Mettiamoci il cuore in pace...

[capitan_crasy]

Originariamente inviato da bjt2

Ecco i bachi del BA che non ci sono nel B2:

274 IDDIO Specification Exceeded During Power-Up Sequencing
Description
Processor current consumption may exceed the IDDIO maximum specified for C0/S0 operation during power-up sequencing.
Potential Effect on System
None expected if the VDDIO voltage regulator is sourced by a RUN (running) plane from the power supply during power-up sequencing. Otherwise, during power-up sequencing the VDDIO voltage regulator may shut down if IDDIO exceeds the platform budget or the power supply may shut down if
the SUS (suspend) rail current capacity is exceeded.
Suggested Workaround
Three options exist to ensure the VDDIO voltage regulator is sourced with sufficient current during processor power-up sequencing:
1. Enable the VDDIO voltage regulator after POWER_GOOD is asserted from the high-current (RUN) source rail.
2. Provide a path for a high-current (RUN) rail to source current to the VDDIO voltage regulator prior to POWER_GOOD assertion from the high-current (RUN) rail. This solution assumes the high-current (RUN) rail is enabled early enough relative to enabling the VDDIO voltage regulator.
3. Choose a power supply with increased capacity for the rail sourcing the VDDIO voltage regulator during power-up sequencing. The capacity required is system specific and should allocate 7 amps per processor in the power budget. The following is an example of a supply current capacity calculation assuming a 5 V suspend rail and 3 W rest of system power for a single-processor system. Other platform-specific factors such as power supply or regulator efficiencies should also be considered.
• Rest of system (non-processor) power = 3 W
• Processor power = 7 A/processor * 1 processor * 1.8 V = 12.6 W
• Source rail capacity = (rest of system power + processor power) / source rail voltage; (3 W + 12.6 W) / 5 V = 3.12 A
Fix Planned
Yes


Il fix non impatta le prestazioni: rende solo il boot un po' più complicato.


278 Incorrect Memory Controller Operation In Ganged Mode
Description
The DRAM controller 0 (DCT0) and DRAM controller 1 (DCT1) refresh counters may not be initialized to the same value using hardware controlled DRAM initialization when operating in ganged mode.
Potential Effect on System
Incorrect memory controller operation.
Suggested Workaround
BIOS should apply the following workaround prior to DRAM training when using hardwarecontrolled DRAM initialization and F2x110[4] (DctGangEn) is set to 1b.
1. Disable automatic refresh cycles by setting F2x08C[18] (DisAutoRefresh) to 1b.
2. Begin DRAM initialization by setting F2x090[0] to 1b.
3. Poll F2x090[0] until it reads 0b then wait at least 50 microseconds.
4. Enable automatic refresh cycles by clearing F2x08C[18] (DisAutoRefresh) to 0b.
5. Disable automatic refresh cycles by setting F2x08C[18] (DisAutoRefresh) to 1b.
6. Enable automatic refresh cycles by clearing F2x08C[18] (DisAutoRefresh) to 0b.
7. Begin DRAM training.
In addition, when resuming from S3, BIOS should apply the following workaround.
1. Disable automatic refresh cycles by setting F2x08C[18] (DisAutoRefresh) to 1b.
2. Initiate exit from self refresh by setting F2x090[1] to 1b.
3. Poll F2x090[1] until it reads 0b then wait at least 50 microseconds.
4. Enable automatic refresh cycles by clearing F2x08C[18] (DisAutoRefresh) to 0b.
5. Disable automatic refresh cycles by setting F2x08C[18] (DisAutoRefresh) to 1b.
6. Enable automatic refresh cycles by clearing F2x08C[18] (DisAutoRefresh) to 0b.
Fix Planned
Yes


Anche questo non impatta le prestazioni: rende più complicato il boot e il resume da standby, ma nulla di preoccupante



279 HyperTransport™ Link RTT and RON Specification Violations
Description
The RTT and RON specifications for the HyperTransport™ link may be violated on some processor revisions.
Potential Effect on System
These violations do not result in any other HyperTransport™ link electrical specification violations.
There are no known functional failures related to this problem.
Suggested Workaround
None required.
Fix Planned
Yes.



Questo errata non da particolari problemi...



Ciao.

Grazie per il tuo contributo!
Tuttavia ES 2.50Ghz barcelona va decisamente meglio del BA e inoltre il problema dell HT si trasforma in un settaggio a 200Mhz di default ( risolto in parte con nuovi bios ) che per un sistema studiato per il MultiCPU è disastroso.
Non per ultimo era praticamente impossibile utilizzare il dual channel sugli attuali Opteron ( problema risolto in parte da alcuni bios ).
La cosa abbastanza grave era quando si acquistava CPU Barcelona + scheda mamma; AMD forniva un chip bios da cambiare prima di montare le CPU Opteron e quasi sempre erano Bios penosi...

[capitan_crasy]

Originariamente inviato da fuocoz

ragazzi ma quindi in pratica prima di prendersi una piattaforma spider bisogna aspettare lo step B3 e il SB700? entrambi a marzo?

SB 700 è previsto per gennaio, mentre il B3 si parla di fine febbraio/marzo.
Comunque SB700 aggiunge due porte SATA2 e l'attuale SB600 è un ottimo Southbridge che purtroppo è stato bistrattato ingiustamente...

[fuocoz]

Originariamente inviato da paolo.oliva2

Penso probabile che sia molto meglio. Facendo 2 conti... Intel calerà i prezzi, AMD rilascerà lo step B3 65nm, che dovrebbe essere più performante e forse costare meno di ora (per essere competitiva). La linea K8 potrebbe calare di prezzo... le mobo potrebbero essere alla release 1.1.... bios a posto... Mettiamoci il cuore in pace...

col nuovo step si alzano le frequenze,nn credo aumenti molto la performance media,,

[maporca]

Scusate .. noi qui a chiederci se il b3 va di piu' o va uguale ad adesso ma senza bugs di instabilita'...
ma se il bug 298 e' stato scoperto a novembre.. il B3 .. quando parte con la produzione ?? avevo letto ( spero male !!!!!) che dall'inizio della produzione
alla commercializzazione passano 6 mesi.
Tenuto conto delle difficolta' intrinseche di amd a livello produzione, tenuto conto che la produzione attuale ovvero quella fatta fin ora e' tutta buggata !!! e andra' in fumo ..amd ha stoppato le vendite del barcellona e i grandi clienti che avevano preso gli opteron mo che fanno ??? li daranno indietro ? per avere poi il B3 ????

Ora .. mi par di capire ( ma spero vivamente di sbagliarmi !!!) che non siamo
in una situazione di un B3 che esce su una cmq buona produzione che ha gia' soddisfatto molti clienti ( Ba B2 ..) e che quindi si aggiungera' a loro.

Qui in pratica c'e' il rischio che il B3 sia l'unico step buono e che amd parta in pratica da ZERO a fare la produzione !!!

Cioe' .. quello che voglio dire e' che uscira' anche il B3 e magari sara' una bomba, ma se amd deve far fronte DA ZERO o quasi a tutta la produzione per coprire tutto cio' che aveva fatto fino ad ora... siamo freschi !!! per vedere un B3 in italia bisognera' arrivare a natale 2008..tenuto presente ANCHE i 6 mesi di prima e di quando e' iniziata la produzione del B3.

e nel caso la piattaforma spider e' bella che fottuta visto che in quel periodo esce il nuovo intel.

Ecco perche' ho titolato il B3 potrebbe essere inutile ....

Per favore ..ditemi che mi sbaglio...

Aggiunta : ho visto che la previsione del B3 e' per fine feb/ marzo.
non cambia molto dal ragionamento che avevo fatto...se devono coprire la produzione
errata di prima ci vorra' un casino di tempo prima di trovare B3 utili nei negozi

[bjt2]

Originariamente inviato da The3DProgrammer

bjt ke è sta storia del bug sulla divisione intera?


ma c'è nella lista degli errata?

244 A DIV Instruction Followed Closely By Other Divide Instructions May Yield Incorrect Results
Description
A DIV instruction with a divisor less than 64 that is followed in close proximity by a DIV, IDIV, or AAM instruction may produce incorrect results.
Potential Effect on System
Possible data corruption.
Suggested Workaround
Contact your AMD representative for information on a BIOS update.
(NDR: ma che modo c'è di fixare questo bug? )
Fix Planned
Yes

[capitan_crasy]

Originariamente inviato da maporca

Scusate .. noi qui a chiederci se il b3 va di piu' o va uguale ad adesso ma senza bugs di instabilita'...
ma se il bug 298 e' stato scoperto a novembre.. il B3 .. quando parte con la produzione ?? avevo letto ( spero male !!!!!) che dall'inizio della produzione
alla commercializzazione passano 6 mesi.

AMD ha approvato lo step B2 a settembre e il Phenom è stato messo in commercio a meta novembre.
Lo step B3 molto probabilmente andrà in produzione a gennaio per essere disponibile sul mercato due mesi dopo.

Tenuto conto delle difficolta' intrinseche di amd a livello produzione, tenuto conto che la produzione attuale ovvero quella fatta fin ora e' tutta buggata !!! e andra' in fumo ..amd ha stoppato le vendite del barcellona e i grandi clienti che avevano preso gli opteron mo che fanno ??? li daranno indietro ? per avere poi il B3 ????

Chi ha oggi un Barcelona se lo tiene, la maggior parte delle macchine che montano il K10 Barcelona sono studiare per andare anni senza mai fermarsi quindi il problema non si pone...

Ora .. mi par di capire ( ma spero vivamente di sbagliarmi !!!) che non siamo
in una situazione di un B3 che esce su una cmq buona produzione che ha gia' soddisfatto molti clienti ( Ba B2 ..) e che quindi si aggiungera' a loro.

Non è chiaro questo tuo passaggio, ma il B3 porta solo benefici ( almeno spero )...

Qui in pratica c'e' il rischio che il B3 sia l'unico step buono e che amd parta in pratica da ZERO a fare la produzione !!!

Lo step B2 uscirà di produzione quando ci saranno volumi sufficienti di CPU B3...

Cioe' .. quello che voglio dire e' che uscira' anche il B3 e magari sara' una bomba, ma se amd deve far fronte DA ZERO o quasi a tutta la produzione per coprire tutto cio' che aveva fatto fino ad ora... siamo freschi !!!

Ma non vedo il problema, AMD è partita da Zero con il B2 e farà la stessa cosa con il B3, non è che butta via i suoi macchinari per produrre questo step...

per vedere un B3 in italia bisognera' arrivare a natale 2008..tenuto presente ANCHE i 6 mesi di prima e di quando e' iniziata la produzione del B3.

Tempo due/tre settimane dopo l'uscita ufficiale è li vedremo in Italia

Ecco perche' ho titolato il B3 potrebbe essere inutile ....

Per favore ..ditemi che mi sbaglio...

Aggiunta : ho visto che la previsione del B3 e' per fine feb/ marzo.
non cambia molto dal ragionamento che avevo fatto...se devono coprire la produzione
errata di prima ci vorra' un casino di tempo prima di trovare B3 utili nei negozi

Quindi secondo il tuo ragionamento gli attuali B2 gli vedremo in Italia ad Aprile 2008?
sei troppo pessimista...

[fuocoz]

amd fa il lifting al k8

http://www.tomshw.it/news.php?newsid=12255

[capitan_crasy]

Originariamente inviato da fuocoz

amd fa il lifting al k8

http://www.tomshw.it/news.php?newsid=12255

Siamo OT...