[Asm] Progettare una architettura di processore

[Z80Fan]

Salve a tutti!

Apro questo thread per discutere su una nuova architettura di processore, costruita partendo da zero, definendo il set di istruzioni, i registri, le modalità ecc...
Quando avremo deciso queste cose (o anche durante), possiamo implementare l'architettura usando l'ottimo simulatore Hades, così da poter far girare qualche programma che scriveremo.
Io ho già in mente qualche idea, tipo un' architettura RISC con 16 registri, ma con alcune istruzioni comode e tipiche di un CISC in modo da migliorare la densità del codice. Sono però indeciso sul formato delle istruzioni, se comprimerlo a 16 bit o lasciarlo largo a 32 bit e metterci più funzionalità.

Fatemi sapere cosa ne pensate, chiunque più dire la sua, anche se non è un esperto; siamo qui anche per imparare

[cdimauro]

Io da tempo sto meditando sui dettagli di un'ISA CRISP a 64 bit fortemente ispirata ai Motorola 68000, ma di realizzarne il circuito non se ne parla proprio: sarebbe troppo complesso come progetto.

I RISC, poi, non riesco a farmeli digerire.

[MaxArt]

Io mi iscrivo... non so quanto riuscirò a fare, più che altro vorrei imparare qualcosa

[Z80Fan]

Originariamente inviato da cdimauro

Io da tempo sto meditando sui dettagli di un'ISA CRISP a 64 bit fortemente ispirata ai Motorola 68000, ma di realizzarne il circuito non se ne parla proprio: sarebbe troppo complesso come progetto.

I RISC, poi, non riesco a farmeli digerire.

Bene, se hai voglia, sarei interessato a sentire quali specifiche hai pensato. Per il circuito, non bisogna farlo a livello di transistor, il simulatore ci mette a disposizione molti blocchi già pronti (come alu, registri, rom, ram...), quindi potrebbe essere un po' più semplice. Poi se è veramente così complesso, almeno avremo discusso su una possibile architettura, che è già interessante per se.

Originariamente inviato da MaxArt

Io mi iscrivo... non so quanto riuscirò a fare, più che altro vorrei imparare qualcosa

Ecco, questo è lo spirito

[cdimauro]

Originariamente inviato da Z80Fan

Bene, se hai voglia, sarei interessato a sentire quali specifiche hai pensato. Per il circuito, non bisogna farlo a livello di transistor, il simulatore ci mette a disposizione molti blocchi già pronti (come alu, registri, rom, ram...), quindi potrebbe essere un po' più semplice. Poi se è veramente così complesso, almeno avremo discusso su una possibile architettura, che è già interessante per se.

OK, riorganizzo le mie idee e mi metto a descrivere l'architettura interna e la tabella degli opcode con le istruzioni mappate.

Mi ci vorranno un po' di giorni, comunque.

[MaxArt]

Originariamente inviato da cdimauro

OK, riorganizzo le mie idee e mi metto a descrivere l'architettura interna e la tabella degli opcode con le istruzioni mappate.

In cosa consistono queste due operazioni?
So giusto cosa sono gli opcode.

[Z80Fan]

Originariamente inviato da cdimauro

OK, riorganizzo le mie idee e mi metto a descrivere l'architettura interna e la tabella degli opcode con le istruzioni mappate.

Mi ci vorranno un po' di giorni, comunque.

Prenditi pure tutto il tempo che vuoi, grazie della partecipazione

Originariamente inviato da MaxArt

In cosa consistono queste due operazioni?
So giusto cosa sono gli opcode.

Intende dire che deve definire quanti/quali registri, la loro larghezza, il datapath... , e poi descrivere le istruzioni, cioè il loro formato, i modi di indirizzamento ecc...

[ndakota]

Avendo studiato un'unica architettura(MIPS), non penso di poter fare molto. Qualsiasi cosa io dica, penso sarebbe influenzata da quell'unico, solo punto di vista.

[cdimauro]

E io che sono influenzato dal 68000, allora?

[Z80Fan]

Originariamente inviato da ndakota

Avendo studiato un'unica architettura(MIPS), non penso di poter fare molto. Qualsiasi cosa io dica, penso sarebbe influenzata da quell'unico, solo punto di vista.

Originariamente inviato da cdimauro

E io che sono influenzato dal 68000, allora?

Appunto, siamo qui per imparare, nessuno può conoscere tutti i processori esistenti, ognuno argomenta su quello che sa, e coglie l'occasione per imparare quello che non sa

[lupoxxx87]

un doppio array di registri a 32 bit, in modo da poter operare sui 64 non lo mettiamo in conto ?

secondo me tra 32 e 16, il 16 è più snello e leggero...ma se prendiamo in considerazione tutte e 3 le opzioni, un idea sulla struttura di un 64 io ce la butterei giù

[Z80Fan]

Originariamente inviato da lupoxxx87

un doppio array di registri a 32 bit, in modo da poter operare sui 64 non lo mettiamo in conto ?

secondo me tra 32 e 16, il 16 è più snello e leggero...ma se prendiamo in considerazione tutte e 3 le opzioni, un idea sulla struttura di un 64 io ce la butterei giù

Certo, si può fare tranquillamente: un vantaggio di quel simulatore è che si possono modificare i parametri di registri/alu/memorie in modo da avere qualsiasi larghezza di parola. La dimensione non è una complicazione, se vuoi possiamo anche farlo a 128 bit

[MaxArt]

Da crasso ignorante della materia, io mi pongo alcune domande. A partire proprio dai registri.
A volerla fare semplice, i registri altro non sono che delle aree di memoria ad accesso *estremamente* veloce (direi immediata). Quindi, anziché andare a definire singolarmente i registri, la mia idea era quella di definire direttamente un'area di memoria ad accesso estremamente veloce, e di indirizzarla con una serie di codici specifici.

Poniamo, che so, di avere un'area di 128 byte come "memoria di registro". Possiamo usarla come suddivisa in 16 registri a 64 bit, oppure 32 registri a 32 bit, oppure come 64 registri a 16 bit, o come 128 registri a 8 bit. O anche 8 registri a 128 bit...
Con 8 bit possiamo completamente indicare ogni singola porzione di memoria di quest'area. Ad esempio, per indicare un registro a 8 bit, lo indichiamo mettendo a 1 il bit 0 ed usando gli altri 7 per indicare quale dei 128 registri a 8 bit usiamo.
Per i registri a 16 bit, poniamo i bit 0 a 0 ed il bit 1 ad 1, usando gli altri 6 bit per indicare quale dei registri a 16 bit stiamo usando. E così via...

Esempio:
0011010 1 indica il registro a 8 bit numero 26 (offset 25 dell'area dei registri)
011000 10 indica il registro a 16 bit numero 24 (offset 47)
0110 1000 indica il registro a 64 bit numero 6 (offset 47, come sopra)

Pare una minchiata? O troppo complesso?

[cdimauro]

Mi sembra estremamente complicato, difficilmente implementabile e poco scalabile.

[MaxArt]

Puoi scendere più nel dettaglio? Altrimenti non capisco nulla...

La mia idea (che in realtà ho da quando ero un ragazzino che smanettava con l'assembly) è mutuata da quello che si fa con i registri AX, BX, CX e DX dell'x86, che vengono automaticamente suddivisi in due registri a 8 bit: AH, AL, poi BH e BL e così via.
Rendere più generale questo concetto è così complicato?

[cdimauro]

Richiede un decodificatore per recuperare dimensione e posizione del registro da utilizzare, e già questo è un grosso impedimento (tutt'altra cosa è chiedere: "voglio AH", oppure "voglio RAX"; si tratta di scelte "immediate" perché già "decodificate").

Inoltre, fatto questo, serve logica addizionale per selezionare e mascherare opportunamente le parti interessate.

[MaxArt]

Originariamente inviato da cdimauro

Richiede un decodificatore per recuperare dimensione e posizione del registro da utilizzare, e già questo è un grosso impedimento (tutt'altra cosa è chiedere: "voglio AH", oppure "voglio RAX"; si tratta di scelte "immediate" perché già "decodificate").

Ma a dire il vero anche queste sarebbero già "decodificate", solo che anziché una manciata di codifiche qui ce ne sono 256 (anzi, anche qualcuna di meno), ognuna già pronta con dimensione e posizione del registro.
Il mio discorso si riferiva al fatto che bastano 8 bit per indicare tutti i registri possibili.

[lupoxxx87]

provo a spiegare la mia idea sui registri 32/64 bit.
adesso provo ad esporre un esempio supponendo i registri a 4bit, che possono essere sdoppiati ad 8bit, per ovvie semplicità di calcolo.

supponiamo di avere un array di 8 registri, e immaginiamolo con la seguente struttura, a "doppia colonna":

riga0:     R0:  xxxx      R1:  xxxx
riga1:     R2:  xxxx      R3:  xxxx
riga2:     R4:  xxxx      R5:  xxxx
riga3:     R6:  xxxx      R7:  xxxx

• R0 lo riserviamo come consuetudine come accumulatore.
• R1 lo chiamiamo "registro di sdoppiamento", ed ogni bit del registro è un valore di verità riferito ad una delle righe della struttura a doppia colonna.
il bit più significativo se sarà 0 indicherà che la modalità "ad estensione di registri" è disattivata, 1 altrimenti;

se l'i-esimo bit è 1, i due registri della riga associata andranno letti in sequenza come un unico registro da 8 bit, se invece è 0 si potrà avere accesso ad entrambi i registri contententi valori a 4 bit.

con semplici (almeno in linea teorica) cambi di notazione si può risolvere il tutto con degli shift o degli or/xor sui bit dei registri.

se tutti i registri sono implementati come un unico array di bit, la lunghezza di due registri sequenziali o di uno solo ha complessità equivalente, e una richiesta su un determinato registro equivale solo ad operare su n bit (nell'esempio qui sopra 4) consecutivi a partire da un determinato bit, ben identificabile...



che dite ?!

[MaxArt]

Originariamente inviato da lupoxxx87

• R0 lo riserviamo come consuetudine come accumulatore.

Ecco, questa è una cosa che non ho mai ben capito dei processori, almeno quelli moderni. Cioè, dover attribuire per forza un "compito" specifico ai registri.
Come i vecchi AX, BX, CX e DX che erano "Accumulatore", "Base", "Contatore" e "Dati", in un modo che aiutava anche a ricordare il compito con le iniziali. Poi c'erano SI e DI, e ancora SP, BP, IP ed infine DS, ES, SS e CS. Tutti con compiti specifici, tanto che alcune istruzioni funzionavano con alcuni registri e con altri no. Mica si può fare MOV [AX],DS ...

Ma in fondo sono tutti registri a 16 bit! Né più né meno. Capisco che, un tempo, per semplificare la complessità del processore, fosse necessario operare in questi termini, ma oggi penso che si siano abbondantemente superate queste barriere.
Io vorrei "liberalizzare" questa filosofia, con la mia idea esposta di sopra.

se l'i-esimo bit è 1, i due registri della riga associata andranno letti in sequenza come un unico registro da 8 bit, se invece è 0 si potrà avere accesso ad entrambi i registri contententi valori a 4 bit.

E se il bit 0 di R1 è pari a 1 che succede?

[lupoxxx87]

Originariamente inviato da MaxArt

Ecco, questa è una cosa che non ho mai ben capito dei processori, almeno quelli moderni. Cioè, dover attribuire per forza un "compito" specifico ai registri.
....
Capisco che, un tempo, per semplificare la complessità del processore, fosse necessario operare in questi termini, ma oggi penso che si siano abbondantemente superate queste barriere.
Io vorrei "liberalizzare" questa filosofia, con la mia idea esposta di sopra.

E se il bit 0 di R1 è pari a 1 che succede?

se come bit 0 intendi il meno significativo, la risposta ce l'hai già. altrimenti...ce l'hai già lo stesso

• R1 lo chiamiamo "registro di sdoppiamento", .....
il bit più significativo se sarà 0 indicherà che la modalità "ad estensione di registri" è disattivata, 1 altrimenti;

il fatto di avere un registro fisso come accumulatore è più semplice, almeno a mio dire, da realizzare sul circuito del processore.

comunque, imho, è più divertente sperimentare nuove modifiche su tecnologie abbondantemente testate che ribaltare tutto senza avere nessuna base su cui appoggiarsi