Intel Developer Forum Spring 2008: Day 1

Pat Gelsinger ha effettuato una dimostrazione pubblica di quelle che saranno le prossime generazioni di processore della famiglia Xeon basate su architettura Nehalem. In occasione del precedente IDF, tenuto a San Francisco nel corso del mese di Settembre 2007, Intel aveva mostrato in funzione un sistema Nehalem sia a singolo e a due Socket, per un massimo di 4 e 8 processori fisici e rispettivamente 8 e 16 cpu logiche grazie alla tecnologia HyperThreading.

Nehalem è un'architettura altamente scalabile, con la quale Intel potrà fornire differenti versioni di processore da 2 a 8 Core, con quantitativi di cache variabili a seconda delle destinazioni di utilizzo. Quale comune denominatore troveremo la tecnologia QuickPath Interconnect, per interfacciare la cpu con i restanti componenti della scheda madre, oltre a memory controller integrato per moduli DDR3.

Due sono i sistemi utilizzati per la dimostrazione odierna: da un lato un cluster di due workstation grafiche collegate tra di loro per eseguire una simulazione di fluidodinamica, mettendo a disposizione nel complesso 32 core di processore grazie ai due processori Nehalem quad core montati in ciascun sistema.

Il secondo demo consiste sempre in un cluster, questa volta con un totale di 512 processori logici a disposizione del sistema: alla base 32 sistemi ciascuno con 2 Socket di processore Nehalem quad core. Intel non ha mostrato processori Nehalem con architettura a 8 core nativa in occasione di questa sessione dell'IDF, pertanto riteniamo questo avverrà solo in occasione della prossima sessione dell'IDF che si terrà in Agosto a San Francisco. Per poter andare oltre alla dimostrazione iniziale avvenuta nel corso del mese di Settembre 2007 Intel è stata di fatto costretta a mettere in cluster sistemi Nehalem quad core tra di loro, fornendo superiore potenza elaborativa ma non dando ulteriori dettagli architetturali su questi futuri processori.

Come già anticipato nel corso delle scorse settimane, Intel introdurrà nuove importanti estensioni alla prossima generazione di processori, nota con il nome in codice di Sandy Bridge e sviluppata con tecnologia produttiva a 32 nanometri. Il nome scelto è quello di Intel Advance Vector Extensions, o AVX: implementeranno estensione a 256bit dei vectors, oltre all'utilizzo di primitive sempre a 256bit per i dati e alla possibilità di eseguire sintassi dei comandi con 3 operandi di tipo non distruttivo. Alla base di queste nuove istruzioni la volontà di migliorare l'efficienza complessiva, fermo restando un ovvio incremento delle prestazioni velocistiche.