Le nuove tecnologie delle cpu Intel Nehalem

Nehalem è il nome in codice con il quale viene indicata la futura architettura di processore che Intel presenterà sul mercato nel corso del 2008, e che andrà a sostituire le cpu della famiglia Core 2 Duo e Core 2 Quad.

Intel ha presentato le soluzioni Core 2 Duo nel corso del mese di Luglio 2006, affiancandole a Novembre 2006 con quelle Core 2 Quad. A differenziare queste famiglie di processori solo il numero di core integrati, come il nome lascia del resto facilmente intendere. Entro la fine del 2007 Intel presenterà i nuovi processori della serie Penryn, caratterizzati dall'utilizzo di tecnologia produttiva a 45 nanometri e da varie innovazioni tecnologiche pur continuando ad essere basati sull'architettura introdotta da Intel con le soluzioni Core 2.

Di seguito le principali caratteristiche tecniche delle nuove cpu basate su Core Penryn, attese al debutto sia in versioni dual core che quad core:

• nuovo set di 47 istruzioni SSE4, specificamente rivolte alla velocizzazioni delle applicazioni multimediali, con super shuffle engine che riduce le latenze processando operazioni a 128bit in un solo ciclo di clock velocizzando alcune tipiche operazioni legate all'utilizzo delle istruzioni SSE;
• nuovo Divider Radix-16, che si rivelerà particolarmente utile nel velocizzare applicazioni di calcolo scientifico con le quali sono varie e numerose le elaborazione legate alle divisioni. Rispetto alle architetture Core 2 Duo è possibile processare 4 bytes per ciclo di clock contro 2; Intel ha inoltre implementato degli algoritmi di early-out che velocizzano alcune operazioni in virgola mobile diminuendo la latenza;
• supporto alle faster OS primitives;
• nuove ottimizzazioni di Penryn con virtualizzazione: velocizzate le modalità attraverso le quali il processore passa da una virtual all'altra, con incrementi prestazionali che variano dal 25% al 75% a seconda del tipo di applicazioni;
• cache L2 ampliate, di tipo associativo a 24 vie, in quantitativi di 6 Mbytes per processori Dual Core e 12 Mbytes per quelli Quad Core;
• split load cache enhancement, particolarmente utili nel momento in cui vi siano operazioni di load e di store seguite in sequenza dal sistema: il risultato è una migliore ottimizzazione del comportamento del memory controller;
• frequenze di bus più elevate, pari a 1.333 MHz quad pumped per le soluzioni Dual Core e Quad Core;
• nuova tecnologia deep power down per portare il processore nella più ridotta condizione di consumo qualora il carico di lavoro richiesto sia prossimo allo zero;
• varie ottimizzazioni alla tecnologia Dynamic Acceleration, che permette di portare un core a operare a frequenza superiore a quella di default quando vengono utilizzate applicazioni single threaded e i restanti core lasciati in idle ad attendere comandi;
• Super Shuffle Engine: possibilità di passare da 3 a 1 ciclo di clock nelle operazioni di spostamento dei bit all'interno di un registro a 128bit; è un genere di operazioni eseguito molto di frequente con software multimediali che quindi traggono notevole beneficio da questo nuovo engine. Da segnalare che il Super Shuffle Engine fornisce benefici anche senza dover utilizzare le nuove istruzioni SSE4.

Le cpu della famiglia Nehalem sono quelle che seguiranno le soluzioni Penryn, mantenendone presumibilmente il nome Core ma differenziandosi sensibilmente a livello architetturale; la tecnologia produttiva utilizzata darà quella a 45 nanometri presentata per la prima volta con le cpu Penryn, seguendo quindi l'approccio storico di Intel che prevede prima il passaggio ad una nuova tecnologia produttiva e in seguito l'adozione di una nuova architettura, con un divario indicativo di circa 1 anno tra questi passaggi.

Al momento attuale questi sono i dettagli architetturali delle cpu Nehalem che sono noti

• architettura di cache multilivello di tipo condiviso: rimane l'approccio già visto con le cpu Core 2 Duo e Core 2 Quad di una cache L2 unificata tra i vari core, ma dovrebbe essere ben più flessibile la dimensione della cache così da avere a disposizione differenti architetture di cpu per i vari segmenti di mercato;
• microarchitettura derivata da quella 4-issue delle cpu Core, ulteriormente evoluta ed ottimizzata;
• SMT, Simultaneous multi-threading: l'approccio di questa tecnologia è simile a quello delle soluzioni HyperThreading utilizzate dai processori Pentium 4 e Pentium D, nel senso che è possibile processare contemporaneamente un massimo di thread pari al doppio dei core di processore presenti nel sistema. Il principio di funzionamento non è stato ancora dettagliato da Intel, ma sarà ben differente soprattutto come efficienza complessiva rispetto a quanto visto con HyperThreading;
• gestione del consumo di funzionamento più sofisticata, così da ottimizzare il rapporto tra prestazioni velocistiche e contenimento del consumo oltre che dissipazione termica.
• tecnologia produttiva a 45 nanometri con Hi-K silicon: introdotta con le cpu Penryn, stando a quanto anticipato da Intel è con Nehalem che questa tecnologia verrà pienamente sfruttata in tutte le sue potenzialità.
• Intel QuickPath Interconnect: è questo il nome commerciale con il quale Intel indica la tecnologia CSI, Common System Interface; si tratta di un nuovo bus di comunicazione, adottato anche dalle future cpu Xeon e Itanium, che rappresenta, per molti versi, l'alternativa Intel a HyperTransport, standard di comunicazione utilizzato da AMD nelle proprie architetture Athlon 64 e Opteron. CSI permetterà al processore di comunicare direttamente con i vari altri componenti collegati alla scheda madre, beneficiando quindi di superiori bandwidth e di più ridotte latenze.

Negli scorsi mesi sono inoltre emerse informazioni sul memory controller delle cpu Nehalem, che sarà di tipo integrato. In alcune versioni di processore della serie Nehalem il memory controller potrebbe essere di tipo DDR3 a triplo canale, così da incrementare ulteriormente la bandwidth enza dover per questo rincorrere frequenze di funzionamento sempre più elevate della memoria. In particolare si prevede che la cpu Bloomfield, architettura quad core per sistemi server, dovrebbe integrare al proprio interno questa caratteristica.

Una configurazione di questo tipo, in abbinamento a memoria DDR3-1600, dovrebbe permettere di raggiungere una bandwidth massima teorica di 38,4 Gbytes al secondo. A titolo di confronto un sistema con memoria DDR2-800 e controller dual channel può avere a disposizione una bandwidth complessiva massima teorica pari a 10,2 Gbytes al secondo, mentre per uno con memoria DDR3-1333 e controller memoria dual channel la bandwidth massima è pari a circa 17,1 Gbytes al secondo.

E' ipotizzabile che nel corso dell'Intel Developer Forum Fall di San Francisco, previsto dal 18 al 20 Settembre, Intel possa anticipare ulteriori informazioni sull'architettura di questi processori.