Pentium 4 6x0 e 3,73 Ghz Extreme Edition

La principale differenza architetturale esistente tra le cpu Pentium 4 serie 5x0 e 6x0 è data dal quantitativo di cache L2, raddoppiato nelle nuove cpu rispetto al Mbyte originario. E' interessante verificare quale sia l'incidenza del Mbyte aggiuntivo di cache L2 sulle prestazioni velocistiche complessive, non solo analizzando i risultati di benchmark applicativi, ma anche con test sintetici.

Prescott 1Mbyte L2	Prescott 2 Mbytes L2

Osservando il Die delle due versioni di processore Pentium 4 con Core Prescott, si nota immediatamente il raddoppio della cache L2 e la superficie complessivamente cresciuta, passata da 112 a 135 millimetri quadrati.

Utilizzando il tool Cache Burst 32, scaricabile on line a questo indirizzo, è possibile analizzare la bandwidth in lettura della memoria, confrontando i valori ottenuti tra le due versioni di Core Prescott.

Si nota chiaramente come l'andamento dei due processori sia molto simile, con una discesa verso circa 6,4 Gbytes al secondo di bandwidth della memoria che avviene a 1 Mbyte di memoria nella cpu Pentium 4 5x0, proprio al termine della cache L2, mentre per la cpu Pentium 4 6x0 questo gradino è spostato in avanti sino al livello di 2 Mbytes. Le maggiori velocità si ottengono con entrambi i processori sui primi 16 Kbytes di dati, quelli che vengono interamente contenuti all'interno della cache L1 del processore.

Analizzando le latenze di accesso delle memorie cache L1 e L2, utilizzando un tool quale Sciencemark, si evidenzia una particolarità delle nuove cpu Pentium 4 6x0. Se per la cache L1 la latenza è pari a 4, identica a quella del modello Pentium 4 5x0, per la cache L2 il valore passa da 23 a 27 cicli di clock. Questo incremento ha ovviamente un impatto negativo sulle prestazioni, bilanciato dal raddoppio del quantitativo di cache L2 ma in alcuni casi non al punto da permettere di ottenere prestazioni velocistiche superiori. Per questo motivo, quindi, in alcuni ambiti applicativi i processori Pentium 4 5x0 sono più veloci di quelli serie 6x0 a parità di frequenza di clock, qualora l'applicazione utilizzata sia più sensibile alla latenza di accesso della cache L2 e in quantitativo di 1 Mbyte di cache L2 sufficiente a contenere i dati utilizzati dall'applicazione.