Hynix ratifica i chip DRAM da 54 nanometri
Hynix ha annunciato di aver ratificato i chip DDR2 da 54 nanometri realizzati tramite le procedure di Intel
di Andrea Bai pubblicata il 23 Novembre 2007, alle 09:13 nel canale MemorieIntel
Hynix Semiconductor ha annunciato di aver ratificato i chip di memoria DDR2 Dram da 1Gbit realizzati tramite processo produttivo a 54 nanometri tramite le specifiche e le procedure di Intel
L'impiego di tale processo produttivo consente a Hynix di realizzare un die di dimensioni del 40% inferiori rispetto ai prodotti realizzati a 60 nanometri, con il conseguente contenimento dei costi di produzione. L'architettura dei transistor prevede l'impiego della tecnologia W-DPG (tungsten-dual poly gate) per contenere i problemi di leakage e ridurre il consumo energetico complessivo.
Questo tipo di tecnologia sarà impiegata per la produzione in volumi di chip DDR2 e DDR3 da 1Gb e 2Gb all'inizio della seconda metà del prossimo anno. Secondo quanto dichiarato da Hynix la stessa tecnologia sarà utilizzata anche per la realizzazione di memorie ad uso grafico e per dispositivi mobile.
Secondo Hynix, inoltre, la domanda per questo tipo di prodotti è destinata a crescere in modo piuttosto considerevole nel corso dei prossimi mesi, motivo per il quale la compagnia ha in previsione un ampliamento delle linee produttive che coinvolgono i processi di classe 50 nanometri.
BOOX Note Air4 C è uno spettacolo: il tablet E Ink con Android per lettura e scrittura
Recensione Sony Xperia 1 VII: lo smartphone per gli appassionati di fotografia
Attenti a Poco F7: può essere il best buy del 2025. Recensione
DJI OSMO Mobile SE a 69€: il gimbal compatto che trasforma i video dello smartphone in riprese da pro
Scope elettriche da record su Amazon: due modelli potentissimi sotto i 120€, ecco perché piacciono così tanto
GTA 6 a 80 euro? Take-Two frena sul prezzo e punta tutto sul valore percepito
I 3 portatili più convenienti su Amazon: sono 2 tuttofare Lenovo e un HP Victus gaming con RTX 5060
AirPods Pro 2 a soli 199€: su Amazon anche AirPods 4 in sconto, ecco le differenze che contano
2 Smart TV 4K Hisense con doppio sconto su Amazon: sono OLED e QLED, 55" e 75", fateci un bel pensierino
Portatili Apple ai minimi: MacBook Pro con chip M4 a 1.648€ e Macbook Air 13 16GB7256GB, sempre M4, a 998€
Come mantenere Windows 10 sicuro dopo il 2025: tutto sul programma ESU
Finalmente è tornato su Amazon l'iPhone 16 128GB a 749€, in tutti i colori, ma ci sono anche i 16e e 16 Pro in offerta
Auto nuove? Per il 65% degli italiani sono troppo care, non dovrebbero costare oltre i 20.000 euro
Droni solari Airbus volano nella stratosfera grazie alle nuove batterie al silicio: test riusciti a oltre 20 km di quota
Colpo da 15 milioni di dollari: chi ha rubato un carico di prodotti AMD e Apple?
Elon Musk lancia l'allarme su GPT-5: 'OpenAI divorerà Microsoft'. Ma Nadella lo sfida con un sorriso
iPhone 17 Pro sarà più costoso, ma anche più conveniente
18 Commenti
Gli autori dei commenti, e non la redazione, sono responsabili dei contenuti da loro inseriti - info54nm è la dimensione media del gate di un transistor, il 40% è la riduzione del die. Sono cose diverse.
Il nuovo processo è da 50nm e l'efficienza produttiva è del 50% superiore alla precedente da 60nm grazie all'adozione di una nuova tecnologia di "transistor tridimensionali" e “W-DPG (Dual Poly Gate)”.
Fonte Hynix:
http://www.hynix.com/allnews/eng/pr...mp;SELECT_DATE=
Infatti ho detto 20%, altrimenti da 60->54 la riduzione lineare è del 10%
Il trucco sembra stia nel "tridimensionale" che nella news non è riportato.
Oooops
Ma il 20% da dove l'hai preso se non ci sono scritte le dimensioni del die prima e dopo?
Ma il 20% da dove l'hai preso se non ci sono scritte le dimensioni del die prima e dopo?
le dimensioni del die dipendono dalla tecnologia costruttiva
da 90 a 45 nanometri hai il dimezzamento della dimensione lineare del gate e conseguentemente il dimezzamento della dimensione lineare del die
ovviamente ridurre a metà il lato significa ridurre a un quarto la superficie
ergo, se tu prima hai una tecnologia costruttiva a 60 nm e poi passi a 54, ti basta fare il calcolo:
54^2 / 60^2 = 0.81
un die a 54 nanometri è quindi l'81% di un die a 60 nm, ergo circa il 20% in meno
il fatto che in realtà sia il 40% in meno è testimonianza, come già detto, che sono state adottate altre tecniche oltre alla solita miniaturizzazione dei gate
Veramente nell'articolo si parla di 2Gb non di 2GB.
Vuol dire che si riusciranno a produrre moduli da 4GB ddr2 e ddr3 molto economici anche se non credo più veloci.
da 90 a 45 nanometri hai il dimezzamento della dimensione lineare del gate e conseguentemente il dimezzamento della dimensione lineare del die
ovviamente ridurre a metà il lato significa ridurre a un quarto la superficie
ergo, se tu prima hai una tecnologia costruttiva a 60 nm e poi passi a 54, ti basta fare il calcolo:
54^2 / 60^2 = 0.81
un die a 54 nanometri è quindi l'81% di un die a 60 nm, ergo circa il 20% in meno
il fatto che in realtà sia il 40% in meno è testimonianza, come già detto, che sono state adottate altre tecniche oltre alla solita miniaturizzazione dei gate
*
Devi effettuare il login per poter commentare
Se non sei ancora registrato, puoi farlo attraverso questo form.
Se sei già registrato e loggato nel sito, puoi inserire il tuo commento.
Si tenga presente quanto letto nel regolamento, nel rispetto del "quieto vivere".