SSE5 per le cpu AMD con Core Bulldozer

AMD ha annunciato l'implementazione del set di istruzioni SSE5 a partire dal 2009, anno nel quale verranno rilasciati i primi prodotti dotati di Core noto con il nome in codice di Bulldozer, architettura innovativa destinata, secondo i piani di AMD, a venir utilizzata in varie implementazioni all'interno di prodotti che abbiano livelli di TDP variabili tra un minimo di 10 Watt ad un massimo di 100 Watt.

Bulldozer sarà progettato completamente da zero, a differenza di quanto avvenuto con Barcelona e Shanghai che rappresentano, per così dire, evoluzioni a piccoli passi dell'architettura K8. Bulldozer verrà utilizzato per processori destinati agli ambiti notebook, desktop e server.

Tra le novità più importanti: Bulldozer sarà compatibile esclusivamente con un nuovo tipo di socket, sarà caratterizzato da pipeline più lunghe rispetto a quelle di Barcelona e Shanghai e supporterà le memorie DDR3; il nuovo core, in virtù dell'adozione di un nuovo socket, non permetterà la retrocompatibilità con le infrastrutture esistenti attualmente. Il passaggio ad un nuovo socket è dettato dalla necessità di utilizzare la nuova versione dell'architettura Direct Connect e Hyper Transport 3.

Con il nome SSE5 viene indicata un'estensione del set di istruzioni SSE SIMD (Single Instruction Multiple Data), che va ad affiancarsi alle varie estensioni che sono state sviluppate nel corso degli anni e integrate nei processori sia Intel che AMD. Il set SSE4, ad esempio, verrà ufficialmente implementato all'interno dei processori Intel basati su architettura Penryn, attesi al debutto nel corso dell'autunno.

AMD implementerà, nelle cpu della famiglia Barcelona, le istruzioni SSE4a, un sottoinsieme delle istruzioni SSE4, al quale si affiancherà anche l'istruzione POPCNT; non è chiaro al momento attuale se le cpu della famiglia Bulldozer implementeranno anche le istruzioni SSE4, oppure adotteranno solo quelle SSE5 saltando del tutto le precedenti estensioni al set SSE.

Sul sito AMD dedicato agli sviluppatori sono disponibili, a questo indirizzo, ulteriori dettagli su questo nuovo set di istruzioni. Non è chiaro al momento attuale se Intel deciderà di seguire questa strada per le proprie future architetture di processore, o se deciderà di sviluppare differenti estensioni del set di istruzioni SSE attualmente disponibili.

Fonte: Beyond3d.