Samsung mostra la roadmap dei prossimi anni: nel 2020 il processo a 4 nanometri

Samsung mostra la roadmap dei prossimi anni: nel 2020 il processo a 4 nanometri

Il gigante coreano snocciola i piani di fonderia per i prossimi anni, con la volontà inoltre di istituire una divisione separata ed indipendente che si occupi delle attività di produzione dei semiconduttori

di pubblicata il , alle 17:01 nel canale Processori
Samsung
 

Samsung Electronics si sta preparando a riorganizzare la struttura societaria relativa al business dei semiconduttori, andando a separare l'unità che si occupa della produzione di chip in una nuova realtà e annunciando, al contempo, una roadmap sulle prossime tecnologie di processo. Il colosso coreano, in particolare, ha intenzione di ritagliarsi un posto di rilievo con i nodi di processo a 8nm, 7nm, 6nm, 4nm e 18nm FD-SOI nel corso dei prossimi anni.

La creazione di una divisione separata che gestisca queste attività va vista nell'ottica di offrire un sollievo alle preoccupazioni di alcuni clienti potenziali che magari sono in competizione con Samsung su altre categorie di mercato. Kelvin Low, senior director delle attività di fonderia, ha commentato a tal proposito: "Come parte del nostro impegno ad operare con serietà nel mondo delle fonderie, avvertiamo che sia meglio creare una organizzazione indipendente. Questo porterà a un minor conflitto di interessi, sebbene ad oggi non sia davvero un problema ma più una percezione da parte di alcuni clienti".

"La natura ubiquitaria dei dispositivi connessi segna l'inizio della prossima rivoluzione industriale. Per competere con successo nello scenario odierno, i nostri clienti hanno bisogno di un partner di fonderia con una roadmap completa ai nodi di processo avanzati per raggiungere i loro obiettivi di business" ha commentato Jong Shik Yook, Executive Vice President del Foundy Business per Samsung Electronics.

La roadmap annunciata da Samsung in occasione del Samsung Foundry Forum, in realtà, non è particolarmente pecisa ma è comunque utile per capire come intenda muoversi la fonderia coreana nei prossimi anni. Si parte dal processo 8LPP, che Samsung afferma essere quello in grado di offrire i più competitivi benefici di scalabilità prima del passaggio alla litografia EUV. Grazie ai processi sviluppati e derivati dalla tecnologia a 10nm di Samsung, 8LPP offre inoltre benefici aggiuntivi per quanto riguarda prestazioni e densità di gate rispetto al processo precedente. Il nodo 8nm Low Power Plus sarà disponibile nel corso del 2017 in un periodo non meglio specificato.

7LPP sarà invece il primo processo a basarsi sulla litografia EUV. Samsung afferma di aver collaborato con ASML per lo sviluppo di una fonte EUV da 250W, raggiungendo un importante traguardo per portare questa tecnologia alla produzione di massa. Lo sviluppo della litografia EUV può spingere in avanti la legge di Moore, preparando il terreno per le generazioni di semiconduttori a singolo nanometro. Il processo 7nm Low Power Plus sarà disponibile nel corso del 2018.

A partire dal processo 7LPP con l'applicazione delle soluzioni Smart Scaling di Samsung si potrà procedere verso il processo 6LPP mentre si passerà al processo 5LPP, l'ultimo a basarsi sulla struttura FinFET, anticipando alcune innovazioni tecnologiche che saranno usate per il nodo successivo. Per questi due processi produttivi Samsung non ha definito una data, ma è verosimile si possa trattare del 2019. Arrivando al 2020 Samsung pianifica di poter avviare la produzione del nodo 4LPP che sarà il primo ad usare la nuova architettura che Samsung chiama MBCFET (Multi Bridge Channel FET), ovvero una struttura Gate All Around FET che fa uso di una struttura Nanosheet per superare le limitazioni fisiche poste dall'architettura FinFET.

Per tornare più vicini ai giorni nostri, invece, Samsung ha intenzione di avviare entro il quarto trimestre dell'anno un nuovo stabilimento dedicato alla produzione di semiconduttori con processo 18nm FD-SOI (Fully Depleted - Silicon on Insulator), destinato a processori per il mondo IoT e che verrà espanso anche a soluzioni RF ed eMRAM.

Resta aggiornato sulle ultime offerte

Ricevi comodamente via email le segnalazioni della redazione di Hardware Upgrade sui prodotti tecnologici in offerta più interessanti per te

Quando invii il modulo, controlla la tua inbox per confermare l'iscrizione

5 Commenti
Gli autori dei commenti, e non la redazione, sono responsabili dei contenuti da loro inseriti - info
buziobello26 Maggio 2017, 17:14 #1
4 nanometri equivalgono a sole due volte il raggio di un elica di DNA... Impressionante, il passo successivo (sempre che sia fisicamente possibile attuarlo) prevederà un cambio di unità di misura, passando alle centinaia di picometri...
Vash8826 Maggio 2017, 17:27 #2
Lessi tempo fa un articolo su come in realtà le dimensioni dei gate non siano più un parametro valido per determinare il processo produttivo. Come fanno quindi a scendere così velocemente quando ormai siamo vicini alla soglia fisica del processo di produzione? Semplicemente, inventando le etichette che vengono appiccicate ai processi produttivi. In realtà sono solo nomi commerciali ad avanzamenti nel processo produttivo che però non hanno un riscontro uno a uno all'atto pratico.
squalho26 Maggio 2017, 19:37 #3
Originariamente inviato da: buziobello
4 nanometri equivalgono a sole due volte il raggio di un elica di DNA... Impressionante, il passo successivo (sempre che sia fisicamente possibile attuarlo) prevederà un cambio di unità di misura, passando alle centinaia di picometri...


Attenzione! E` ormai da un po' di anni che i nomi dei processi produttivi hanno poco a che vedere con le dimensioni fisiche dei componenti dei transistor. Il nome "commerciale" assegnato al processo e` semplicemente diventato una cifra che diminuisce da una generazione a quella successiva del 30%, arrotondando. E` una pura cifra di marketing stabilita dalla ITRS.

Le dimensioni fisiche dei componenti sono un'altra cosa. Ad esempio, il processo in uso piu` recente e` quello a 10 nm che e` definito da ITRS come larghezza fisica del gate del transistor di 48 nm. Le varie fonderie poi riescono piu` o meno a raggiungere quel numero. Ad esempio, Intel lo fa da 54 nm, Samsung da 68 nm e TSMC da 64 nm.

https://en.wikipedia.org/wiki/Semic...ice_fabrication
buziobello26 Maggio 2017, 20:54 #4
Scusa ma se non vado errato si parlava di larghezza del gate anche per i processi produttivi precedenti all'attuale, o sbaglio?

E' chiaro che i 4 nm non possono essere le dimensioni del transistor, non credo esista neanche come prototipo un laser in grado di lavorare a dimensioni quasi subatomiche!
tuttodigitale26 Maggio 2017, 23:26 #5
Originariamente inviato da: squalho
Attenzione! E` ormai da un po' di anni che i nomi dei processi produttivi hanno poco a che vedere con le dimensioni fisiche dei componenti dei transistor. Il nome "commerciale" assegnato al processo e` semplicemente diventato una cifra che diminuisce da una generazione a quella successiva del 30%, arrotondando. E` una pura cifra di marketing stabilita dalla ITRS.

Le dimensioni fisiche dei componenti sono un'altra cosa. Ad esempio, il processo in uso piu` recente e` quello a 10 nm che e` definito da ITRS come larghezza fisica del gate del transistor di 48 nm. Le varie fonderie poi riescono piu` o meno a raggiungere quel numero. Ad esempio, Intel lo fa da 54 nm, Samsung da 68 nm e TSMC da 64 nm.

https://en.wikipedia.org/wiki/Semic...ice_fabrication

secondo me si fa confusione tra il gate length e il gate pitch...il primo rappresenta la dimensione del gate, la seconda il passo, ovvero la distanza tra due gate.
detto questo ci sono differenze tra la lunghezza di gate effettivo e quello stampato. Per i 16nm FINFET, questo è pari rispettivamente a 20/28nm, non a caso questo processo era conosciuto con il nome di 20nm FINFET.
Per i 7nm la lunghezza effettiva del gate sarà di 14-15nm.....

anni e anni fa, non c'era differenza tra il mezzo pitch e la lunghezza di gate, con lo sviluppo successivo gli sforzi in base al processo sono andati più verso la riduzione della dimensione del gate (da questa dipendono molte qualità del transistor) o verso la riduzione del pitch (per la maggior densità
ad esempio i 65nm Intel avevano una lunghezza del gate di appena 32nm, ma ben 105nm per half-pitch...

PS a conferma della confusione, i 48nm sono riferiti al gate-pitch.

Devi effettuare il login per poter commentare
Se non sei ancora registrato, puoi farlo attraverso questo form.
Se sei già registrato e loggato nel sito, puoi inserire il tuo commento.
Si tenga presente quanto letto nel regolamento, nel rispetto del "quieto vivere".

La discussione è consultabile anche qui, sul forum.
 
^