APECS: 730 milioni di euro per rendere l'Europa competitiva su chiplet e packaging avanzato

La linea pilota "Advanced Packaging and Heterogeneous Integration for Electronic Components and Systems" (APECS) punta a portare l'Europa nel futuro, sviluppando competenze e non solo legate ai chiplet e al packaging avanzato.

APECS, sostenuta da un finanziamento complessivo di 730 milioni di euro per 4,5 anni nell'ambito del CHIPS Act, coinvolge dieci partner di otto Paesi europei: Germania (Fraunhofer-Gesellschaft come coordinatore, FBH, IHP), Austria (TU Graz), Finlandia (VTT), Belgio (imec), Francia (CEA-Leti), Grecia (FORTH), Spagna (IMB-CNM, CSIC) e Portogallo (INL). APECS è coordinato dalla Fraunhofer-Gesellschaft e implementato dal Research Fab Microelectronics Germany (FMD).

Stranamente assente l'Italia, dove s'insedierà Silicon Box e operano realtà come STMicroelectornics o MEMC. "Questa linea pilota affronterà le sfide critiche della microelettronica, consentendo lo sviluppo di soluzioni di nuova generazione che migliorano le prestazioni, la scalabilità e la sostenibilità in una serie di applicazioni", recita una nota stampa.

L'attenzione sui chiplet faciliterà la creazione di sistemi eterogenei robusti e affidabili, aumentando in modo significativo la capacità di innovazione dell'industria europea dei semiconduttori.

"APECS", recita il comunicato stampa, "sarà accessibile a un'ampia gamma di soggetti interessati, tra cui università, RTO, PMI e aziende industriali in tutta l'UE, oltre che a Paesi che condividono le stesse idee. Collegando la ricerca orientata alle applicazioni con innovazioni all'avanguardia nell'integrazione eterogenea, APECS migliorerà la capacità di innovazione dell'Europa nel campo dei semiconduttori e rafforzerà la sua posizione nel mercato globale".

L'obietto dell'UE con il CHIPS Act (un pacchetto di azioni da 43 miliardi di euro) è quello di tornare al 20% della produzione mondiale di semiconduttori entro il 2030.

Da un comunicato del Fraunhofer Institute emerge che il focus di questa operazione riguarderà progetti basati su core RISC-V, l'architettura open source sempre più matura e diffusa.