QBM Alliance, accolti due nuovi membri

[Redazione di Hardware Upg]

Link alla notizia: http://news.hwupgrade.it/7916.html

ATP Electronics e Tanisys Technology entrano a far parte dell'alleanza Quad Band Memory

Click sul link per visualizzare la notizia.

[cacchione]

non ho capito una cosa: dal testo sembra che questa una tecnologia permetta, a motherboard che la supportino, di far funzionare comuni moduli ddr al doppio della propria frequenza senza che questi siano specificatamente progettati (si potranno usare le stesse drr che si trovano in commercio oggi). è proprio così ? oppure, come sembra più loggico, usciranno dei moduli qdr che andranno su mb con chipset che le supporta?

[Gyxx]

Altra domanda : ma non è possibile applicare questa tecnologia ad un chipset x AMD ??? C'è forse un problema di conversione di protocolli, il bus EV6 farebbe da collo di bottiglia o c'è un problema di accordi e licenze ???


Ciao ciao Gyxx

[cacchione]

gyxx: più che altro credo che le cpu amd, di cui appena ora hanno introdotto modelli con bus a 333 mhz, non ne traerebbero grosso vantaggio. certo, bisogna vedere quando la tecnologia qdr sarà sul mercato.

[KVL]

Credo che le QBM come tecnologia in se' portino ad una sfasatura del segnale di 90°, permettendo così di raddoppiare la BW, ALMENO CREDO...

[Demetrius]

Originariamente inviato da cacchione
[b]non ho capito una cosa: dal testo sembra che questa una tecnologia permetta, a motherboard che la supportino, di far funzionare comuni moduli ddr al doppio della propria frequenza senza che questi siano specificatamente progettati (si potranno usare le stesse drr che si trovano in commercio oggi). è proprio così ? oppure, come sembra più loggico, usciranno dei moduli qdr che andranno su mb con chipset che le supporta?

Lo slot delle QBM sarà identico a quello delle DDR, cambia però il loro funzionamento.
Sono dei moduli diversi rispetto alle DDR, le QBM hanno gli stessi chip di memoria delle DDR, ma in più hanno dei piccoli chip che sfasano il segnale, permettendo di trasferire fino a 4 bit per ciclo di clock.

[sinadex]

non mi è perfettamente chiara sta cosa...
con le sdr un bit veniva trasmesso (per esempio, non lo so con esattezza) in concomitanza con il solo fronte di salita del segnale di clock. (1 bit per ciclo)
con le ddr si sfruttavano sia i fronti di salita che quelli di discesa trasmettendo così 2 bit alla volta. (2 bit per ciclo)
con le qdm si trasmette durante i fronti di salita, durante quello di discesa e durante la cresta e il "fondo" dell'onda del segnale di clock. totale 4 bit per ciclo
ditemi se ci ho azzeccato o se ho cannato clamorosamente...

[Frankino]

2 click differenti sfasati di 90° ed i dati vengono trasmessi ad ogni impulso (2)

[Frankino]

click = clock

[Demetrius]

il clock è sempre lo stesso, poi ci sono dei piccoli chip che sfasano il segnale, e lo mandano sfasato ai diversi chip di cui il modulo è composto.

[alex 4.8]

Se il segnale di clock è sfasato di 90° assomigliano molto alle DDR-II speriamo in una valoce diffusione di queste memorie

[alex 4.8]

valoce = veloce

[Demetrius]

a dire la verità le DDR-II funzionano esattamente come le DDR-I, con qualche piccola modifica, per permettere di salire di più in frequenza

[^TiGeRShArK^]

infatti pure io ricordo la stessa cosa....