Funzioni logiche di N/P MOS e CMOS: chi mi spiega

[Darker]

Ciao ragazzi.

Sarò un ciuco io, ma sebbene mi è chiaro il procedimento di progettazione di una porta (N)AND/OR in logica MOS/CMOS, non mi è chiaro come si progetta una cascata di porte.

Per essere più chiari, come si realizza ad esempio una roba tipo: A·B + C·D ?

Grazie

[hibone]

Originariamente inviato da Darker

Ciao ragazzi.

Sarò un ciuco io, ma sebbene mi è chiaro il procedimento di progettazione di una porta (N)AND/OR in logica MOS/CMOS, non mi è chiaro come si progetta una cascata di porte.

Per essere più chiari, come si realizza ad esempio una roba tipo: A·B + C·D ?

Grazie

intendi a livello di hw sul silicio oppure vuoi sapere come si passa dall'espressione che hai scritto alla rappresentazione grafica della rete logica tipo questa?

[negator136]

Originariamente inviato da Darker

Ciao ragazzi.

Sarò un ciuco io, ma sebbene mi è chiaro il procedimento di progettazione di una porta (N)AND/OR in logica MOS/CMOS, non mi è chiaro come si progetta una cascata di porte.

Per essere più chiari, come si realizza ad esempio una roba tipo: A·B + C·D ?

Grazie

ti è chiaro almeno come si realizza (e sopratutto perchè si realizza così) un inverter, cioè la funzione logica che ti restituisce il valore logico opposto rispetto a quello in ingresso?

questo per intenderci: http://it.wikipedia.org/wiki/Immagine:CMOS_Inverter.svg

[Darker]

In effetti non sono stato chiaro, chiedo venia ^^

Non parlo di schemi, parlo proprio di porte logiche realizzare con transistor reali.

Per intenderci:

Queste sono una NOR e una NAND realizzate in tecnlogia CMOS.


Utilizzando questi circuiti, ed eventualmente degli inverter, come realizzo la funzione che ho scritto poco prima?

[hibone]

Originariamente inviato da Darker

In effetti non sono stato chiaro, chiedo venia ^^

Non parlo di schemi, parlo proprio di porte logiche realizzare con transistor reali.

Per intenderci:

Queste sono una NOR e una NAND realizzate in tecnlogia CMOS.


Utilizzando questi circuiti, ed eventualmente degli inverter, come realizzo la funzione che ho scritto poco prima?

sempre di schema si tratta...
solo che è di basso livello

le strade sono principalmente due
puoi, in modo pedissequo, applicare gli invertitori, ad ingressi e/o uscite, di nand e nor, trasformandole nei complementi and ed or, quindi avrai

una circuito and (chiamiamolo E) con le tensioni pari ad Va e Vb, un circuito and (chiamiamolo F) con le tensioni pari a Vc e Vd, e quindi le tensioni di uscita Ve e VF vengono applicate ad un circuito OR


in alternativa, come soluzione più "intelligente" occorre passare dall'espressione sopra scritta con and e or, all'espressione equivalente scritta in nand e nor, sfruttando l'algebra di bool, quindi si isolano i singoli operatori, poi per ciascuno di essi si applica una delle due porte in esame...

http://topserver.mi.infn.it/mies/lab...capitolo_4.pdf

[Darker]

Wow, eccezionale quel pdf

L'ho visto un po' e ammetto di avere serie difficoltà. Ora mi studio tutto meglio e vedo se ne vengo a capo, grazie mille ragazzi!

[Darker]

Credo di aver capito!
Quel PDF è davvero sensazionale!

Ho disegnato quel circuito che mi sono "assegnato", controllereste se è corretto?

Ecco il LINK

Grazie

[sasa83]

Originariamente inviato da Darker

Credo di aver capito!
Quel PDF è davvero sensazionale!

Ho disegnato quel circuito che mi sono "assegnato", controllereste se è corretto?

Ecco il LINK

Grazie

è sbagliato! l'AND da 1 in uscita quando uno e l'altro ingresso sono 1, quindi sia (a OR b) e (c OR d) devono essere 1, quindi ad esempio se avessi: b=d=1 e a=c=0 dovresti avere 1 in uscita ma dal circuito che hai tu viene 0, anzi in teoria ti verrebbe in alta impedenza
devi prima capire che la rete cmos è una rete invertente, la sintesi non può essere fatta così...non ho letto quel pdf, mi baso su quello che mi ricordo dai corsi di ele di base, perchè poi nei successivi l'approccio diventa un po' diverso e dipende dalle esigenze.
devi invertire prima di tutto l'uscita e poi nella sintesi del pull-down ad ogni or corrisponde un parallelo e all'and una serie di nmos, nel pull-up è l'opposto (usando poi i pmos). oppure puoi anche specchiare per risparmiare transistor nelle reti che lo permettono...

[Wilcomir]

comunque a disegnare sei davvero preciso

ciao!

[hibone]

Originariamente inviato da Darker

Credo di aver capito!
Quel PDF è davvero sensazionale!

Ho disegnato quel circuito che mi sono "assegnato", controllereste se è corretto?

Ecco il LINK

Grazie

scusami ma decisamente qualcosa non mi torna...

[Darker]

Uhm... allora non ho capito niente

Ora controllo e vedo di capire in funzione di quello che mi avete consigliato!

[hibone]

Originariamente inviato da Darker

Uhm... allora non ho capito niente

Ora controllo e vedo di capire in funzione di quello che mi avete consigliato!

nel disegno che hai postato mancano un'indicazione dell'uscita, e a quanto mi è parso di capire, la porta logica che esegue l'and tra i due or...

[negator136]

cerco di spiegartelo in maniera iper-intuitiva e semplificata...

parti dalla rete N (quella P viene di conseguenza):
- prendi la tabella delle verità della tua rete e identifica quando l'uscita logica è "0"
- se ad esempio hai A*B=0, allora metti due mos in serie (uno source a massa, l'altro con source sul drain di quello prima e drain in uscita): in questo modo quando entrambi gli ingressi A e B saranno "1", i mos saranno ben accesi e creerai un cammino a bassa impedenza tra uscita e massa, ovvero abbasserai il livello dell'uscita. in tutti gli altri casi i mos saranno spenti creando un circuito aperto tra uscita e massa (sarà la rete P ad alzare il segnale logico dell'uscita)
- se invece hai A+B=0, allora metti due mos in parallelo (endrambi i source a massa e i drain all'uscita): così sarà sufficiente che uno dei due ingressi sia "1" per accendere il gate e abbassare il livello dell'uscita.
- se hai (A+B)*C=0 allora metti due mos in parallelo (collegando i gate a A e B) e un terzo mos in serie a questi due, ovvero con il suo source all'uscita.

e così via... (A*B)+C=0 sarà la serie di di due mos (A e B) in parallelo a un terzo mos (C)... (A*B)+(C*D)=0 sara il parallelo di due serie (A e B da una parte e C e D dall'altra)

puoi trovare diverse soluzioni per ciascuna rete... ad esempio (A+B)*C equivale a A*C+B*C... ma in questo caso dovrai usare 4 transistori (una serie di due paralleli) invece che 3 (un transistore in serie a un parallelo).

la rete P si costruisce banalmente ricopiando la rete N sostiduendo ad ogni serie di transistore un parallelo degli stessi e viceversa. ovviamente funziona anche ricorsivamente: se hai una serie di paralleli di transistori N, allora la rete P sarà un parallelo di serie degli stessi transistori.

se quest'ultima parte non ti è chiara, cercherò di rispiegartela meglio... per ora è importante che cominci a capire come realizzare la parte N

[lowenz]

Il tuo nome dice tutto

Cmq certo si fa così, si fa rete che fa la funzione complementare e la si inverte

[Darker]

Originariamente inviato da negator136

CUT

Grazie!
Ho letto, e credo di aver capito ciò che hai scritto.
Nel tuo esempio, se ho A AND B, devo fare così.
Solo che quel circuito dovrebbe essere una NAND, non una AND. Se la AND si fa così, allora la NAND come si fa?

[sasa83]

Originariamente inviato da Darker

Grazie!
Ho letto, e credo di aver capito ciò che hai scritto.
Nel tuo esempio, se ho A AND B, devo fare così.
Solo che quel circuito dovrebbe essere una NAND, non una AND. Se la AND si fa così, allora la NAND come si fa?

aridaje ....quella è una nand, per avere l'and DEVI NEGARE L'USCITA!!!!!

[Darker]

Originariamente inviato da sasa83

aridaje ....quella è una nand, per avere l'and DEVI NEGARE L'USCITA!!!!!

Ah, è vero
Negator136 ha detto che se ho A*B =0 devo fare così... ma quella è una NAND, non una AND

Non mi maltrattare, sono niubbo ma tanto volenteroso!

[dupa]

se i ricord non mi ingannano, quando facevo algebra, se non sbaglio tutto si poteva ricondurre a due operatori logici di base, ipotizzo quindi che il trucco potrebbe esser ricordarsi quella faccenda applicandola alle porte logiche disponibili.. no?

[sasa83]

Originariamente inviato da Darker

Ah, è vero
Negator136 ha detto che se ho A*B =0 devo fare così... ma quella è una NAND, non una AND

Non mi maltrattare, sono niubbo ma tanto volenteroso!

no no, e chi ti maltratta!!??

Originariamente inviato da dupa

se i ricord non mi ingannano, quando facevo algebra, se non sbaglio tutto si poteva ricondurre a due operatori logici di base, ipotizzo quindi che il trucco potrebbe esser ricordarsi quella faccenda applicandola alle porte logiche disponibili.. no?

in teoria puoi fare una rete utilizzando solo porte nand, ma nella pratica non si fa mai....è uno spreco enorme di transistor.

[hibone]

Originariamente inviato da sasa83

in teoria puoi fare una rete utilizzando solo porte nand, ma nella pratica non si fa mai....è uno spreco enorme di transistor.

dillo alla intel e alle sue nand flash


(scherzo chiaramente..)