[Thread Ufficiale] AMD RYZEN AM5 ZEN4

[paolo.oliva2]

Originariamente inviato da Ubro92

... Ciò avrebbe pro e contro, pro perchè semplifica all'OEM la progettazione del sistema di dissipazione e compatta al massimo possibile il circuito, i contro sono la poca personalizzazione per l'OEM sul quantitativo di ram da impilare o l'uso di moduli più veloci quando disponibili, oltre alla riparabilità nel caso di moduli ram difettosi.

Io me ne sbatterei della riparazione... perchè se in periodo garanzia, non è un problema del cliente, se a garanzia scaduta, cioè dopo 2 anni, chiunque, se non costretto per prb budget, preferisce comprare nuovo anzichè riparare.
Io ho un 5700U portatile che dovrei sostituire la tastiera... se volessi ripararlo con pezzi originali, manco a pensarci, visto che ci vorrebbero almeno 50€ per la spedizione, + prezzo del componente + mano d'opera, penso non basterebbero 200€. Personalmente mi sono preso una tastiera/mouse WI-FI, ma è una soluzione per utilizzarlo in casa, non da portare fuori.
Diversamente non ci penserei manco 1 secondo, al posto di spendere 200€ per riparare un 5700U Zen2, ci aggiungerei alla grande altri 300€ per un Zen5 stesso livello base, più prestazione, monitor migliore, più memoria e 2 anni di garanzia nuova.
Comunque c'è da valutare anche che la soluzione LPDDR5X on CPU, costa comunque meno della soluzione LPDDR5X su mobo... quindi pagheresti comunque di più per una cosa che costerebbe meno riparare ma che tanto al 99% non riparerai mai se fuori garanzia.

[paolo.oliva2]

OCCT 13 fa anche i bench (oppure prima non l'avevo visto).



lo faccio e... porca vacca, perchè il mio va così piano?




Complimenti... 351W... +421MHz rispetto a me

[paolo.oliva2]

AMD spenderà 155 milioni di dollari in un nuovo centro di ricerca e sviluppo a Taiwan, il CEO Lisa Su lo annuncerà al Computex

Il Ministero degli Affari economici ha accolto con favore il piano, ma ha quattro requisiti rigorosi: AMD collabora con società di progettazione di circuiti integrati taiwanesi, i server AI sviluppati sono prodotti da fabbriche taiwanesi, introduce più del 20% di manodopera straniera in ricerca e sviluppo con dirigenti senior a Taiwan e la cooperazione con Università taiwanesi per nuovi talenti.

https://www-tweaktown-com.translate....t&_x_tr_pto=sc

[paolo.oliva2]

Ho trovato altre foto di Zen4C.

[ionet]

brutte notizie per zen5, pare che se ne parla(soltanto) per fine agosto all'hot chips
per la vendita al pubblico.. ormai non e' da escludere tra fine anno e inizi 2025 in contemporanea con arrow

https://wccftech.com/amd-next-gen-ze...nar-lake-cpus/

mi spiace per paolo
io al massimo volevo prendere qualcosa in saldo della vecchia gen

[paolo.oliva2]

Originariamente inviato da ionet

brutte notizie per zen5, pare che se ne parla(soltanto) per fine agosto all'hot chips
per la vendita al pubblico.. ormai non e' da escludere tra fine anno e inizi 2025 in contemporanea con arrow

https://wccftech.com/amd-next-gen-ze...nar-lake-cpus/

mi spiace per paolo
io al massimo volevo prendere qualcosa in saldo della vecchia gen

Lo strano è che in tutti i link che ho postato, si è cambiato da secondo semestre (1° luglio - 31 dicembre) a 3° trimestre... (1° luglio - 30 settembre).

La stanno ripostando in parecchi, comunque è interessante questa considerazione di Videocardz. Non riesco a copiare il testo, faccio uno screenshot.

https://videocardz.com/newz/amd-to-p...hot-chips-2024

Secondo me, non è una presentazione ma una discussione di approfondimento.
Come riporta il testo, Qualcomm parlerà dei suoi processori Snapdragon ma questi saranno già sul mercato, quindi non inquadro la cosa come una presentazione di un prodotto, ma un approfondimento del prodotto.

Nelle ultime 3 righe, a me pare di capire che queste presentazioni vengano rilasciate in seguito...

riporto sia la traduzione che il testo in inglese.





Anche perchè, a rifletterci, l'MI300X non è già stata presentata? Quindi a Hot Cip verrebbe ri-spiegato probabilmente con ulteriori approfondimenti... quindi (mio pensiero) sarebbe "compatibile" con una presentazione al Computex di Zen5 ed un approfondimento ad Hot Cip con Zen5 già in commercio (vedi Qualcomm).

Io non voglio difendere una tesi o un'altra... per me il fatto che AMD abbia rilasciato l'AGESA a supporto di Zen5 ad aprile, non ha senso per un prodotto che sarebbe disponibile dopo 5-6 mesi... (aprile-agosto = 5 mesi) perchè in generale si tratta di 2 mesi (vedi BIOS 8000G fine novembre e fine gennaio commercializzazione). Tra l'altro alcuni giorni fa è uscita una 2a release non più beta.

[MajesticSpinach]

Zen 5 verrà presentato al Computex.
La politica di AMD per Hotchips è di presentare i dettagli tecnici di architetture già rilasciate (come MI300X).

[mikael84]

Originariamente inviato da paolo.oliva2

Comunque a spanna il 4nm soluzione densa penso che sia un 25%/30% più denso del 5nm... l'N3E un +10%/15% c'è ulteriormente... andremmo tranquillamente al -40%... inoltre le soluzioni di impilazione ridurrebbero certamente la dimensione rispetto ad un'area 2D.
Non trovo una mazza in rete, in ogni caso i socket FP8 e FP11 mobile dovrebbero essere certamente più piccoli di un AM5, perchè hanno meno linee PCI e I/O, quindi diminuerebbe il numero di piedini sottostanti alla CPU/socket.

No, dipende dai vari rapporti CGP-CPP-2-3 fin (scarsa su TSMC). Questi valori possono essere moddati in base al progetto, per via di gate e celle nand.
Quelli che leggi sono rapporti logici, su formula bohr che non prevede il calcolo sram.
Zen4 e nvidia hopper, usano una densità media di 92,5mt x mm2/ 3fin, che è praticamente quella calcolata sui 7nm, tramite 57 di CGP.
nvidia (serie 4000) e zen4 dense arrivano a 121-125mt x mm2, usando CGP a 51 e altezza sram di 210nm.

Esiste una formula serie che bypassa la formula logica di bohr, ma qua entriamo nel complesso.
Navi31 RDNA3, arriva a superare i 150mt x mm2, tramite CGP e sram. Un mod utilizzato espressamente per la logica.

Il 4nm di zen, sta sui 130-140mt x mm2, quindi, circa 1,5 volte oltre zen4, ma inferiore a RDNA3 navi31.

Quindi è tutto dire.
Possiamo aspettarci che zen5 utilizzi i valori di CGP, sram per ottenere quei valori, quindi 1,5x la densità utilizzata da zen4.

Sui 3nm, l'iphone che li utilizza arriva a 186mt xmm2, un valore che è 2x quello utilizzato da zen4.

Lo so, è un casino da capire, ma i valori sbandierati lasciano il tempo che trovano.
Ciò che ancora manca ai 3nm sono gli HP, gli lvt sono scarsi, ma hanno densità di tutto rispetto.

Se nvidia poteva utilizzare una simile densità, anzichè monoliti da 800 ed over mm2, virava su transistor che permettevano di instradare un 2 x chip su 500mm2, abissalmente più conveniente.
Il problema tra 4nm e 5nm si vede a pari die, o quasi.


Sui core, è sempre un rapporto di cache/core, come l'immagine da te postata. Si potrebbe ibridare a 4+8 x 12 core, perdendo un pò di clock sui c core, questi si, restando sui 32mb di cache, ma non penso che AMD sia interessata a darti un singolo CCD così su desktop, alla fine ricicla tutto quanto fatto su epyc, come nvidia gira e rigira.