CES 2006 day 0, fra Playstation 3 e Vista

[fek]

A scorpionkk e darkquasar, complimenti per la chiarezza. Due post interessantissimi e pieni di informazioni.

[MadRat]

Originariamente inviato da cionci

MadRat: sei pregato di non cercare sempre la "rissa" come stai facendo ultimamente... Grazie

Ma quale rissa, su!! stavo palesemente scherzando. Non era mia intenzione offendere. (considerando anche il fatto che potrei trovare offensivo vedere che lui creda di dovermi spiegare simili banalita').

[darkquasar]

Originariamente inviato da danyroma80

se la play3 uscirà a settembre e quindi a dicembre in italia, non si potrà parlare di concorrente dell'xbox360, perchè in un anno chissà quante consol avrà già venduto microsoft che di conseguenza si troverà con un enorme vantaggio, senza considerare che quando uscirà la play3 l'xbox calerà immeditamente di prezzo e quindi la sony si troverà costretta ad abbassare i prezzi riducendo al minimo i guadagni mentre la microsoft avrà già goduto dei guadagni di un anno in regime di monopolio.

In tutto questo va ad aggiungersi anche la revolution che farà molta concorrenza alla play3 nel mercato giapponese.
Insomma, se fossi un dirigente sony continuerei con lo sviluppo della play3, la farei ancora piu' potente di quanto dovrebbe essere ora, ma a questo punto uscirei sul mercato nel 2008, quando l'attuale xbox360 sarà bella che superata.

mmmh... io ho 1 visione leggermente diversa...
Dunque, innanzitutto pare che Microsoft stia vendendo Xbox 360 sottocosto, quindi a venderla non ci guadagna un tubo, ma lo fa perché poi i guadagni veri si fanno con la vendita di vidogiochi, e siccome una generazione di console dura diversi anni, Microsoft, Sony e Nintendo cercheranno di vendere agli utenti il maggior numero di console possibili, perché poi i produttori di videogiochi, per vendere di più, sviluppano soprattutto per la console più diffusa. Quindi c'é concorrenza spietata fin da subito (e questo significa anche campagna pubblicitaria colossale).

Quindi Microsoft adesso come adesso si può dire che sia in vantaggio, perché é uscita molti mesi prima di quando uscirà la PS3, come dicevi anche tu prima...

Però la questione é un tantino complessa... innanzitutto molti utenti aspetteranno a comprare le console di nuova generazione quando i prezzi si abbasseranno, quando ci sarà già un discreto numero di giochi, e quando tutte e 3 le console saranno disponibili per poter scegliere...

Viceversa, i produttori di videogiochi tendono a spostarsi verso la console più diffusa, ma per fare previsioni consistenti é ancora presto... quindi per la maggior parte aspetteranno anche loro prima di muoversi...

Diciamo che per adesso la Microsoft é in vantaggio, ma sulla lunga distanza le carte in tavola potrebbero cambiare... perché poi quando tutte le console sono uscite, se una console ha qualcosa di speciale che piace alla gente e che le altre non hanno, poi va a ruba, anche se nessuno l'avrebbe previsto.. com'era successo con la prima PlayStation.

Inoltre può darsi che per una console escano dei videogiochi-must non disponibili sulle altre, per cui se le prestazioni delle console saranno simili, saranno questi videogiochi a fare la differenza (e di solito i videogiochi così si contano sulle dita di una mano, quindi il discorso vale anche per la console meno blasonata che inizialmente ha meno videogiochi).

Il discorso di buttare via il progetto PS3 e farne 1 altra x il 2008 IMHO non sta in piedi: ormai il progetto sarà praticamente finito, buttarlo via e rifarlo daccapo vuol dire buttar via un investimento di milioni e milioni, che invece potrebbe essere un successo... tu sei troppo pessimista!!

E anche se la PS3, come dici tu, sarà 1 flop perché esce "in ritardo" (ma secondo me ovvimente non sarà assolutamente così ) comunque facendola uscire la Sony ci guadagnerebbe 1 po'... ci smenerebbe sicuramente di meno che non a buttar via tutto...

Inoltre la console di Sony stando alle specifiche uscite fino ad ora, e 1 po' più potente della XBOX 360, e come sistema operativo usa linux, vuoi mettere ? Quindi anche la PS3 ha dei vantaggi dalla sua parte... secondo me avrà 1 gran successo...
(e poi la XBOX 360, in puro stile Microsoft, ha già cominciato ad avere dei problemi di crash improvvisi ... cattiva pubblicità...)

[MadRat]

Originariamente inviato da fek

No, diffondo corretta informazione. Oppure puoi mandare una mail a IBM e dirgli che stanno facendo degli strafalcioni e diffondono informazione errata
La mancanza di accesso diretto alla memoria centrale e' il discriminante qui, non c'e' nulla da spiegarmi. Una CPU e' in grado di accedere alla memoria centrale direttamente attraverso un'istruzione, non deve programmare espliticamente un DMA. Infatti IBM definisce l'SPE solo unita' vettoriali e non anche CPU e mi da' ragione su tutta la linea. Fattene una ragione.
Oppure mi mostri dove IBM definisce l'SPE una CPU e l'istruzione per accedere direttamente la memoria centrale. Oppure perseveri nello scrivere cose errate gia' dimostrate false al di la' di ogni ragionevole dubbio.

IBM non ha mai detto che uno SPE non sia un processore GP, non ha mai detto che questo non possa far girare un kernel. Non e' scritto da nessuna parte al mondo che serva per forza un'istruzione per accedere direttamente alla memoria per poterlo fare, per di piu' nel caspo in cui, programmando il DMA lo si possa fare ugualmente ed in modo assolutamente efficiente (se non piu' efficiente). Insisti su questa favoletta.

Ne dubito fortemente visto che eri convinto che le SPE accedessero direttamente alla memoria centrale.

Sei pregato di non diffamarmi gratuitamente, non ho mai detto né sostenuto una cazzata simile. Tu invece, non si sa per quale motivo, continui a parlare di accessi diretti alla memoria centrale, argomento tirato in ballo da te.
Sei pregato di mostrarmi dove io abbia detto una simile cosa. Altrimenti cambia disco.

Ti facilito il compito; questo e' quello che ho detto a Cionci pochi giorni fa:
"Sì, come ti e' stato detto, oltre all'averne uno a testa lo possono programmare (come puo' fare il la PPE), Il contenuto della ram (256KB) viene spostato dall'unita' DMA interessata e viene immesso lungo il bus di interconnessione (4 anelli a 16 bit monodirezionali, ma direzionati differentemente due a due, funzionanti, se ricordo bene, alla meta' della frequenza della CPU) collegante ogni SPE e PPE (dato che alcuni Cell avranno piu' PPE) presente nella CPU e permette anche di caricare dati dalla cache L2 della PPE.
Questo consente dunque sia un lavoro in singolo che parallelo (streaming)
Insomma, ogni SPE e' una CPU a se stante, che esegue (da solo o assieme ad altre unita':softwar cell) un'applicazione con segnale di start e stop proveniente dalla PPE. Gli SPE potrebbero accede anche alla memoria di eventuali altri Cell (e non e' un caso che vi siano 12bus a 8bit da 6,4GB/s l'uno per un totale di 76,8).
Dunque possono (teoricamente, ma seguito a sconsigliarlo ), far girare un Kernel (come gia' fanno)"

Ovviamente sei libero di ripescare anche altrove, in qualunque forum tu voglia sperare di trovare un mio simile errore.

Quindi secondo la tua fantasiosa teoria anche la GPU (Graphics Processing Unit) e' una CPU
Sei davvero molto approssimativo e superficiale.

Hai abboccato con tutte le scarpe, si dice dalle mie parti, volevo solo farti porre l'accento sulla plasticita' del concetto di processore, sul quale stai discutendo tanto.

Direi che non c'e' altro da aggiungere all'argomento e dopo aver dimostrato al di la' di ogni ragionevole dubbio il mio discorso, non rispondero' al tuo prossimo sicuramente polemico post.

Me ne faro' una ragione e mi auguro che avvenga anche per tutti quelli a venire.

[MadRat]

Originariamente inviato da Quelo76

MadRat
ti è stato fatto solo notare come il tuo esempio sull'Amiga fosse sbagliato, fattene una ragione e non cercare sempre di "prendere in giro" gli altri quando di correggono (giustamente).

Non era sbagliato (per le motivazioni gia' apportate, che se ritieni errate puoi contestare).
Comunque non sono stato io a porre l'Amiga come riferimento.

[scorpionkkk]

Originariamente inviato da darkquasar

- In sostanza, non aspettatevi che il processore Cell della PS3 sia più performante di quelli dei PC...

quoto tutto ma specialmente questo.

Invidiare il cell è come invidiare il tagliaerba del vicino perchè sul prato va a 100Km/h mentre la vostra Lamborghini sul prato slitta.

[MadRat]

@scorpionkkk

Ti sfugge il concetto di RISC e CISC. Uno SPE e' RISC perche' possiede un set di istruzioni ridotto ed e' molto rapido nell'eseguirle. Senza tutta questa pappa che ci hai propinato per sentito dire.
In ogni caso, la definizione RISC non e' mia, ho semplicemente adottato una delle piu' utilizzate per tali processori (SPE) in rete. Mi sembra che addirittura IBM lo definisca RISC con architettura SIMD e local store.
Fermo restando, che a parer mio, oggi come oggi non e' piu' corretto parlare cosi' perentoriamente di RISC e CISC.
Si vede che ti informi via google (parole tue).
P.S: Attendo di vedere un'architettura in commercio destinata alla massa e magari con simili costi, che possa vantare simili TR con la mainmem.
Non mancare ci conto!!


@darkquasar
Perche' mi hai incluso nella lista?? Sono abbastanza d'accordo con quanto hai detto, non ho mai detto nulla di contrario a cio' che hai detto tu e non sono io a sostenere che il Cell sia un grosso DSP intelligente (dunque l'antitesi del GP).
L'unico punto sul quale non concordo assolutamente, e' la resa del Cell all'interno della PS3. Hai ragione nel dire che come CPU GP non sara' un mostro (il Cell non e' stato creato per lavorare da solo, e' di natura un processore che lavora in compagnia dei suoi simili), ma all'interno della PS3 potra' utilizzare, non dico al meglio, ma molto bene le proprie capacita' vettoriali. Inoltre e' perfetto per interagire con la VPU, grazie alla sua natura ben coadiuvata dal FlexIO.
Dunque nella PS3 potra' fare molto di piu' di una normale CPU x86, l'importante sara' non utilizzarla come una fosse tale!! In tal caso accadrebbe cio' che sostieni tu.
P.S. I Cell esisteranno anche con piu' PPE.

[darkquasar]

Originariamente inviato da MadRat

Ti sfugge il concetto di RISC e CISC. Uno SPE e' RISC perche' possiede un set di istruzioni ridotto ed e' molto rapido nell'eseguirle. Senza tutta questa pappa che ci hai propinato per sentito dire.

mah... secondo me é a te che sfugge qualcosa...
CISC e RISC erano 2 diversi approcci di architetture per CPU, ma + di 20 anni fa... da anni a questa parte, in tutti i processori recenti ci sono sia elementi tipici di un'architettura CISC pura che elementi tipici di un'architettura RISC pura...
E ci sono elementi RISC anche nelle CPU di Intel e AMD, nonostante il set di istruzioni x86 inizialmente sia stato progettato per processori CISC...
Ma poi tutta 'sta sega mentale degli SPE non vuol dire una fava (con tutto il rispetto per le fave )... anche le CPU Intel e AMD sono divise in settori interni, solo che siccome l'architettura é completamente diversa, non sono dei core interconnessi con un bus ma sono organizzati in maniera differente... e allora?

Originariamente inviato da MadRat

P.S: Attendo di vedere un'architettura in commercio destinata alla massa e magari con simili costi, che possa vantare simili TR con la mainmem.

la PS3 non é ancora uscita e continuano a posticiparla... e poi costi simili A CHE COSA? Forse tu sai già quanto costerà la PS3?

Originariamente inviato da MadRat

@darkquasar
Perche' mi hai incluso nella lista??

perché sulle cpu hai detto delle cose che non condivido, diciamo inesatte, poi é ovvio che l'ho presa alla larga perché volevo (umilmente provare a) fare chiarezza visto che ho letto un sacco di cose inesatte non solo tue ma anche di molti altri...

Originariamente inviato da MadRat

L'unico punto sul quale non concordo assolutamente, e' la resa del Cell all'interno della PS3. Hai ragione nel dire che come CPU GP non sara' un mostro (il Cell non e' stato creato per lavorare da solo, e' di natura un processore che lavora in compagnia dei suoi simili), ma all'interno della PS3 potra' utilizzare, non dico al meglio, ma molto bene le proprie capacita' vettoriali. Inoltre e' perfetto per interagire con la VPU, grazie alla sua natura ben coadiuvata dal FlexIO.
Dunque nella PS3 potra' fare molto di piu' di una normale CPU x86, l'importante sara' non utilizzarla come una fosse tale!! In tal caso accadrebbe cio' che sostieni tu.

Beh la PS3 ha senso valutarla solo con le applicazioni per cui é progettata, cioè i videogiochi... e con l'ottima GPU che si ritrova (sviluppata con nVidia), é difficile che faccia brutta figura con qualsiasi CPU decente...
Viceversa, testare la CPU Cell da sola risulta impossibile perché la vendono solo inclusa nella Playstation... sono confronti impossibili...
ad ogni modo, la stessa IBM ha già calcolato (e reso noto) che gli SPE nella realtà possono raggiungere solo fino al 75,9% delle loro performances teoriche... quindi mettiti il cuore in pace, non esiste un'architettura miracolosa...

Originariamente inviato da MadRat

P.S. I Cell esisteranno anche con piu' PPE.

Si certo, ma io mi riferivo a quello della PS3. Inoltre se per questo, anche la CPU custom dell'XBOX 360 al suo interno é suddivisa in 3 core PowerPC, ma non per questo chi la possiede riesce a camminare sull'acqua... non so se mi spiego...

[darkquasar]

Originariamente inviato da scorpionkkk

Invidiare il cell è come invidiare il tagliaerba del vicino perchè sul prato va a 100Km/h mentre la vostra Lamborghini sul prato slitta.

STRAROTFL...
mi hai fatto piegare...

[MadRat]

Originariamente inviato da darkquasar

mah... secondo me é a te che sfugge qualcosa...
CISC e RISC erano 2 diversi approcci di architetture per CPU, ma + di 20 anni fa... da anni a questa parte, in tutti i processori recenti ci sono sia elementi tipici di un'architettura CISC pura che elementi tipici di un'architettura RISC pura...
E ci sono elementi RISC anche nelle CPU di Intel e AMD, nonostante il set di istruzioni x86 inizialmente sia stato progettato per processori CISC...
Ma poi tutta 'sta sega mentale degli SPE non vuol dire una fava (con tutto il rispetto per le fave )... anche le CPU Intel e AMD sono divise in settori interni, solo che siccome l'architettura é completamente diversa, non sono dei core interconnessi con un bus ma sono organizzati in maniera differente... e allora?

Ho fatto un edit al mio post precedente, proprio per evitare equivoci come questo, non pensavo mi rispondessi alle 3 e mezza.

[MadRat]

Originariamente inviato da darkquasar

la PS3 non é ancora uscita e continuano a posticiparla... e poi costi simili A CHE COSA? Forse tu sai già quanto costerà la PS3?

Ovviamente no, ma credo attorno ai 400€, forse un po' piu' al lancio.

perché sulle cpu hai detto delle cose che non condivido, diciamo inesatte, poi é ovvio che l'ho presa alla larga perché volevo (umilmente provare a) fare chiarezza visto che ho letto un sacco di cose inesatte non solo tue ma anche di molti altri...

Ti prego di elencarmi le cose inesatte, sono qui anche per imparare e parlarne.

Beh la PS3 ha senso valutarla solo con le applicazioni per cui é progettata, cioè i videogiochi... e con l'ottima GPU che si ritrova (sviluppata con nVidia), é difficile che faccia brutta figura con qualsiasi CPU decente...
Viceversa, testare la CPU Cell da sola risulta impossibile perché la vendono solo inclusa nella Playstation... sono confronti impossibili...
ad ogni modo, la stessa IBM ha già calcolato (e reso noto) che gli SPE nella realtà possono raggiungere solo fino al 75,9% delle loro performances teoriche... quindi mettiti il cuore in pace, non esiste un'architettura miracolosa...

Non mi sembra una media poi cosi' scarsa, no??
Il Cell e' stato gia' implementato in altri sistemi, (ad esempio nell'ambito medico, se non erro) ed i risultati sono strabilianti. Se trovo qualche link te lo mostro.

Non siamo d'accordo sull'ottima GPU, sinceramente spero che non discenda poi cosi' profondamente dal G70 o che quanto meno i cambiamenti siano molto intelligenti, non si integrerebbe bene con il Cell, (e non parlo di FlexIO). Avrei preferito un architettura a shader unificati, anche se un po' meno performante.

Si certo, ma io mi riferivo a quello della PS3. Inoltre se per questo, anche la CPU custom dell'XBOX 360 al suo interno é suddivisa in 3 core PowerPC, ma non per questo chi la possiede riesce a camminare sull'acqua... non so se mi spiego...

Certo che no.. a parer mio non ha nulla di eclatante tale CPU.

[scorpionkkk]

Originariamente inviato da MadRat

@scorpionkkk

Ti sfugge il concetto di RISC e CISC. Uno SPE e' RISC perche' possiede un set di istruzioni ridotto ed e' molto rapido nell'eseguirle. Senza tutta questa pappa che ci hai propinato per sentito dire.
In ogni caso, la definizione RISC non e' mia, ho semplicemente adottato una delle piu' utilizzate per tali processori (SPE) in rete. Mi sembra che addirittura IBM lo definisca RISC con architettura SIMD e local store.
Fermo restando, che a parer mio, oggi come oggi non e' piu' corretto parlare cosi' perentoriamente di RISC e CISC.
Si vede che ti informi via google (parole tue).
P.S: Attendo di vedere un'architettura in commercio destinata alla massa e magari con simili costi, che possa vantare simili TR con la mainmem.
Non mancare ci conto!!

1) Senti..io ti consiglio candidamente di lasciar perdere..
Il RISC è definito da un accesso a memoria con architettura Harvard,da un architettura Load/store,da operazioni registro/registro,da un formato di istruzioni fisso,dalla durata dell'istruzione, da un set di istruzione modellabile sulle applicazioni , da una pipeline "lunga" ed INFINE da un set di istruzioni ridotto.
Non è solo quest'ultimo che fa diventare un'architettura RISC. (senza contare poi le evoluzioni architetturali che si basano su queste cose dal VLIW al superscalare etc etc fino ai giorni nostri).Difatti i processori moderni hanno set d'istruzioni cosi lunghi che superano ampiamente la soglia di 250 unità dei primi MIPS..questo va contro la tua definizione semplicistica di RISC. Però ti posso assicurare che sono ancora processori RISC percvhè è la loro architettura ad esserlo anche se il set d'istruzioini non è ridotto.

Ed è infatti per questi motivi che i DSP non sono RISC poichè non rispettano tutte queste definizioni nè riescono a seguirne le evoluzioni. Su tutti i testi di Microelettronica ci sono interi paragrafi dedicati al confronto tra DSP e GP RISC. Vatteli a leggere. Scoprirai che non esistono DSP Superscalari..scoprirai le diverse modalità d'indirizzamento che fanno distaccare i DSP dall'approccio RISC, scoprirai la possibilità per i DSP di compiere la famosa "interleaved execution" che in RISC GP non si fa e non conviene e cosi via dicendo.

2)Se IBM definisce il proprio approccio RISC è semplicemente perchè è il processore che arbitrà le sottounità ad esserlo mentre le sottounità (i DSP) compongono un'architettura SIMD ma non sono definite architetturalmente proprio perchè sono sistemi embedded che vengono utilizzati per applicazioni ad hoc e non ha senso su di esse definire un'architettura visto che non ne compone una.

3) Ancora si insiste su questo punto. Il CISC NON ESISTE PIU'. Non è che avere un set macroscopico fa diventare una macchina CISC mentre un set microscopico la fa diventare RISC. Non funziona cosi. E' l'architettura che conta perchè il set d'istruzioni fa si che grazie ad una particolare architettiura si possa generare un ben determinato data-path e quindi che si possa avere su chip un certo numero di unità funzionali (addizionatori,sottrattori,moltiplicatori,filtri etc etc) integrabili in maniera ottimizzata.
Se quindi ho un microset d'istruzioni ho bisogno di un'architettura RISC per ottimizzarlo..non è che avere il microset mi fa diventare automaticamente l'architettura come RISC.
Quando Patterson definì il proprio approccio lo definì RISC proprio perchè sapeva che un set d'istruzioni ridotto gli permetteva di utilizzare un'architettura particolarmente ottimizzata rispetto a quelle esistenti..non l'ha definito cosi perchè il set ridotto risolve i problemi ovunque..manco per niente: se prendo una pipeline a 3 stadi senza registri posso utilizzare tutti i set d'istruzioni ridotti che voglio e mi verrà sempre un processore meno performante.


4)Allora non ci capiamo.. i TR del Cell sono determinati dai DSP...se ne avessero integrati 200 anzichè 7 i TR sarebbero stati ampiamente migliori.

Prov a mettere codice non vettoriale in un'architettura SIMD di questo tipo e vedrai ciò che si vede sempre..nessun salto prestazionale di sorta ma anzi..emorragie di cicli di clock ad ogni salto..grazie appunto ai DSP.

[scorpionkkk]

Originariamente inviato da darkquasar

. quindi mettiti il cuore in pace, non esiste un'architettura miracolosa...

Prendi alcuni dei prodotti Philips...dentro troverai alcuni chippetti abbastanza stupidi deputati alla compressione di dati o ad altre applicazioni di contorno.
Quei piccoli chip sono le avanguardie di architetture self timed: niente cicli di clock.
Questo significa una elaborazione che dipende solo dal tempo di percorrenza del segnale con un consumo minore del 60% rispetto a processori normali a causa dell'assenza dell'albero del clock il quale ,in tutti i processori con architettura classica, si ciuccia dal 30% al 50% dll'energia totale, senza contare le dispersioni dovute a tutti i blocchi di gestione del clock.
L'architettura è molto più complicata ed è relativamente recente (nasce nell'89)..ma quando riusciranno a costruire un porocessore saranno cavoli per tutti..

[MadRat]

Originariamente inviato da scorpionkkk

1) Senti..io ti consiglio candidamente di lasciar perdere..
Il RISC è definito da un accesso a memoria con architettura Harvard,da un architettura Load/store,da operazioni registro/registro,da un formato di istruzioni fisso,dalla durata dell'istruzione, da un set di istruzione modellabile sulle applicazioni , da una pipeline "lunga" ed INFINE da un set di istruzioni ridotto.
Non è solo quest'ultimo che fa diventare un'architettura RISC. (senza contare poi le evoluzioni architetturali che si basano su queste cose dal VLIW al superscalare etc etc fino ai giorni nostri).Difatti i processori moderni hanno set d'istruzioni cosi lunghi che superano ampiamente la soglia di 250 unità dei primi MIPS..questo va contro la tua definizione semplicistica di RISC. Però ti posso assicurare che sono ancora processori RISC percvhè è la loro architettura ad esserlo anche se il set d'istruzioini non è ridotto.

Ed è infatti per questi motivi che i DSP non sono RISC poichè non rispettano tutte queste definizioni nè riescono a seguirne le evoluzioni. Su tutti i testi di Microelettronica ci sono interi paragrafi dedicati al confronto tra DSP e GP RISC. Vatteli a leggere. Scoprirai che non esistono DSP Superscalari..scoprirai le diverse modalità d'indirizzamento che fanno distaccare i DSP dall'approccio RISC, scoprirai la possibilità per i DSP di compiere la famosa "interleaved execution" che in RISC GP non si fa e non conviene e cosi via dicendo.

2)Se IBM definisce il proprio approccio RISC è semplicemente perchè è il processore che arbitrà le sottounità ad esserlo mentre le sottounità (i DSP) compongono un'architettura SIMD ma non sono definite architetturalmente proprio perchè sono sistemi embedded che vengono utilizzati per applicazioni ad hoc e non ha senso su di esse definire un'architettura visto che non ne compone una.

3) Ancora si insiste su questo punto. Il CISC NON ESISTE PIU'. Non è che avere un set macroscopico fa diventare una macchina CISC mentre un set microscopico la fa diventare RISC. Non funziona cosi. E' l'architettura che conta perchè il set d'istruzioni fa si che grazie ad una particolare architettiura si possa generare un ben determinato data-path e quindi che si possa avere su chip un certo numero di unità funzionali (addizionatori,sottrattori,moltiplicatori,filtri etc etc) integrabili in maniera ottimizzata.
Se quindi ho un microset d'istruzioni ho bisogno di un'architettura RISC per ottimizzarlo..non è che avere il microset mi fa diventare automaticamente l'architettura come RISC.
Quando Patterson definì il proprio approccio lo definì RISC proprio perchè sapeva che un set d'istruzioni ridotto gli permetteva di utilizzare un'architettura particolarmente ottimizzata rispetto a quelle esistenti..non l'ha definito cosi perchè il set ridotto risolve i problemi ovunque..manco per niente: se prendo una pipeline a 3 stadi senza registri posso utilizzare tutti i set d'istruzioni ridotti che voglio e mi verrà sempre un processore meno performante.


4)Allora non ci capiamo.. i TR del Cell sono determinati dai DSP...se ne avessero integrati 200 anzichè 7 i TR sarebbero stati ampiamente migliori.

Prov a mettere codice non vettoriale in un'architettura SIMD di questo tipo e vedrai ciò che si vede sempre..nessun salto prestazionale di sorta ma anzi..emorragie di cicli di clock ad ogni salto..grazie appunto ai DSP.

Dovrei cambiare idea perche' tu non hai capito nulla delle tue ricerche in rete?? Sei simpatico.
Comunque con questo cosa vuoi dimostrare, oltre al chiamare erroneamente DSP uno SPE??

Qui forse capirai meglio il rapporto che c'e' tra uno SPE e tale concetto (RISC).
http://arstechnica.com/articles/paedia/cpu/cell-1.ars/2
anche Wiki la pensa come me.. non che voglia dire molto..
http://en.wikipedia.org/wiki/Cell_chip

Ma cosa ne pensano in Italia??

"Le CPU Cell sono chip multiprocessore in grado di gestire codice a 64-bit ottimizzati per elaborazioni floating point molto pesanti. Queste riprendono il concetto espresso già diverso tempo fa con i processori RISC basati sull'idea di una estrema semplicità dell'hardware mutuata da una maggiore complessità del software che vi gira sopra. La semplificazione della microarchitettura hardware porta a notevoli benefici in termini di prestazioni di una CPU ma bisogna stare molto attenti alla complessità che viene spostata nella parte software. Questa potrebbe comportare un degrado delle prestazioni superiore a quanto si riesca ad ottenere in senso positivo dalla migliore architettura del processore: la causa principale di tutto questo sta nel più intenso uso della memoria di sistema e dunque delle latente"

http://www.dinoxpc.com/Tests/PROCESS...cture/pag3.asp

ED ancora.. Sai meglio essere sicuri.

Architettura Broadband: una CPU Cell è dotata di unità SPE che sono a tutti gli effetti processori di tipo RISC con organizzazione SIMD e memoria locale. Questi permettono di gestire oltre 128 transazioni concorrenti* per processore verso la memoria;

http://www.dinoxpc.com/Tests/PROCESS...ture/pag18.asp

Questo da dinox, vai a dire anche a loro di lasciar perdere, che sei arrivato tu oramai.

Sono tutti concordi con me, il Cell e' RISC sia perche' lo e' la PPE (la R di POWER sta per RISC), sia perche' lo sono gli SPE .. deve essere una cospirazione contro di te!! Che cattivi.

Ovviamente posso inondarti di altri milioni di siti, qualora non ti bastassero questi, cosi' che potresti rimpinguare la tua cultura powered by google.

[GROVE]

Originariamente inviato da MadRat

Dovrei cambiare idea perche' tu non hai capito nulla delle tue ricerche in rete?? Sei simpatico.
Comunque con questo cosa vuoi dimostrare, oltre al chiamare erroneamente DSP uno SPE??

Qui forse capirai meglio il rapporto che c'e' tra uno SPE e tale concetto (RISC).
http://arstechnica.com/articles/paedia/cpu/cell-1.ars/2
anche Wiki la pensa come me.. non che voglia dire molto..
http://en.wikipedia.org/wiki/Cell_chip

Ma cosa ne pensano in Italia??

"Le CPU Cell sono chip multiprocessore in grado di gestire codice a 64-bit ottimizzati per elaborazioni floating point molto pesanti. Queste riprendono il concetto espresso già diverso tempo fa con i processori RISC basati sull'idea di una estrema semplicità dell'hardware mutuata da una maggiore complessità del software che vi gira sopra. La semplificazione della microarchitettura hardware porta a notevoli benefici in termini di prestazioni di una CPU ma bisogna stare molto attenti alla complessità che viene spostata nella parte software. Questa potrebbe comportare un degrado delle prestazioni superiore a quanto si riesca ad ottenere in senso positivo dalla migliore architettura del processore: la causa principale di tutto questo sta nel più intenso uso della memoria di sistema e dunque delle latente"

http://www.dinoxpc.com/Tests/PROCESS...cture/pag3.asp

ED ancora.. Sai meglio essere sicuri.

Architettura Broadband: una CPU Cell è dotata di unità SPE che sono a tutti gli effetti processori di tipo RISC con organizzazione SIMD e memoria locale. Questi permettono di gestire oltre 128 transazioni concorrenti* per processore verso la memoria;

http://www.dinoxpc.com/Tests/PROCESS...ture/pag18.asp

Questo da dinox, vai a dire anche a loro di lasciar perdere, che sei arrivato tu oramai.

Sono tutti concordi con me, il Cell e' RISC sia perche' lo e' la PPE (la R di POWER sta per RISC), sia perche' lo sono gli SPE .. deve essere una cospirazione contro di te!! Che cattivi.

Ovviamente posso inondarti di altri milioni di siti, qualora non ti bastassero questi, cosi' che potresti rimpinguare la tua cultura powered by google.

LOL mi stò a strozzà!!!! Insomma,se non le sai le cose,SALLE!

[fek]

Originariamente inviato da MadRat

IBM non ha mai detto che uno SPE non sia un processore GP

La FIAT non ha mai detto che la Punto non e' un frigo, ma questo non lo rende tale.
IBM ha detto che l'SPE e' un unita' vettoriale e non ha mai detto che e' una CPU. Questo mi basta e avanza. Se poi stai solo cercando di aver ragione a tutti i costi anche negando l'evidenza e' un altro discorso. Ormai sei solo contro tutti.

[samslaves]

Guardatevi questo blog (QT plugin richiesto) e non dite che e' qulcosa di nuovo !

http://www.maclive.net/sid/135

COPIONI !

[samslaves]

Per chi non capisse l'inglese: la voce e' quella di Gates che descrive Vista al CES. A voi le conclusioni.

[darkquasar]

si aggiunga...
se Vista continua ad essere posticipato, é molto probabile che quest'anno esca prima Enlightenment E17 per linux.
E se succede ciò, Windows rimane il SO desktop tecnologicamente più arretrato in quanto a GUI.
Pensa... una megamultinazionale che investe miliardi di dollari... che subisce la concorrenza del software opensource in maniera così pesante... forse significa semplicemente che il modello di sviluppo closed-source sta morendo...

[darkquasar]

Originariamente inviato da scorpionkkk

Quei piccoli chip sono le avanguardie di architetture self timed: niente cicli di clock.
Questo significa una elaborazione che dipende solo dal tempo di percorrenza del segnale con un consumo minore del 60% rispetto a processori normali a causa dell'assenza dell'albero del clock il quale ,in tutti i processori con architettura classica, si ciuccia dal 30% al 50% dll'energia totale, senza contare le dispersioni dovute a tutti i blocchi di gestione del clock.
L'architettura è molto più complicata ed è relativamente recente (nasce nell'89)..ma quando riusciranno a costruire un porocessore saranno cavoli per tutti..

verissimo...
io intendevo semplicemente dire che quando arriva qualcuno che nel giro di pochissimo tempo dice "ho inventato 1 roba rivoluzionaria" c'é sempre da prendere con le molle quello che dice...
infatti con la tecnologia che hai citato tu il processore non l'hanno ancora progettato... ci vuole il suo tempo...