[Thread Ufficiale] CPU serie FX: AMD Bulldozer/Piledriver - Aspettando Steamroller

[tuttodigitale]

Originariamente inviato da paolo.oliva2

Però lo sviluppo dell'architettura è comunque legato parecchio a quello che può concedere il silicio.
Ad esempio, da Zambesi a Piledriver, l'incremento si è avuto ma come è stato ottenuto? Con la gestione dei clock si è guadagnato un +11,11% di frequenza def, a fronte di un incremento di IPC del 5/7% poi da valutare se parzializzato per rimanere in un determinato IPC

non credo che l'ipc sia stato limitato per rientrare nel TDP, visto che AMD ha dovuto già rinunciare a 2 core (piledriver doveva avere un die da 10 core, secondo le slide)

Originariamente inviato da paolo.oliva2

Kaveri con Steamroller ha pagato il silicio, visto che il 28nm Bulk anche se migliore del 32nm SOI sotto i 45W, ha di fatto segato la commercializzazione FX/Opteron e comunque castrato anche modelli mobili/desktop sulle potenze massime. Obbligando la scelta alle librerie ad alta densità, con ovvie limitazioni al raggiungimento di frequenze massime.

il bulk era una strada obbligata per kaveri.
Le HDL hanno debuttato lato cpu solo con Carrizo, ed è grazie a loro che le prestazioni per watt a frequenze ritenute non troppo alte (1,7-3GHz) sono cresciute notevolmente

Originariamente inviato da paolo.oliva2

Carrizo con Excavator da quello che ho letto introduce tutta una serie di features tutte indirizzate a cercare di limitare il più possibile i consumi per poi sfruttare il TDP di margine per aumentare le prestazioni, il tutto aggravato dalla compatibilità HSA 1.0 che comunque richiede transistor.

la compatibilità con hsa 1.0 richiede modifiche principalmente lato gpu. Le AVFS non penso che siano un fattore limitante per le alte frequenze

Originariamente inviato da paolo.oliva2

Nessuno nega che Intel sia molto più efficiente in forza bruta e nel prestazioni/consumo, ma guardare un Kaveri ed il prox Carrizo entrambi sul 28nm con equivalenti Intel anche con miniaturizzazione ben più spinta, da uno scenario ben differente rispetto a quello del confronto tra un 8350 ed un 5960X, ben differente dal 10/20% di IPC tra Piledriver/Steamroller/Excavator con impietoso -50% di prestazioni a parità di consumi tra 8350 e 5960X.

AMD dovrebbe seriamente pensare di fare cpu con 12-14-16 core excavator con i 28nm.
Faccio un esempio:
il 6370p è un opteron con 16 core piledriver da 2GHz e 99 W di TDP
Carrizo ha 4 core excavator (più gpu e chipset) da 2,1 GHz e 15W di tdp
moltiplicando tutto per 4 abbiamo un SoC da 16core XV da 2,1GHZ e 60W di tdp
in 100 W di tdp ci rientrano 26 core excavator da 2,1 GHz, per un aumento delle prestazioni pari a :
26/16 core * 2,1/2 frequenza *1,2ipc = +105%

[tuttodigitale]

Originariamente inviato da Mister D

Ciao,
il mio discorso non voleva dire o far intendere che gf o altri hanno al momento un processo produttivo migliore di quello intel. Ho solo detto e motivato che questo è il pp più problematico che intel abbia mai avuto nella storia recente e lo dimostra quello che tu stesso dici: per rientrare nei costi gli allungheranno la vita necessariamente oltre a quello previsto. Che poi di quanto lo sanno solo loro e dipenderà principalmente dalle problematiche del futuro 10 nm.

credo che a questi livelli di miniaturizzazione le fonderie che si troveranno maggiormente in difficoltà sono quelle che pretenderanno maggiori prestazioni dal silicio. Intel non è stata che l'ultima a scontrarsi con problematiche di questo tipo. GF ben 3 anni prima. Questo ritardo di "pochi" mesi (qualche anno fa aveva tutt'altro peso) è ben poca cosa rispetto a quello dei competitors. Intel almeno ha qualcosa su cui è possibile mettere le mani, e per quanto non rispecchi le aspettative ("non sono prestazioni che ci si aspetta da un die shrink") è di quanto di meglio c'è in circolazione.

Originariamente inviato da Mister D

Ciao,
Intel il prossimo anno resterà a guardare evolvendo ancora i 14 nm migliorandolo dove si può e così produrrà kabylake. GF ancora non si sa cosa produrra oltre i 14 nm bulk finfet di derivazione samsung e i 22 FD-SOI di derivazione ST. Potrebbe preparare anche un 22 PD-SOI visto che già lo deve produrre per IBM e il suo power8. O forse aspetterà i 14 ET-SOI o i 10 sempre by IBM. AMD infatti non ha specificato se saranno 14 di GF o i 16 di TMSC ma solo che sarà un pp FINFET. Chi gli darà le migliori garanzie verrà scelto ed è la prima volta che almeno amd avrà una scelta.

questa è un ottima cosa

Originariamente inviato da Mister D

Per quanto riguarda il costo soi vs bulk forse ti sei perso questo:
http://www.bitsandchips.it/enterpris...dx-22nm-fd-soi
Il pp prodotto da gf di derivazione ST si propone innanzitutto per essere economico al punto di costare quanto un pp 28 bulk ma offrendo prestazioni pari ai 14/16 finfet bulk.

me lo sono perso e ti ringrazio per il link.
Tuttavia hai frainteso il senso delle mie parole. Parlavo del costo del fd-soi a 14nm, che al momento sembra molto alto, d'altra io stesso avevo dichiarato che il 20nm SOI (forse era meglio scrivere 22) è migliore del 14nm finfet, peccato che al momento sembra che non se lo fili nessuno. Il link che hai postato smentirebbe questa mia ultima affermazione.

[paolo.oliva2]

Non edito perché sono con il telefonino.
Quello che intendevo dire lato IPC, è che per aumentarlo in primis si genera più TDP a core. Se ad esempio un FX è come base 8 core per max 125W, ipotizzando una cifra per comodità di 25W per quanto riguarda I/O, MC, L3 e quant'altro, nei 100W rimanenti praticamente si hanno max 25W a modulo e quindi 12,5W a core
In teoria potrebbe essere che AMD potrebbe avere tranquillamente la carta per aumentare l'IPC con qualche cosa tipo aggiunta pipeline o similari, ma se poi implementasse ciò, non potrebbe più rientrare nei 125W.
Steamroller non è stato portato sul 32nm SOI appunto per questo motivo, visto che Zen al 99,9% comunque si baserà su core Excavator, quindi comunque andrebbe portato dal Bulk al SOI, ed AMD non ha nessunissima intenzionec di abbandonare high desktop e server.
Quindi di fatto è stato il silicio che non ha permesso aumenti di IPC

La compatibilità HSA 1.0 rientra se lato GPU comunque si integrano determinate features, vedi Huma, che richiede la sua circuiteria e chiaramente transistor in più che per quanto poco comunque alzano il TDP.

Per quanto riguarda il numero di core, il discorso per me è ben più complesso perché si basa su molti fattori che interagiscono tra loro.
Il primo è il costo, ma come hanno riportato altri, il 14/16nm che AMD adotterebbe costerebbe meno del 22nm Bulk, quindi a parità di die prodotti a wafer il 14/16nm permetterebbe un aumento di core comunque ad un costo inferiore. In pratica su 300 e rotti mm2 di un 8350 ci scapperebbe il mondo.
Lato frequenza raggiungibile per essere compatibile come desktop in un limite di TDP accettabile (125W/140W) mi sembra esserci, perché si parla di 95W come X8.

La riflessione è che il die di Zen dovrebbe essere bilanciato come TDP max e numero di core perché poi nella versione Opteron è ipotizzabile che AMD faccia come sempre ha fatto, cioè utilizzare lo stesso die nativo per accoppiarlo in schema a 2 per il max dei core nei 140W.

Mi sembra non avere senso affermare di voler arrivare al massimo prestazionale sia high desktop e server per poi doversi confrontare con Intel con 95W massimi vs 140W nel desktop e idem facendo la proporzione, con meno TDP nei server.
Facendo un conto di massima, gli FX X8 sono 125W, ed il modello di punta Opteron ha 2 die FX il tutto per 140W. In pratica dai 125W FX si passa a 70W con un -44% di TDP.
Facendo la stessa logica, un 95W Zen X8 porterebbe un Opteron X16 a 106,4W (95W -44% = 53,2W che x 2 = 106,4).
Cacchio, per 140W ci rientrerebbe quasi un altro die X8... Cioè, che senso avrebbe dire di puntare alle massime prestazioni quando nel desktop non si sfrutterebbero 125W/140W perdendo per strada almeno 4 core e nei server la bellezza di 8 core? Ha senso aumentare la potenza di un 40% per poi perderne un 30% per non sfruttare l'intero TDP?
Per assurdo, ipotizzando che un FX 8350 trasportato sul 14/16nm possa dimezzare il TDP, si riuscirebbe a realizzare un X16 nei 125/140W. Ipotizzando un +50% di Zen su Piledriver, un X8 Zen esprimerebbe una potenza del 50% superiore ad un 8350 X8, ma inferiore del 25% rispetto ad un X16.
Faccio notare che per HP desktop/server non di intende il max IPC del singolo core, ma quante istruzioni il die può fare, cioè una sorta di IPC x frequenza x numero core.

Quanto costerebbe ad AMD la realizzazione di un FX mettendo i moduli Excavator al posto dei Piledriver e modificare l'MC per le DDR4 e integrare il PCI? È già stato fatto con Carrizo.
AMD realizzerebbe Zen e poi lo castrerebbe con un TDP basso perdendo tutto l'incremento di IPC ed addirittura con una potenza inferiore di un teorico Excavator FX 125W?

[davo30]

Originariamente inviato da paolo.oliva2

AMD realizzerebbe Zen e poi lo castrerebbe con un TDP basso perdendo tutto l'incremento di IPC ed addirittura con una potenza inferiore di un teorico Excavator FX 125W?

Io penso che sara proprio cosi invece. Grazie ai nostri amici di GF che presenteranno ad Amd un pp a caso, sviluppato da cani e assolutamente inutile.


Inviato dal mio GT-I9505 utilizzando Tapatalk

[isomen]

Originariamente inviato da davo30

Io penso che sara proprio cosi invece. Grazie ai nostri amici di GF che presenteranno ad Amd un pp a caso, sviluppato da cani e assolutamente inutile.


Inviato dal mio GT-I9505 utilizzando Tapatalk

Il punto é sempre il solito... puoi avere un'architettura buona quanto vuoi sulla carta, ma se nn hai un silicio almeno passabile su cui metterla... nn puoi fare buone cpu

ciauz

[davo30]

Originariamente inviato da isomen

Il punto é sempre il solito... puoi avere un'architettura buona quanto vuoi sulla carta, ma se nn hai un silicio almeno passabile su cui metterla... nn puoi fare buone cpu

ciauz

Esatto. O amd sara cosi brava da riuscire a tirare fuori una architettura dipendente il meno possobile dal silicio, oppure si salvi chi puo. La stessa intel ha avuto dei grossi problemi con i 14nm, figuriamoci GlobalCioccolateria cosa tirera fuori

Inviato dal mio GT-I9505 utilizzando Tapatalk

[paolo.oliva2]

Originariamente inviato da davo30

Esatto. O amd sara cosi brava da riuscire a tirare fuori una architettura dipendente il meno possobile dal silicio, oppure si salvi chi puo. La stessa intel ha avuto dei grossi problemi con i 14nm, figuriamoci GlobalCioccolateria cosa tirera fuori

Inviato dal mio GT-I9505 utilizzando Tapatalk

Io non voglio difendere GF, ma comunque GF fa parte del consorzio, cioè IBM, Samsung & C., quindi quello che tira fuori (o non tira fuori) GF, non lo hanno neanche gli altri.
Quello che non capisco, è perché il silicio di IBM con cui fa i powrr8 non potrebbe andare bene per AMD.

The technical details presented at the Hot Chip 2013 conference by IBM showcased the Power8 Processor featuring 12 cores with the new 8-Way simultaneous multithreading (SMT) compared to the 4-Way SMT in Power7 processors. Being the most high-performance chip that IBM has to offer, the components are scattered across a 22nm die featuring silicon-on-insulator technology spread across an area of 650mm2 which is quite huge.
The Power8 Processor also features a 16 Execution Pipeline followed with 64K data cache per-core and 32K instruction cache. On the cache front, the new processor has 512 KB SRAM L2 cache per core, 96 MB eDRAM shared L3 cache and also 128 MB of eDRAM L4 cache that’s situated off-die unlike the on-board eDRAM on Haswell processors featuring GT3e iGPUs.
P.S.
Il tutto ad una frequenza di 4GHz

Non trovò il TDP, ma ha un die size doppio rispetto ad un 8350.

[davo30]

Originariamente inviato da paolo.oliva2

Io non voglio difendere GF, ma comunque GF fa parte del consorzio, cioè IBM, Samsung & C., quindi quello che tira fuori (o non tira fuori) GF, non lo hanno neanche gli altri.
Quello che non capisco, è perché il silicio di IBM con cui fa i powrr8 non potrebbe andare bene per AMD.

The technical details presented at the Hot Chip 2013 conference by IBM showcased the Power8 Processor featuring 12 cores with the new 8-Way simultaneous multithreading (SMT) compared to the 4-Way SMT in Power7 processors. Being the most high-performance chip that IBM has to offer, the components are scattered across a 22nm die featuring silicon-on-insulator technology spread across an area of 650mm2 which is quite huge.
The Power8 Processor also features a 16 Execution Pipeline followed with 64K data cache per-core and 32K instruction cache. On the cache front, the new processor has 512 KB SRAM L2 cache per core, 96 MB eDRAM shared L3 cache and also 128 MB of eDRAM L4 cache that’s situated off-die unlike the on-board eDRAM on Haswell processors featuring GT3e iGPUs.
P.S.
Il tutto ad una frequenza di 4GHz

Non trovò il TDP, ma ha un die size doppio rispetto ad un 8350.

Il problema è che l'acquisizione delle fonderie IBM da parte di GF è avvenuta dopo il 2013. All'attuale GF di papabili, per Zen, ha i 14nm http://globalfoundries.com/technolog...ogy/14-lpe-lpp
però a quanto è scritto qui, nascono per LP, e dei fantomatici 22nm FDX, che tra l'altro sono sviluppati a Dresda. http://globalfoundries.com/technolog...chnology/22fdx
Quale sarà dei due? Possibile che non si abbiano notizie da parte di AMD a meno di 6/8 mesi dall'uscita di ZEN? Il secondo probabilmente no, siccome AMD ha dichiarato che zen sara su FinFet. Pero quei due nodi non sono adatti (a meno che abbia letto male) a cpu high performance

[paolo.oliva2]

C'è di più e comunque tutto è poco chiaro.
Cioè... all'epoca del 32nm SOI si diceva (almeno ricordo) che il SOI in quanto tale era morto perché con l'avanzare della miniaturizzazione non era più possibile fare SOI. Ma il Power8 è su SOI ed è 22nm. Poi si diceva che sotto i 10nm ci sarebbe passato un decennio perché a 9nm il silicio è insufficiente per il passaggio degli elettroni (o simile, non sono un fisico) ma IBM ha risolto inserendo il germanio ed ha già presentato il primo transistor funzionante a 9nm e si prevede la produzione prima del 2020.

Mettendoci un po' di fantasia, io credo che il SOI con lo strato di isolamento e sempre sul silicio avrebbe delle difficoltà ad eccitare il transistor (il Vcore è enorme, riportato al Bulk di Intel) e di qui probabilmente consumi superiori.
Ora... Se lo studio per il 9nm e similari avesse portato una soluzione per lo strato di isolamento del SOI e quindi riportato il vantaggio del minore leakage?
Insomma, il 22nm SOI è una realtà quando la stessa IBM mi sembra avesse detto fine al SOI, e se AMD comunque riporta ZEN per il 2016, anche fosse il 31 dicembre, per forza DEVE già avere almeno già dei prototipi per quanto arcaici, e non ha senso riportare i nm e non il tipo di silicio, a meno che sia ancora da tenere nascosto.
Non è magari che scappi tipo un SOI 14/16nm con gate in germanio?

[isomen]

Originariamente inviato da paolo.oliva2

C'è di più e comunque tutto è poco chiaro.
Cioè... all'epoca del 32nm SOI si diceva (almeno ricordo) che il SOI in quanto tale era morto perché con l'avanzare della miniaturizzazione non era più possibile fare SOI. Ma il Power8 è su SOI ed è 22nm. Poi si diceva che sotto i 10nm ci sarebbe passato un decennio perché a 9nm il silicio è insufficiente per il passaggio degli elettroni (o simile, non sono un fisico) ma IBM ha risolto inserendo il germanio ed ha già presentato il primo transistor funzionante a 9nm e si prevede la produzione prima del 2020.

Mettendoci un po' di fantasia, io credo che il SOI con lo strato di isolamento e sempre sul silicio avrebbe delle difficoltà ad eccitare il transistor (il Vcore è enorme, riportato al Bulk di Intel) e di qui probabilmente consumi superiori.
Ora... Se lo studio per il 9nm e similari avesse portato una soluzione per lo strato di isolamento del SOI e quindi riportato il vantaggio del minore leakage?
Insomma, il 22nm SOI è una realtà quando la stessa IBM mi sembra avesse detto fine al SOI, e se AMD comunque riporta ZEN per il 2016, anche fosse il 31 dicembre, per forza DEVE già avere almeno già dei prototipi per quanto arcaici, e non ha senso riportare i nm e non il tipo di silicio, a meno che sia ancora da tenere nascosto.
Non è magari che scappi tipo un SOI 14/16nm con gate in germanio?

Sarebbe come tirare fuori un coniglio dal cilindro

ma il passato insegna che quando c'é molta segretezza é più probabile che sia perchè neanche amd ha certezze, magari stà ancora valutando quale silicio sia più adatto alla sua architettura e probabilmente il suo sviluppo nn é ancora completo... spero che nn sia così, ma in questo caso credo che ci siano più probabilità che si ritrovi con un PP inadatto e/o sotto le aspettative che si ritrovi per le mani un silicio almeno buono per la sua architettura... naturalmente spero di sbagliarmi e che amd esca a maggio/giugno prossimi con delle cpu che consumano poco, hanno un ipc alto e in MT vanno meglio degli FX

ciauz

[dav1deser]

Originariamente inviato da paolo.oliva2

C'è di più e comunque tutto è poco chiaro.
Cioè... all'epoca del 32nm SOI si diceva (almeno ricordo) che il SOI in quanto tale era morto perché con l'avanzare della miniaturizzazione non era più possibile fare SOI. Ma il Power8 è su SOI ed è 22nm. Poi si diceva che sotto i 10nm ci sarebbe passato un decennio perché a 9nm il silicio è insufficiente per il passaggio degli elettroni (o simile, non sono un fisico) ma IBM ha risolto inserendo il germanio ed ha già presentato il primo transistor funzionante a 9nm e si prevede la produzione prima del 2020.

Mettendoci un po' di fantasia, io credo che il SOI con lo strato di isolamento e sempre sul silicio avrebbe delle difficoltà ad eccitare il transistor (il Vcore è enorme, riportato al Bulk di Intel) e di qui probabilmente consumi superiori.
Ora... Se lo studio per il 9nm e similari avesse portato una soluzione per lo strato di isolamento del SOI e quindi riportato il vantaggio del minore leakage?
Insomma, il 22nm SOI è una realtà quando la stessa IBM mi sembra avesse detto fine al SOI, e se AMD comunque riporta ZEN per il 2016, anche fosse il 31 dicembre, per forza DEVE già avere almeno già dei prototipi per quanto arcaici, e non ha senso riportare i nm e non il tipo di silicio, a meno che sia ancora da tenere nascosto.
Non è magari che scappi tipo un SOI 14/16nm con gate in germanio?

Ti sbagli, non si è mai detto che il SOI era morto, tutt'altro, si diceva che sotto i 20nm il SOI sarebbe stato addirittura più economico da produrre rispetto al bulk (oltre alle altre migliorie prestazionali/consumi classiche del SOI rispetto al bulk). Forse era il PD-SOI (partially depleted SOI) ad essere al capolinea, difatti i 22nm di IBM globalfoundries li chiama FDX e FD sta quasi sicuramente per "Fully depleted" che è la normale evoluzione dei PD-SOI.

[tuttodigitale]

Originariamente inviato da paolo.oliva2

C'è di più e comunque tutto è poco chiaro.
Cioè... all'epoca del 32nm SOI si diceva (almeno ricordo) che il SOI in quanto tale era morto perché con l'avanzare della miniaturizzazione non era più possibile fare SOI.

sono sicuro che nel 2012 si parlava bene del fd-soi a 28nm, con tanto di tabelle comparative. Comunque ad oggi, se non mi sono perso qualcosa, si parla di costi esorbitanti per un possibile 14nm.
Il v-core influisce pesantemente sul consumo energetico ed è innegabile, tuttavia le proprietà fisiche di un transistor SOI, sono molto più favorevoli.

Originariamente inviato da paolo.oliva2

Insomma, il 22nm SOI è una realtà quando la stessa IBM mi sembra avesse detto fine al SOI, e se AMD comunque riporta ZEN per il 2016, anche fosse il 31 dicembre, per forza DEVE già avere almeno già dei prototipi per quanto arcaici, e non ha senso riportare i nm e non il tipo di silicio, a meno che sia ancora da tenere nascosto.

non ho particolare dubbi che a livello di architettura, Zen è pronto a netto di qualche bug. A livello di silicio il fatto che AMD non si sia pronunciata, probabilmente (corro di fantasia) stanno studiando il da farsi a livello ingegneristico, o al più c'è la volontà di strappare un prezzo migliore.

Originariamente inviato da paolo.oliva2

Per quanto riguarda il numero di core, il discorso per me è ben più complesso perché si basa su molti fattori che interagiscono tra loro.
Il primo è il costo, ma come hanno riportato altri, il 14/16nm che AMD adotterebbe costerebbe meno del 22nm Bulk, quindi a parità di die prodotti a wafer il 14/16nm permetterebbe un aumento di core comunque ad un costo inferiore.

che i 14/16nm che utilizzerà AMD costeranno meno dei 22nm di Intel, credo che sia una vera e propria bufala. Il bulk Intel è stato criticato per il suo basso livello di integrazione non certo per i costi esorbitanti. Il risparmio si avrebbe con il fd-soi 22 che pur offrendo prestazioni comparabili (se non superiori) ai 14/16 nm finfet, non ha le complicazioni e i costi che nanometraggi inferiori portano con sé. Poi che i 14nm di Intel siano molto più costosi (e in teoria migliori) dei concorrenti non ci dovrebbero essere dubbi al riguardo. Semmai se questo è il rendimento prestazionale dello stato dell'arte dei processi produttivi a 14/16nm, si può solo essere pessimisti. Tanto vale andare sul sicuro con il fd-soi a 22nm (ma questo significherebbe sacrificare l'igp delle apu ed intel sta facendo passi da gigante)

Originariamente inviato da paolo.oliva2

In pratica su 300 e rotti mm2 di un 8350 ci scapperebbe il mondo.
Lato frequenza raggiungibile per essere compatibile come desktop in un limite di TDP accettabile (125W/140W) mi sembra esserci, perché si parla di 95W come X8.

ecco perchè i 14nm sono meglio, nel lungo periodo, dei 22nm fd-soi. Le rese migliorano, ma il numero di die sul singolo wafer sono molto maggiori.

Originariamente inviato da paolo.oliva2

La riflessione è che il die di Zen dovrebbe essere bilanciato come TDP max e numero di core perché poi nella versione Opteron è ipotizzabile che AMD faccia come sempre ha fatto, cioè utilizzare lo stesso die nativo per accoppiarlo in schema a 2 per il max dei core nei 140W.

Mi sembra non avere senso affermare di voler arrivare al massimo prestazionale sia high desktop e server per poi doversi confrontare con Intel con 95W massimi vs 140W nel desktop e idem facendo la proporzione, con meno TDP nei server.

AMD potrebbe, uso il condizionale, differenziare il mercato consumer da quello high-end. Da una parte avremmo il socket FM3 dall'altra un socket erede del g34. La differenza tra un Zen FX e un Zen Opteron, risiederebbe nel numero di core attivi (ad esempio 12 invece di 16) e nell'impossibilità di usarlo in configurazioni multi-processore, esattamente quello che fa Intel con le versioni XX-E.

Originariamente inviato da paolo.oliva2

Mi sembra non avere senso affermare di voler arrivare al massimo prestazionale sia high desktop e server per poi doversi confrontare con Intel con 95W massimi vs 140W nel desktop e idem facendo la proporzione, con meno TDP nei server.

gli opteron non sono poi un gran bel esempio, visto che l'aumento delle prestazioni dal passaggio k10 a Piledriver è stato molto ridotto, e non è un caso se i dati che ho postato dicono che con un processo produttivo migliore (28nm bulk) avrebbero consumato almeno il 30% in meno

Originariamente inviato da paolo.oliva2

Facendo un conto di massima, gli FX X8 sono 125W, ed il modello di punta Opteron ha 2 die FX il tutto per 140W. In pratica dai 125W FX si passa a 70W con un -44% di TDP.

bella forza considerando che perdono il 30% di frequenza: da 4 a 2,8GHz...vanno un 40% in più (ma è più realistico un 30%) ma consumano anche il 12% in più, per un aumento massimo teorico dell'efficienza del 25% (più vicino a 15%) nella realtà.

Originariamente inviato da paolo.oliva2

Per assurdo, ipotizzando che un FX 8350 trasportato sul 14/16nm possa dimezzare il TDP, si riuscirebbe a realizzare un X16 nei 125/140W.

in teoria anche a 95W, ma visto cosa è successo a Intel credo che la tua previsione sia più realistica

Originariamente inviato da paolo.oliva2

Per assurdo, ipotizzando che un FX 8350 trasportato sul 14/16nm possa dimezzare il TDP, si riuscirebbe a realizzare un X16 nei 125/140W. Ipotizzando un +50% di Zen su Piledriver, un X8 Zen esprimerebbe una potenza del 50% superiore ad un 8350 X8, ma inferiore del 25% rispetto ad un X16.

imho l'ipc di Zen è superiore del 65% rispetto a Piledriver, quindi "solo" il 50% starebbe a significare 3,6GHz, che mi sembrano, una frequenza giusta, se non addirittura ottimistica per un octa-core vero (anche se imho avrà ancora fortissimi legami con bulldozer, se non altro per l'aumento di ipc nel ST che non si preannuncia certo straordinario), visti i progressi di Intel non certo eccezionali.

Qualche settimana fa avrei detto che con i 14nm ci girerebbe 12-core sb a 3,6...
un doppio die shrink di solito permette di raddoppiare l'efficienza

[tuttodigitale]

Originariamente inviato da isomen

Sarebbe come tirare fuori un coniglio dal cilindro

ma il passato insegna che quando c'é molta segretezza é più probabile che sia perchè neanche amd ha certezze, magari stà ancora valutando quale silicio sia più adatto alla sua architettura e probabilmente il suo sviluppo nn é ancora completo... spero che nn sia così, ma in questo caso credo che ci siano più probabilità che si ritrovi con un PP inadatto e/o sotto le aspettative che si ritrovi per le mani un silicio almeno buono per la sua architettura... naturalmente spero di sbagliarmi e che amd esca a maggio/giugno prossimi con delle cpu che consumano poco, hanno un ipc alto e in MT vanno meglio degli FX

ciauz

in effetti logica imporrebbe che l'ufficio marketing parlasse di prestazioni e non di ipc che è un dato non molto significativo per l'acquirente. Tuttavia non so se questo è dovuto a simulazioni o ad un certa cautela rispetto a quanto reso pubblico in passato.
Nella migliore delle ipotesi potremmo avere addirittura frequenze superiori a piledriver.

il confronto a parità di thread vede la vecchia architettura vincente. Per questa ragione si è preferito un confronto dallo scarso interesse pratico, quello delle prestazioni a parità di core, ovvero con Zen avvantaggiato dal secondo thread, come se fossero disponibili in commercio cpu con 1core a modulo..

PS certo se una cpu da 16thread (zen) andrà meno di una a 8thread (FX), qualcosa sarà andato a dir poco storto. Comunque secondo me, non dobbiamo aspettarci un ipc altissimo: un +20%(10%) rispetto a steamroller (excavator) nel singolo thread è molto più realistico.

[BodyKnight]

OT

A quando [Thread Ufficiale]Aspettando Zen ?

[paolo.oliva2]

Comunque io non trovo una similitudine tra aumento di IPC del 50% di Zen su Pile a core e nel contempo che 8 core rientrino nei 95W.
BD da Zambesi a Excavator ha migliorato l'efficienza di un 20/25% (considerando l'aumento prestazionale a parità di consumo) e siccome lato silicio il guadagno è risicato, è palese che dipenda quasi interamente dal miglioramento dell'efficienza dell'architettura.
Nel passaggio a Zen, ad un +50% di IPC sarebbe già difficile limitare l'aumento di TDP del 50%, semplicemente perché Zen non è rodato e incognita silicio.
Soluzioni?

1) le prestazioni del core potrebbero essere a modulo con 1 TH ma decadere con 2 TH e quindi diminuire il TDP, quindi considerare il modulo come un super-core nelle prestazioni a core e poi considerarlo 2 core nel conteggio dei core/TH.

2) non è che 95W siano per i core e i 30W mancanti siano per l'IGP per avere un 125W APU con cui i core potrebbero avere risorse condivise nell'FP? Questo risolverebbe il perché ricercare prestazioni massime ma limitare il TDP disponibile, è comunque avrebbe un senso a tutti gli sforzi HSA/Huma per una architettura (Zen) che durerebbe almeno 4 anni e quindi non può ignorare. Ma lato server, il discorso HSA è acerbo?

[Mister D]

Originariamente inviato da dav1deser

Ti sbagli, non si è mai detto che il SOI era morto, tutt'altro, si diceva che sotto i 20nm il SOI sarebbe stato addirittura più economico da produrre rispetto al bulk (oltre alle altre migliorie prestazionali/consumi classiche del SOI rispetto al bulk). Forse era il PD-SOI (partially depleted SOI) ad essere al capolinea, difatti i 22nm di IBM globalfoundries li chiama FDX e FD sta quasi sicuramente per "Fully depleted" che è la normale evoluzione dei PD-SOI.

Ciao,
guarda che si sta facendo un po' di confusione: i 22 FDX presentati da GF sono un pp ibrido basato sui 14 FD-SOI di STmicro. Ibridi perché usano il backend del 28 shp bulk e integrano parti del 14 fd-SOI. Così ho letto su bitandchips e se vi ricordate l'utente blindwrite già all'epoca mi rispose che non era più come una volta che l'indicazione nanomentrica indicasse le reali lunghezze del gate e delle altre parti componenti il pp. Lo si fa per abbattere i costi e raggiungere le prestazioni di un nodo completo, in questo caso degli stessi 14 FD-SOI di STmicro.
IBM invece per il power 8 ha continuato a sviluppare il processo PD-SOI nella variante conosciuta come ET-SOI (Extremely thin SOI) dove il substrato è più stretto che nel normale PD-SOI. Basta cercare su google e ti vengono presentazioni in pdf di IBM stessa che spiega le differenze tra PD-SOI e ET-SOI.
GF, data l'acquisizione delle fab di IBM, produce per lei i power8 con questo pp e può accedere al suo know-how per sviluppare in proprio varianti di questo pp (chi dice per x86 visto che il power8 è una cpu RISC molto evoluta?). Che lo faccia e che poi AMD decida per questo è tutto da vedere visto che GF negli ultimi anni si è spesa poco per sviluppare lei internamente. I 14 bulk finfet che ha attualmente sono di samsung, e i nuovissimi 22 FD.SOI sono di derivazione ST. In futuro probabilmente continuerà con i 14 FD-SOI di ST o di IBM, anche perché IBM sta studiando attualmente e utilizza sia ET-SOI (ex PD-SOI) che FD-SOI. Questi due rami del SOI sono stati sviluppati per necessità diverse, gli ET-SOI (che dal prossimo nodo di IBM, 10 nm, diventeranno pure FINFET) sono sviluppati per alte potenze mentre gli FD-SOI sono sviluppati per basse potenze. Questa è la differenza.
Per quanto riguarda l'utilizzo di germanio e altri materiali IBM, come altri, hanno già allo studio diverse diverse ricerche e implementazioni sui futuri nodi SOI. Tutto, come al solito, girerà attorno al costo/beneficio. Vedremo.

EDIT:
Il pp 22 FDX usa come frontend il 14 FD-SOI di ST e come backend il 28 FD-SOI sempre di ST (quindi non il 28 shp bulk come avevo scritto erroneamente, tradito dalla mia infida memoria).

[Chris70]

Originariamente inviato da isomen

Tutte le CPU di un modello devono rientrare in un certo standard, ma per quello che riguarda l'overclock/downvolt è una questione di fortuna... ogni CPU è diversa dall'altra.

ciauz

Ciao, ho raggiunto dei buoni valori in downvolt, ma vorrei sapere gentilmente se ha senso "combatterre" per gli ultimi 0.00... volt da spremere o non serve molto.
Ora ho buoni voltaggi e buone temperature rispetto all'inizio, giusto per sapere se vale la pena lottare per ogni singolo step?
Un grazie in anticipo...

[isomen]

Originariamente inviato da Chris70

Ciao, ho raggiunto dei buoni valori in downvolt, ma vorrei sapere gentilmente se ha senso "combatterre" per gli ultimi 0.00... volt da spremere o non serve molto.
Ora ho buoni voltaggi e buone temperature rispetto all'inizio, giusto per sapere se vale la pena lottare per ogni singolo step?
Un grazie in anticipo...

Finchè rimani stabile é sempre meglio un vcore più basso, chiaramente uno 0,006 incide poco che sia in meno che in più... quindi é inutile sbattersi per così poco.

ciauz

[paolo.oliva2]

Originariamente inviato da Mister D

Ciao,
guarda che si sta facendo un po' di confusione: i 22 FDX presentati da GF sono un pp ibrido basato sui 14 FD-SOI di STmicro. Ibridi perché usano il backend del 28 shp bulk e integrano parti del 14 fd-SOI. Così ho letto su bitandchips e se vi ricordate l'utente blindwrite già all'epoca mi rispose che non era più come una volta che l'indicazione nanomentrica indicasse le reali lunghezze del gate e delle altre parti componenti il pp. Lo si fa per abbattere i costi e raggiungere le prestazioni di un nodo completo, in questo caso degli stessi 14 FD-SOI di STmicro.
IBM invece per il power 8 ha continuato a sviluppare il processo PD-SOI nella variante conosciuta come ET-SOI (Extremely thin SOI) dove il substrato è più stretto che nel normale PD-SOI. Basta cercare su google e ti vengono presentazioni in pdf di IBM stessa che spiega le differenze tra PD-SOI e ET-SOI.
GF, data l'acquisizione delle fab di IBM, produce per lei i power8 con questo pp e può accedere al suo know-how per sviluppare in proprio varianti di questo pp (chi dice per x86 visto che il power8 è una cpu RISC molto evoluta?). Che lo faccia e che poi AMD decida per questo è tutto da vedere visto che GF negli ultimi anni si è spesa poco per sviluppare lei internamente. I 14 bulk finfet che ha attualmente sono di samsung, e i nuovissimi 22 FD.SOI sono di derivazione ST. In futuro probabilmente continuerà con i 14 FD-SOI di ST o di IBM, anche perché IBM sta studiando attualmente e utilizza sia ET-SOI (ex PD-SOI) che FD-SOI. Questi due rami del SOI sono stati sviluppati per necessità diverse, gli ET-SOI (che dal prossimo nodo di IBM, 10 nm, diventeranno pure FINFET) sono sviluppati per alte potenze mentre gli FD-SOI sono sviluppati per basse potenze. Questa è la differenza.
Per quanto riguarda l'utilizzo di germanio e altri materiali IBM, come altri, hanno già allo studio diverse diverse ricerche e implementazioni sui futuri nodi SOI. Tutto, come al solito, girerà attorno al costo/beneficio. Vedremo.

Volevo chiederti una cosa:
È esatto ipotizzare che GF possa anche utilizzare la catena 22nm SOI del Power8 per AMD? Non voglio dire che produrrebbe domani, ma che se ciò fosse fattibile ma è stato escluso, vorrebbe dire che realmente AMD avrebbe alternative e nel contempo valide.

Il power8 arriva a 5GHz come click massimo, integra IVRs per il controllo del Vcore per selezionare il TDP finale (simile a Intel e AMD).

Quello che non capisco, èse proprio non mi becco un tapiro)

POWER8 comes in 4-, 6-, 8-, 10- and 12-core variants;[14][15] each version is fabricated in a 22 nm silicon on insulator (SOI) process using 15 metal layers. The 12-core version consists of 4.2 billion transistors[16] and is 650 mm2 large while the 6-core version is only 362 mm2 large.

Quel "coso" integra 4200 miliardi di transistor in 650mm2, un 8350 ne ha 1,2 miliardi in 315mm2. Se per layer sono le facce, in teoria praticamente averne 15 ridurrebbe della stessa misura la superficie del die ma anche così un 8350 avrebbe 1,2 miliardi di transistor x 15 facce = 18 miliardi, sempre anni luce da 4200 miliardi.
Per fare un esempio, da un wafer 300mm ci scappano al max 224 proci (r*r*pi=70685mm2 /315mm2 (die 8350) = 224) per un totale di 270miliardi di transistor scarsi... Anche se moltiplicarssimo per 15 facce, arriveremo a 4039 miliardi di transistor.. Cioè, manco l'intero wafer a 32nm SOI basterebbe a contenere tutti i transistor di un power8 da 650mm2 sul 22nm? Dove sto sbagliando?
E poi... Ma che cacchio di dissipazione ha per smaltire tutta quella concentrazione di TDP?

[Ren]

Originariamente inviato da Mister D

Ciao,
guarda che si sta facendo un po' di confusione: i 22 FDX presentati da GF sono un pp ibrido basato sui 14 FD-SOI di STmicro. Ibridi perché usano il backend del 28 shp bulk e integrano parti del 14 fd-SOI. Così ho letto su bitandchips e se vi ricordate l'utente blindwrite già all'epoca mi rispose che non era più come una volta che l'indicazione nanomentrica indicasse le reali lunghezze del gate e delle altre parti componenti il pp. Lo si fa per abbattere i costi e raggiungere le prestazioni di un nodo completo, in questo caso degli stessi 14 FD-SOI di STmicro.

Non è un ibrido con backend riciclato, ma semplicemente il processo 22nm di IBM con l'aggiunta del FD-SOI.

Hanno riesumato il processo di IBM, perchè non necessita del double patterning ed offre già di per se prestazioni superiori al 28nm TSMC.

L'aggiunta del FD-SOI non incede nei costi come il double patterning, inoltre è un processo HP con una buona densità, quindi adatto anche per i SOC.