[Thread Ufficiale] Aspettando ZEN

[paolo.oliva2]

Originariamente inviato da Wolfhang

Quindi per AMD non è importante che passino alla concorrenza, ma che ne parlino bene, scusa ma non lo sapevo, potevi anche dirlo prima eh!

Mi sa che proprio non hai capito nulla, ti schiarisco le ide.

In primis io non sono AMD, quindi se il prodotto che vende AMD non soddisfa il 100% delle persone, questo è un problema AMD e non mio.

Io parlo di proci con architettura BD che ho avuto, i quali hanno soddisfatto me e chi li ha comprati in base a prezzo/prestazioni. Punto.

Chi voleva più potenza ed è passato ad Intel, qual'è il problema per me? Che Intel offra più potenza, lo sappiamo tutti, ma sappiamo anche che chiede un costo/prestazioni ben superiore e quindi anche le aspettative di chi acquista sono superiori.

-----

Se vuoi parlare di architettura, dimentichi tutto il contorno che è mancato a BD, e te lo dimostro senza mettere in causa Intel, altrimenti diventa un discorso di bandiera.

Mettiamo il confronto su BD CMT e Zen SMT.
Se Buldozer in veste XV fosse portato in toto sul 14nm, si avrebbe un XV X16, a parità di TDP rispetto a Zen e pure a frequenze superiori rispetto a quelle ottenute sul 28nm. Per facilità, lasciamo XV a 4GHz.
Come è stato postato più volte, a +40% di IPC, Zen pareggerebbe in ST con BD XV a 3,2GHz, e pareggerebbe in MT sui 3,9GHz, il tutto su un BD XV a 4GHz.
Guarda le performances di Zen a 3,4GHz, sarebbero di un buon 15% inferiori rispetto a quelle di XV X16 a 4GHz... Ti basta questo per farti capire che confrontare un 8350 ad un 6900K non è un confronto architetturale, in quanto lo si dovrebbe fare a parità di silicio?

[paolo.oliva2]

Originariamente inviato da Folgore 101

Dai paolo.oliva, per favore, cerca di evitare frasi che possono scatenare i soliti conflitti.

Sono d'accordo con te, ma se io difendo BD, e mi mettono in causa che difendo AMD, chi inizia?

Edit

OMG
Ho riletto i post... mi sembrava...

Chiedo scusa a Wolfhang per la mia frase e grazie a Folgore 101 che mi ha ripreso.

[paolo.oliva2]

Originariamente inviato da gridracedriver

in realtà c'è anche un affermazione che parla del "prendere il meglio delle due architetture che avevano in casa" ovvero jaguar e vishera, insomma è tutto un insieme, le cose veramente diverse sono ad esempio il sistema di cache, il front-end e l'introduzione del SMT su tutto e non solo sulla fpu (cosa che aveva il CMT). Certo, si può dire che han potuto fare ciò che volevano

togliete l'internet a paolo oggi

non ricordo di preciso ma lo sviluppo/concetto di BD è nato nel 2007, mi pare un annetto dopo l'acquisizione di Ati è la malsana idea "Fusion"...
Zen invece metà 2012, un annetto dopo l'esordio di Zambezi e la cancellazione dei 22nm SoI di GF...

Quindi me lo sono sognato? Azzo... brutta cosa.

[Roland74Fun]

Originariamente inviato da paolo.oliva2

Sono d'accordo con te, ma se io difendo BD, e mi mettono in causa che difendo AMD, chi inizia?
[/b]

Difendo anche io il mio BD/PD.
Tante soddisfazzzzzioni...
Ovviamente con una mobo decente.

[george_p]

Certo che intervenire qui diventa una scusa per attaccare a prescindere.

Comunque Paolo, Zen da ciò che si è sempre letto tra articoli di siti seri e interviste agli autori/ingegneri dell'architettura, prende il meglio di tutto quello che ha amd nei suoi cassetti.
Ovvio che prenda molte tecnologie che hanno inserito anche su XV come banco di prova e dal 2012, con l'arrivo di Keller AMD ha pure licenziato una ventina e più di nuovi brevetti, che da qualche parte in Zen doveva usare.

[Piedone1113]

Originariamente inviato da paolo.oliva2

Quindi me lo sono sognato? Azzo... brutta cosa.

Paolo vai tranquillo che AMD tutto quello che ha potuto usare di BD lo ha fatto, e ci puoi scommettere che lo si capirà meglio con ZEN+.
Se guardiamo la cpu in se gia il ccx si richiama a BD, di sicuro zen non è un'evoluzione di BD, ne tantomeno affonda le sue radici sulla struttura cmt, ma sicuramente quando esce una nuova fuoriserie anche se un nuovo modello inedito, qualcosa mutuato dalla vecchia produzione c'è sempre (e mica si reinventa la ruota ad ogni nuova uscita).

[TheBestFix]

Ho capito, la spezzo io la monotonia del thread :

https://youtu.be/PgouHr2CrCI

[paolo.oliva2]

Originariamente inviato da Piedone1113

Paolo vai tranquillo che AMD tutto quello che ha potuto usare di BD lo ha fatto, e ci puoi scommettere che lo si capirà meglio con ZEN+.
Se guardiamo la cpu in se gia il ccx si richiama a BD, di sicuro zen non è un'evoluzione di BD, ne tantomeno affonda le sue radici sulla struttura cmt, ma sicuramente quando esce una nuova fuoriserie anche se un nuovo modello inedito, qualcosa mutuato dalla vecchia produzione c'è sempre (e mica si reinventa la ruota ad ogni nuova uscita).

Si, però io avevo postato in contemporanea zen/BD perchè mi sembrava di averlo letto, e di per sè la scelta di CMT/SMT era comunque legata all'IPC... quindi avevo collegato le due cose. Sul mio ragionamento non è che cambi granchè, perchè fare un SMT con IPC di Phenom II, sarebbe come mettersi a 90°, quindi l'alternativa era o fare CMT o non fare nulla. Il Thuban mi sembra di aver letto (il mi sembra lo metto d'obbligo, ora) che non era compatibile architetturalmente con le AVX, quindi cambiare coveva cambiare... con BD hanno speso poco per aumentare l'IPC (che da quanto so aumentare l'IPC è quello che costa di più), hanno puntato tutto sull'FO4 e sul 32nm SOI, e sappiamo come è andata.

Che riciclino delle cose è normale... ma credo che anche sto giro il silicio, o meglio la mancanza di un PP decente silicio, farà la sua parte.
Però, non credo che tutto il mondo sia sfigato tranne Intel... mi sa che giudicare il PP non fortunato sia la scusa perfetta per non affermare che Intel lo ha fatto meglio, 32nm, 22nm, 14nm.

[paolo.oliva2]

Originariamente inviato da gridracedriver

...lo sai, io credo nella tua buona fede , e spero che non sei di nuovo in delirio da malaria

Appunto perchè non ho la malaria che mi preoccupo ...
Buona fede sempre...

[Gioz]

Originariamente inviato da paolo.oliva2

Dell'esistenza del turbo a step di 25MHz, è ufficiale, ovviamente è aleatorio il funzionamento perchè si possono fare solamente supposizioni, ma aleatorio l'esistenza, quello no.

Avevo scritto che non ho competenze in merito... ma l'ho postato in termini di discussione/principio funzionamento.
Io preferisco almeno ipotizzare anche se non ho le basi, che avere le basi e parlare quando ci sono certezze per evitare brutte figure, anche perchè nel momento che si avrebbe la certezza, non sarebbe più una opinione ma una... spiegazione.

mi riferivo a tutto il discorso paolo, non intendevo dire che fosse casuale una specifica affermazione, ciò che dico è che hai mescolato concetti a caso.

quanto alla seconda parte...apprezzo il tuo impegno per analizzare cose così complesse, però se di base non si ha chiaro il funzionamento del componente elementare(e quindi suppongo anche dei vari blocchi logici) poi conseguono supposizioni che non hanno senso di esistere.
parleresti di progettare, che ne so, un motore a permanganato di potassio partendo dal presupposto che è un motore quindi basterà che girino delle cose? perché quel tuo discorso è quasi su questo livello.

[Piedone1113]

Originariamente inviato da paolo.oliva2

Appunto perchè non ho la malaria che mi preoccupo ...
Buona fede sempre...

Ps: ht Intel apporta un aumento del 5% dei transistor per singolo core a fronte di un aumento medio in mt del 18/22% delle prestazioni.
Tutto il resto è escluso.
L'uso dell'smt obbliga però ad avere core belli prestati.
Un core capace di rendere 100 su 4 software diversi porterà l'ht a rendere però in modo diverso.
Se il primo software sfrutta le caratteristiche del core al 50% delle proprie funzionalità ( magari perché usa solo 2 delle 4 alu) smt sulla stessa tipologia di software porterà un ipc del + 100% ( non vero per via delle risorse contese dai due th ed ipotizzando alu identiche e sufficiente spazio per i registri ed i puntatori).
Allo stesso modo un software che sfrutta già tutte le potenzialità del core lascerà zero risorse al secondo th ed invece che apportare vantaggio rallentano il primo th.
Un test su svariati software di diverso tempo fa portava un aumento del 2 th da un minimo del -2% (meno 2%) ad un massimo del +68%.
I software ed i core si sono evoluti e credo che si passi dal 18% di media ad un 22% ( smt a 2 vie intel).
Ma non dobbiamo credere che un +20 % di transistor portano ad un +30% di ipc, altrimenti sarebbe molto più conveniente l'approccio cmt di AMD che consente di avere core più piccoli ( stimato in circa l'85% di quello smt ) e porterebbe un aumento del +100% in mt ( considera che un core meno cicciottello avrà un ipc sul singolo th che va nel caso migliore uguale e nel caso peggiore a -20%)

[cdimauro]

Originariamente inviato da fabius21

eh se zen su 4 core raggiungesse le frequenze del 7700k e simili prestazioni e con 8 core invece le prestazione di 6900k, tutto prezzato a 300$ , secondo voi quanto ci perderebbe intel in faccia?

Assai.

E non ditemi che amd non è una onlus e non lo possa fare , visto che ipotezzando i costi della produzione è fattibile , tanto il mercato ormai è stagnato , togliendo i professionisti del rendering , a cui la potenza non basta mai per accorciare i tempi,per gli altri , la potenza per i prossimi 5/6 anni l'abbiamo. Invece se i prezzi e le prestazioni di zen saranno quelli ipotetizzati nella miglior visione , un upgrade ci starebbe visto il guadagno e il prezzo

Invece te lo dico: AMD non è una ONLUS. Lo sa anche lei che una guerra sui prezzi non potrebbe sostenerla, visto che ha bisogno di incassare, e con margini ridotti incasserebbe poco. Per questo penso che proporrà sicuramente prezzi ridotti, ma non fuori mercato, in modo da guadagnare un po' di mercato e, dunque, incassare.

cesare

ignorando la parte (ora non ricordo se sottointesa) "è come se io dicessi" , ma se ne avresti tenuto conto , non lo avresti attaccato (gratuitamente?) perchè era un "esempio!"

Possiamo dire che ha sbagliato completamente esempi?

riguardo la nomenclatura degli i7 non capisci il discorso di paolo , e parti in battaglia a spada tratta

Il discorso di Paolo è semplice: per lui i7 = 4 core / 8 thread. E s'è sentito fregato quando ha preso un portatile i7, e ha visto (POI! che era con la metà di core/thread. Solo che, per l'appunto, i7 è e rimane un'etichetta per identificare una categoria di prodotto, visto che il 6900K è anch'esso un i7, ma con 8 core / 16 thread.

le tue risposte tecniche son un piacere leggerle , anzi i vostri discorsi tecnici , ma il modo di rispondere a mò di moccioso viziato , a volte me li fan saltare di pari passo , poi li rileggo nei vari quote delle risposte tecniche e leggo le cose interessanti ma già scremate dai i modi spigolosi

Buona giornata

I modi sono spigolosi solo con certi personaggi. Personalmente preferirei, e GRADIREI AMPIAMENTE, continuare a intavolare esclusivamente discussioni tecniche, ma non posso certo passare sopra offese gratuite, come essere definito idiota (da uno che, peraltro, ha mostrato un grande acume) da uno che s'inventa di sana pianta delle cose che pretende di spacciare per vere, incluso infilarmi in bocca cose che non mi sono mai sognato di scrivere (e che sistematicamente sparisce, quando gli chiedo conto e ragione. Ovviamente).

Ma la cosa più fastidiosa è vedere il comportamento (incoerente, tra l'altro) di quelli che si sono sollevati in protesta soltanto DOPO che ho risposto, mentre di fronte alle cose di cui sopra sono rimasti bellamente in silenzio, perché evidentemente a questi diversamente onesti sta benissimo così.

Se ci fosse una moderazione funzionante non avrei alcun problema a rimanere in riga: mi limiterei ai meri contenuti tecnici, e a usare il testo Segnala, attendendo l'intervento del moderatore.

Quando si rifarà vivo e metterà uno stop agli OT et similia, non avrò nessunissimo problema a ritornare nei miei ranghi.

E adesso spero che si possa continuare tranquillamente senza finire come l'altro ieri.

Originariamente inviato da bjt2

Secondo me il secondo spoiler ha sbagliato ad etichettarlo ed è la versione "ufficiale".

No, gli spoiler sono corretti: AVX-2 e AVX. Niente SSE.

Te ne accorgi per le istruzioni che hanno V come prefisso. Mentre le equivalenti SSE non hanno questo prefisso.

Ma potrebbe darsi che la 2.78A abbia comunque delle AVX. Bisogna vedere se ci sono istruzioni AVX dentro.

No, ha solo le SSE: basti vedere le differenze prestazionali del codice compilato per AVX. Se usi le AVX, non usi le SSE; e viceversa. Da cui le relative differenze prestazionali.

Inoltre INTEL ha le FMA3 al massimo.

Sì, e infatti ci sono solo quelle.

Le FMA4 le aveva AMD.

Aveva, appunto: Zen non le ha, e implementa le FMA3. Quindi è una micro-architettura (& ISA) molto simile a quella Intel.

Non sono molto aggiornato su questo, ma quindi le FMA3 sono distruttive solo sulle FMAC, che hanno 3 parametri di input e quindi non distruttive sulle operazioni "Normali"?

Per fare chiarezza, le FMAC sono state introdotte soltanto con FMA3/4, e usano 3 o 4 operandi in totale, a seconda quale delle due versioni.

Ovviamente le FMA4 sono più flessibili perché consentono di specificare 3 sorgenti diverse per i dati da usare per le (due) operazioni concatenate. Ma è una flessibilità relativa, perché comporta una complicazione a livello di implementazione della microarchitettura, visto che in genere prevede un massimo di 2 sorgenti e una destinazione. Inoltre l'FMAC è, per definizione, un'operazione di accumulazione, per cui è ovvio nonché sensato che lo stesso registro sia usato come una delle sorgenti e infine come destinazione; cioé esattamente come funzionano le FMA3.

Questo per le FMA, che sono operazioni un po' particolari, ma devo dire che ce ne sono anche altre operazioni ternarie (con 4 operandi), sebbene siano una sparuta minoranza.

Tutte le altre sono operazioni binarie (e non distruttive: hanno 3 operandi), o unarie (e non distruttive: 2 operandi).

Ovviamente le SSE non possono godere di questi vantaggi, visto che sono quasi sempre con un operando in meno, e dunque spesso distruttive. Il che obbliga in diversi casi a far uso di operazioni extra di "move" (vettoriali), con aumento della densità del codice nonché decadimento prestazionale (mitigato dalla move elimination, per chi la implementa).

Non ho capito... Load-store forwarding?

Sì, esatto.

Originariamente inviato da paolo.oliva2

Vedi... da 7 anni a sta parte le solite frasi che sento sono: "AMD si, può recuperare, ma però non deve vedersela con l'architettura X, ma quando uscirà ci sarà l'architettura Y che avra +15% di IPC e bla bla bla". Non sono sempre illazioni? Che cambia? Si sparano cose sul nulla assoluto. Ti Ricordi o no quando si diceva che Zen non avrà a che fare con Broadwell ma ci sarà Skylake che avrà 10-15% di IPC in più? Siamo nell'era SkyLake... dov'è tutta sta gran potenza in più?

Qualcuno ha postato un link in cui si valutano Broadwell, Broadwell-E, e Skylake in ambito gaming: è lì che si vede la potenza in più di cui sopra. Ed è soltanto un esempio.

Non erano allora sempre illazioni? Che cambia se io dico se Zen avrà 4GHz di frequenza?

Siete nella stessa barca, infatti.

Originariamente inviato da george_p

Lo so che le frequenze pubblicate sono quelle a default, ma è più corretto specificare nella tabella/grafico quale effettiva frequenza di funzionamento è utilizzata nel benchmark.
Perché di test realizzato in un modo si parla e così è giusto venga riportato nei grafici che sono sempre quelli di maggiore attenzione da parte di chi legge.

Concordo. D'altra parte quel sito funge più che altro da click-baiting, per cui si vede che avevano fretta di sparare la notizia... oops. fake.

Originariamente inviato da paolo.oliva2

Per i Vcore esagerati, un conto credo che sia fino a ieri con TDP predittivo,

Dove l'hai letto questo "TDP predittivo"?

Originariamente inviato da Veradun

Il + ha lo stesso significato del tuo e del mio "almeno". Vuol dire almeno 3.4. Forse di più, forse no. Quindi la certezza è a 3.4.

*

Originariamente inviato da bjt2

https://www.reddit.com/r/Amd/comment...e_i77700k_and/

Confermato che era un fake (dal moderatore di Baidu).
E' un E5 2660 (Xeon?).
Il tizio è un rivenditore e non può avere Ryzen.
Il post è stato cancellato.

edit:
http://www.overclock.net/t/1617227/a...#post_25723175

Qui il post di un tizio che spiega chi è il postatore di fake...

Ottimo: così si evita di sprecare tempo per della spazzatura.

Originariamente inviato da bjt2

Ho trovato un'altra presentazione di Zen, penso che il tizio sia diverso, del primo settembre... Occhio che non ci sono i sottotitoli ed ovviamente è in inglese... Tra l'altro non so come abbia avuto questo link. Sotto youtube mi dice che "Il video non è in elenco. Fai attenzione e rifletti bene prima di condividere."

https://www.youtube.com/watch?v=Ln9WKPEHm4w#t=01h01m45s

A volte quando rivedi le cose capisci meglio... O forse sarà quello che ha detto questo tizio...

Le slide si capiscono meglio con questa spiegazione.

In questo punto https://youtu.be/Ln9WKPEHm4w?t=1h16m29s inizia la slide sulla unità di decoding...

Notato niente? Beh all'inizio nemmeno io...

Tra la microop queue e il dispatch si frappongono lo stack memfile e la microcode rom. Questo che vuol dire?

Partiamo dallo stack memfile. Qui nessuna sorpresa. Questa unità filtra e traduce le microop, cancellando quelle che non servono, perchè gestite all'interno e modificando quelle che dipendono dallo stack. Inoltre fa anche lo store to load forwarding, tracciando gli store e poi non spiega bene, ma comunque è chiaro che è fatto a livello di dispatch...

Le istruzioni cancellate sono quelle di "move".

Passiamo alla microcode rom. Che diavolo ci fa qui? Se vediamo nella slide del decoding, dice che può decodificare 4 istruzioni, senza mai specificare se semplici, doppie ecc... Visto dove è messa la unità microcodice, io suppongo che i decoder, per le istruzioni microcodificate, forniscano semplicemente un entry point nella microcode rom, con annessi registri e immediati decodificati e poi a questo stadio le microop vengano effettivamente sparate... Anche nella uop cache c'è una sola uop che contiene solo il puntatore nella microcode rom!

Così si occupa pochissimo spazio nella uop cache e nella microop queue e i decoder non sono bloccati dalle istruzioni microcodificate, ma magari tradotte in un solo ciclo e magari fino 4 per ciclo anzichè una!

L'uovo di colombo!

Peccato che funzioni esclusivamente con istruzioni microcodificate.

Nel caso di AMD, finora (non sappiamo se Zen cambierà, ma non credo, visto che è un progetto consolidato) si tratta di istruzioni che richiedono più di 2 MOP, che non sono comuni, e anzi a livello di esecuzione sono abbastanza rare.

Se ricordi, tuttodigitale aveva postato una bella immagine di Intel con delle statistiche sulla tipologia di istruzioni eseguite, e il 99% (se non ricordo male) non erano microcodificate.

Dunque il risparmio con questo nuovo meccanismo c'è sicuramente, ma nel mondo reale non incide, visto che è per lo più per roba legacy (e pochissimo utilizzata).

Originariamente inviato da bjt2

https://youtu.be/Ln9WKPEHm4w?t=1h20m04s

Qui se ho capito bene dice che la coda di ritiro FP è indipendente e separata da quella INT... Questo vuol dire che può ritirare 8+8=16 istruzioni per ciclo, contro le 8 di skylake...
Qualcuno che capisce bene l'inglese può dare un ascolto od ho le travvegole?

All'inizio, quando c'era l'overview generale, ha detto che poteva ritirare 8 uop (non istruzioni). E questo era il totale (come da slide, peraltro).

Successivamente ha detto che lo potevano fare indipendentemente i due blocchi intero e FPU. Quindi parrebbe un 8+8.

Solo che mi pare un po' esagerato, visto che non sono certo scenari comuni quelli in cui si possano superare gli 8 retire.

EDIT: poi ho capito perchè dicono 20MB di cache. La cache L3 ha i tag anche di tutti i dati nelle altre cache L2. Se un core richiede un dato che non è nella L3 ma in una L2 di un altro core, questo viene spedito core to core... Quindi è come fossero 16+4MB di cache con 4 MB più veloci e 16 più lenti...

Com'è ovvio che sia.

[cdimauro]

Originariamente inviato da paolo.oliva2

Quindi... a parte che che ci avevi beccato in dei punti... praticamente Keller... quanto ha stravolto, cosa ha stravolto e eventualmente quale potrebbe essere il range di guadagno. E' possibile che qualche cosa di tutta sta roba ancora non sia implementata e magari ci sia qualche worck-around?

La roba non implementata (per questioni di tempo e/o transistor budget) finirà in Zen+.

I work-around si usano per i bug.

BD e Zen si dice che avevano lo stesso sviluppo iniziale,

Non l'ha detto mai nessuno, e il loro sviluppo è temporalmente ben diverso.

Originariamente inviato da techfede

Dice "the 8-wide retire is independent of integer and floating point".
Detta così sembra che la coda di ritiro 8-wide è indipendente da quella int e fp, ma non so se ha senso
Probabilmente ha più senso come hai detto tu, però diciamo che non si è espresso bene nemmeno lui, se è quello che voleva dire

Già. IMO si potrebbe interpretare che la coda di ritiro pesca indipendentemente da tutte e due. Cosa che, tra l'altro, si sposerebbe perfettamente con la slide (come si può vedere, attinge senza costrizioni da ambo i macro-blocchi) e con quello che lui aveva detto all'inizio.

Originariamente inviato da bjt2

Comunque ha senso, perchè in SMT è partizionata. 4 per thread mi sembrano poche...

Hai detto anche tu che le MOP di AMD sono molto dense, e che spesso si mappano 1:1 con le istruzioni di provenienza.

Ricorda pure che il limite del decoder di Zen è di 4 istruzioni per ciclo di clock, ma per un solo thread alla volta.

E che la micro-op queue invia al massimo 6 uop per ciclo di clock ai due dispatcher.

Per cui una retire 8-wide mi sembra ben dimensionata alla scopo. Mentre il doppio è sicuramente molto esagerata.

Originariamente inviato da bjt2

Su anand comunque hanno fatto notare che il tizio intel alla fine, a parte che non ha manco ringraziato, ma era un po' nervoso e "tossiva" per schiarirsi la voce spesso...

Nervoso non mi è parso proprio. Un colpetto di tosse ci può anche stare.

Poi la domanda l'ha fatta (reiterata) sulla cache L3, che non mi pare offra prestazioni migliori di quella Intel. Dunque non aveva motivo d'esser nervoso.

Sarà che lavora proprio in quell'ambito, e voleva chiarire quel dettaglio.

Originariamente inviato da paolo.oliva2

Boh... oggi ho qualche neurone che mi lavora in più (o in meno)... mi sono venuti dei dubbi.

Cioè... l'FO4 può ottimizzare il consumo tra il gioco IPC * Frequenza nel risultato della medesima potenza.
fin qui ho capito... ma nel risultato comunque le unità logiche arrivano comunque a consumare, nel senso che nella stessa unità di tempo o in un modo o nell'altro risolvono le stesse operazioni.
Ora... evitiamo commenti perchè faccio un esempio, Zen potrebbe arrivare allo stesso valore di istruzioni elaborate con una frequenza maggiore ma con un IPC minore rispetto al 6900K, e magari consumando un po' meno per via che l'FO4 ottimizzerebbe il cosumo.
Però le unità logiche comunque elaborano gli stessi dati, quindi comunque il consumo non può essere molto diverso... e se il silicio 14nm Intel è migliore del 15% di quello GF, come cacchio fa Zen ad ottenere potenze simili ma addirittura consumare meno?
Possono tutti sti canali avanti e indietro e parallelli in qualche modo ridurre i transistor necessari? In fin dei conti le info di Zen lo danno 170/180mmq vs un 6900K che è circa 200mmq...

Si tratta di microarchitetture diverse: ci saranno scenari in cui va meglio l'una, e viceversa.

E finché non avremo altri, tanti, test diversi, non sapremo come si comporterà Zen e quale sarà di conseguenza la sua efficienza.

Originariamente inviato da Piedone1113

Considera che la tecnologia Core è nata sul 45nm, ed ormai è vecchia ed ha bisogno di una profonda revisione su questi pp ( anche se Cesare non è d'accordo) mentre Zen è nata per il 20nm, cucita su misura, teoricamente più efficiente.

Non sono d'accordo perché ciò che conta è il funzionamento della micro-architettura. E qui non c'entra la nanometria, se non per i risvolti di cui, in ogni caso, una micro-architettura trae automaticamente vantaggio (SE c'è vantaggio).

Detto in altri termini, su un processo produttivo nuovo la stessa micro-architettura consente di raggiungere prestazioni migliori, senza essere stata pensata appositamente per quel nuovo processo.

Originariamente inviato da paolo.oliva2

Capito a grandi linee. In teoria il nuovo salto di Zen che sarebbe sul 7nm ma mi sembra 14 sarebbe ancora "compatibile".
Quindi KabyLake dovrebbe essere ancora sulla vecchia ottimizzazione, ma sarebbe probabile che con il salto al 10nm Intel cambi qualche cosa?

Coi 10nm Intel proporrà anche una micro-architettura un po' diversa da Kaby Lake.

Originariamente inviato da george_p

Scusa, ma ogni tanto ne leggo una nuova davvero.
Dove e chi dice che BD e Zen avevano lo stesso sviluppo iniziale?

Ho sempre letto che BD ha avuto uno sviluppo lento, ma leeento, così lento che il caro Meyer ci ha messo anni per farlo uscire e il risultato è stato a dir poco penoso.

Zen nasce per far retromarcia da un prodotto che per amd si è rivelato ancora più fallimentare di una architettura, quella phenom derivante dall'athlon, che a parte il silicio 45 non ha mai potuto competere con la concorrenza per il solo motivo di testardaggine dei dirigenti a non voler implementare il proprio SMT, tecnologia che era già allo studio dall'epoca degli athlon.

Che Zen prenda tutto quello che di buono ha realizzato AMD e dai suoi millemila brevetti è risaputo, che Zen sia stato sviluppato assieme a BD è cosa che non ho mai letto.
Poi se vogliamo parlare di nomi, ok, ma un conto è l'architettura in se e un conto è un nome che puoi dare a qualunque progetto a prescindere dal tipo e dal tempo.

*

Originariamente inviato da gridracedriver

bella domanda
mi sa che è uno dei suoi misunderstanding

*

Originariamente inviato da Wolfhang

Ormai Paolo pur di difendere Bulldozer non sa più cosa inventarsi....
AMD stessa ha dichiarato che lo sviluppo di ZEN è iniziato nel 2012......una nuova architettura a pochi mesi dal rilascio di Bulldozer, richiamando in fretta e furia Jim Keller.......chissà come mai......

*

Originariamente inviato da paolo.oliva2

Quello che hai postato è in contraddizione con quello che ho scritto?
Se poi vuoi metterla a bandiera, tipo AMD è corsa all'SMT di Intel, io non penso... visto che da quanto sembra in 2 anni AMD è riuscita a fare di più di quanto fatto dalla tua azienda in 15... magari l'allievo supera il maestro?

AMD era ENORMEMENTE in ritardo, causa Phenom prima e Bulldozer poi: è OVVIO che con Zen sia stata costretta a fare i salti mortali per cercare di essere nuovamente competitiva.

Adesso se uno a lavoro si fa una gran panzata di sonno e poi si risveglia e si sbraccia per recuperare il da fare, gli danno pure il premio produttività? Non mi pare...

Originariamente inviato da Wolfhang

La mia azienda?
Per tua conoscenza ho comprato diverse azioni AMD.....guarda caso dopo l'annuncio di Zen!

Io ho perso le mie di Intel, ormai.

Originariamente inviato da Phopho

Ma è diventato Paolo VS tutti?

Paolo, tra tutte le cose che ho sentito l'unica della quale sono graniticamente sicuro che sia uscita dalla bocca di Lisa Su è che con Zen sono partiti da un foglio bianco facendo tesoro (ovviamente) degli errori e delle intuizioni corrette passate ma comunque partendo da zero.

*

Originariamente inviato da paolo.oliva2

Quindi me lo sono sognato? Azzo... brutta cosa.

Mica è la prima volta...

Se non sei sicuro di una cosa, è meglio che eviti di riportarla. Oppure, meglio ancora, cerca qualche fonte a sostegno, così ti levi il dubbio.

Ed elimini alla radice i problemi.

Originariamente inviato da paolo.oliva2

Il Thuban mi sembra di aver letto (il mi sembra lo metto d'obbligo, ora) che non era compatibile architetturalmente con le AVX, quindi cambiare coveva cambiare...

Non c'è nulla di incompatibile a priori. Ci sono soltanto i costi per realizzare l'implementazione. Le AVX possono costare poco o molto a seconda degli obiettivi prestazionali e/o di transistor e/o di consumi, ma un'implementazione semplice (e che ricicla tantissimo dall'esistente implementazione di SSE) è possibilissimo farla.

Che riciclino delle cose è normale... ma credo che anche sto giro il silicio, o meglio la mancanza di un PP decente silicio, farà la sua parte.
Però, non credo che tutto il mondo sia sfigato tranne Intel... mi sa che giudicare il PP non fortunato sia la scusa perfetta per non affermare che Intel lo ha fatto meglio, 32nm, 22nm, 14nm.

Non mi pare che Intel se la sia goduta nel passaggio ai 22nm prima, e soprattutto i 14nm dopo. E coi 10nm è, nuovamente, in ritardo...

[tuttodigitale]

Originariamente inviato da george_p

Ho sempre letto che BD ha avuto uno sviluppo lento, ma leeento, così lento che il caro Meyer ci ha messo anni per farlo uscire e il risultato è stato a dir poco penoso.

lo sviluppo di ZEN non è che sia stato molto più veloce......sono passati più di 4 anni....e anche k8, il progetto Hammer, ci sono voluti quasi 6 anni per avere il primo prodotto commerciale.
fermo restando che BD con il silicio di Intel avrebbe probabilmente fatto meglio di SB....di questo ne sono certo.

[Pozhar]

Originariamente inviato da cdimauro

...
su un processo produttivo nuovo la stessa micro-architettura consente di raggiungere prestazioni migliori, senza essere stata pensata appositamente per quel nuovo processo.

Per prima cosa, sempre impeccabile

venendo a noi, avrei una curiosità che nessuno fino adesso a cui l'ho chiesto mi ha saputo rispondere con esattezza e precisione. E quindi chi meglio di te in questo caso.

Ne approfitto allora per chiederti delle delucidazioni in merito al seguente quesito:

Parto col fatto che so che in linea teorica un affinamento al pp a parità della stessa architettura come ad esempio nel caso di sky e kaby non apporta un miglioramento dell'ipc.

La mia domanda e curiosità (e come dicevo a cui non ho avuto mai una risposta concreta), è: prendendo come riferimento ad esempio il socket 775 (non voglio prendere come esempio architetture troppo vecchie) e più precisamente le cpu Core 2 Quad Q9x50 (Yorkfield) se ipoteticamente senza modificare nulla, fosse possibile portare questa architettura all'attuale pp (14nm) credo che ci siano miglioramenti in molti aspetti, in primis nei consumi etc... ma quello che m'interessa sapere, è: anche all'ipc?

Per dire un Q9650 a 14nm in questo aspetto (ipc) andrebbe uguale al modello nativo a 45nm o migliorerebbe? E se si, facendo un rapido calcolo a spanne, di quanto?

Ti ringrazio anticipatamente per tutto

[george_p]

Originariamente inviato da tuttodigitale

lo sviluppo di ZEN non è che sia stato molto più veloce......sono passati più di 4 anni....e anche k8, il progetto Hammer, ci sono voluti quasi 6 anni per avere il primo prodotto commerciale.
fermo restando che BD con il silicio di Intel avrebbe probabilmente fatto meglio di SB....di questo ne sono certo.

Se conti da quando è entrato Keller a quando è uscito si parla di soli 3 anni e non 4, il resto è dovuto alla realizzazione su silicio.
Aggiungerei a sfavore i pochissimi soldi di AMD in quest'ultimo quasi quinquennio e alla crisi del mercato pc, elementi tutti che all'epoca di BD rappresentavano invece un vantaggio per l'azienda (più soldi da investire e un mercato pc desktop decisamente molto più florido rispetto all'ultimo triennio).

[Gioz]

Originariamente inviato da Pozhar

Per prima cosa, sempre impeccabile

venendo a noi, avrei una curiosità che nessuno fino adesso a cui l'ho chiesto mi ha saputo rispondere con esattezza e precisione. E quindi chi meglio di te in questo caso.

Ne approfitto allora per chiederti delle delucidazioni in merito al seguente quesito:

Parto col fatto che so che in linea teorica un affinamento al pp a parità della stessa architettura come ad esempio nel caso di sky e kaby non apporta un miglioramento dell'ipc.

La mia domanda e curiosità (e come dicevo a cui non ho avuto mai una risposta concreta), è: prendendo come riferimento ad esempio il socket 775 (non voglio prendere come esempio architetture troppo vecchie) e più precisamente le cpu Core 2 Quad Q9x50 (Yorkfield) se ipoteticamente senza modificare nulla, fosse possibile portare questa architettura all'attuale pp (14nm) credo che ci siano miglioramenti in molti aspetti, in primis nei consumi etc... ma quello che m'interessa sapere, è: anche all'ipc?

Per dire un Q9650 a 14nm in questo aspetto (ipc) andrebbe uguale al modello nativo a 45nm o migliorerebbe? E se si, facendo un rapido calcolo a spanne, di quanto?

Ti ringrazio anticipatamente per tutto

se l'architettura rimane del tutto invariata allora le operazioni che è in grado di eseguire nel singolo ciclo sono potenzialmente le stesse.

[Pozhar]

Originariamente inviato da Gioz

se l'architettura rimane del tutto invariata allora le operazioni che è in grado di eseguire nel singolo ciclo sono potenzialmente le stesse.

E su questo ci siamo. Infatti la mia conclusione è quella.

E' che m'intessa sapere in modo più approfondito/esaustivo con qualche calcolo/ formula etc.. del perché. sia in caso affermativo che in caso contrario.
cioè se è spiegabile e fosse possibile in qualche modo differente...

[tuttodigitale]

Originariamente inviato da paolo.oliva2

Il Thuban mi sembra di aver letto (il mi sembra lo metto d'obbligo, ora) che non era compatibile architetturalmente con le AVX, quindi cambiare coveva cambiare... con BD hanno speso poco per aumentare l'IPC (che da quanto so aumentare l'IPC è quello che costa di più), hanno puntato tutto sull'FO4 e sul 32nm SOI, e sappiamo come è andata.

costato poco BD? BD che io sappia è costato molto più di ZEN. Non si è trattato di aumentare semplicemente le frequenze....ma anche di mantenere a livello decente l'ipc (e il CMT viene in soccorso, raddoppiando alcune risorse per thread, che mai sarebbero state raddoppiate con un dual core puro), anche perchè non si era affatto messo in discussione che le prestazioni nel ST calassero,....anzi era stato pubblicizzato un +50% a dispetto dei soli 33% core in più, nonostante la penalità del CMT... l'obiettivo (maggiori prestazioni ST) è stato raggiunto solo confrontando k10 sullo stesso silicio

Infatti nonostante il fatto che sia presente una sola FP, 4 decoder vs 6 decoder, un modulo BD è grande esattamente quanto 2 core k10 (che sono straordinariamente piccoli paragonati a quelli di SB), segno che i core sono stati riempiti di logica.

d'altra parte il fatto che secondo una slide il consumo di ZEN è equiparabile a quella di XV, che però è su un processo planare, la dice lunga su quanto il connubio finfet-ZEN sia imprescindibile....probabilmente, il primo con XV non mostrerebbe il suo massimo, il secondo farebbe addirittura peggio di XV su un processo planare.

[Gioz]

Originariamente inviato da Pozhar

E su questo ci siamo. Infatti la mia conclusione è quella.

E' che m'intessa sapere in modo più approfondito/esaustivo con qualche calcolo/ formula etc.. del perché. sia in caso affermativo che in caso contrario.
cioè se è spiegabile e fosse possibile in qualche modo differente...

immagina un diagramma di flusso in cui ogni quadro e livello è un blocco logico o un'insieme di blocchi, se il diagramma non cambia quello che permette di fare utilizzandolo si mantiene inalterato.
poi la sua realizzazione fisica può avere dei limiti, e quindi non necessariamente essere superiore ad un'altra o avere vantaggi tali da risultare necessariamente preferibile.