[Thread Ufficiale] CPU Zen 14/12/7nm: AMD Ryzen!

[paolo.oliva2]

Originariamente inviato da mikael84

Nel desktop Paolo, non puoi fare 4 + 8 core in due CCX, non avrebbe alcun senso.
1 CCDb= 8 core + 32mb l2
1 CCDc= 16 core +32mb l2 (2 CCX da 8 +16 x2).

Una combo da 4 core + 8, comporterebbe un CCD da 2 CCX 4 + 16mb ed 8 da 16mb.
Ti ritroveresti un 8700x all'interno del CCD, 4 core che accedono a 16mb e 8 a basso clock. E' completamente no sense.
Il desktop segue Epic, ed è pensato principalmente per l'IPC, ed il sottosistema cache, non al puro calcolo. E' diverso dal mobile.

Inoltre un 8950x, si ritroverebbe 8 core veri è 16 che clockano molto meno.

L'avrebbero battezzato 8960X in rete, non 8950X.
Io dai rumor che trapelano vedo Zen5 ibrido sul mobile con RDNA 3.5, idem per il desktop (ma silenzio di tomba sullla parte X86).
AMD sono 15 anni circa che ha la memoria video e CPU condivisa... quindi se vuol fare un APU corposo parte iGPU (e per le slide pare di si, visto 70W assegnati per la parte video, e questo è anche per il desktop), potrebbe pure dotare l'APU di memoria dedicata, e visto che AMD sono 15 anni circa che ha la memoria X86/video condivisa, non escluderei delle innovazioni.

Zen 5 desktop, dovrebbe rimanere inalterato, ma con tutto il front end rivisto, decode, cache l2, probabilmente unificata in stile l3, l1 2x a doppia banda. Non mancherà ovviamente il supporto a memorie più spinte 1:1.

Questo è il core, che tra normale e C è inalterato tranne la L2 che nel C è condivisa.

I core Intel sono diversi, li ti basta solo aggiungere gruppi di cluster da 4 core e via. Quelli servono solo per MT e non in tutti i campi vanno bene. Infatti sapphire, non li usa di certo, non gestiscono AVX.

I core E Intel con Alder/Raptor li ha messi per puro marketing, inutile girarci attorno, perchè l'implementazione ibrida Intel tecnicamente ha più da perdere che da guadagnare, e ad anni luce dall'efficienza che doveva ottenere (meglio di AMD con core normali). Non è un caso che l'ibrido Arrow poggi su core con ISA uguale, PROPRIO COME AMD (ORA).

A me pare un attimo forzato che l'ibrido Intel di Arrow andrà perfetto per il desktop e l'ibrido AMD non va bene focalizzando solamente sul CCX/L3 attuali.

P.S.
Tra parentesi, visto la serie Zen2/Zen3 G pare morta con Zen3, ma visto che era molto richiesta, è plausibile che verrà rimpiazzata da versioni mobili adattate al socket AM5... ma visto che nel mobile pare sia tutto ibrido, cosa importerebbe? Che rifaccia in toto tutto l'RD per un 8050 G da desktop senza ibrido, mi parrebbe inutile.
Per intenderci... questo è uno screen delle ultime ore... un APU FP8 45W TDP.



Questo lo adatti al socket AM5 et-voilà che hai un Zen5 G per AM5.

https://wccftech-com.translate.goog/..._x_tr_pto=wapp

[xk180j]

ammettiamo che i 16 core c occupino lo stesso spazio degli 8 standard, trattandosi sostanzialmente della stessa architettura mi sembra ovvio che la frequenza dei core c debba essere di gran lunga più bassa.in mt potrebbe essere più performante( 16vs 8) ma si tratta di capire di quanto in rapporto alla diminuzione di frequenza.
aggiungo un'altro elemento il tdp a170w: con un'integrata 24 0 32 core (16x2) le frequenze devono essere necessariamente bassa per rientrarci

[paolo.oliva2]

Originariamente inviato da xk180j

ammettiamo che i 16 core c occupino lo stesso spazio degli 8 standard, trattandosi sostanzialmente della stessa architettura mi sembra ovvio che la frequenza dei core c debba essere di gran lunga più bassa.in mt potrebbe essere più performante( 16vs 8) ma si tratta di capire di quanto in rapporto alla diminuzione di frequenza

Tutto dipende dal targhet di potenza che si vuole raggiungere.

Se prendessimo un 5950X, 142W PPT, raddoppiare il numero di core (e quindi anche l'area), avrebbe poco senso perchè di suo il 5950X è già efficiente (consumo massimo inferiore al 5800X X8).
Se prendiamo invece il 7950X, 230W PPT, le cose cambierebbero e tanto, perchè rispetto al 7950X3D, i consumi aumentano del 36% con un aumento prestazionale da 0% a max 10%.
Ma nei 2 esempi sopra si avrebbe un raddoppio delll'area, mentre con il core C saremmo a pari area.

Io comunque la farei molto più semplice, perchè se sintetizziamo cosa è avvenuto nel desktop, abbiamo una Intel che ha aumentato i consumi con Alder e Raptor, ed AMD che a sua volta ha overcloccato Zen4 per non aumentare il core-count, ed ora avremo Intel che aumenterà il core-count del 14700.

Zen5 può anche rispettare l'attesa del +20%/+30% di IPC del core, ma senza un aumento del core-count (perlomeno a fascia) (+17% del 14700K), non ha neppure il margine per tornare ai livelli di efficienza di Zen3 perchè ciò "costerebbe" un ulteriore -10%. E comunque Zen5 si scontrerà con Arrow a fine 2024, ed è plausibile che Intel non rinuncerà di certo all'OC dalla casa se in deficit prestazionale.

Cosa c'è di più semplice di aumentare il core-count senza aumentare l'area del die? Tra l'altro ciò offrirebbe un refresh Zen5 su un piatto d'argento... perchè AMD potrebbe centellinare la frequenza/TDP di Zen5 ibrido che si scontra con Raptor Refresh ed aumentarla in un 2° tempo (refresh) con Arrow.
In fin dei conti l'utilizzo desktop è incentrato ad avere quei 4 core super-performanti in game (il resto basta ed avanza per i TH secondari) e il funzionamento in MT con il max dei core. Un Zen5 ibrido con 4 core normali e 8 core C centrerebbe in pieno il requisito di aumentare il core-count senza aumento dell'area e sarebbe perfetto per l'utilizzo desktop con tutti i core con lo stesso ISA.
Il discorso del CCX limitato a X8 è ciò che vediamo su Zen3/Zen4, come lo era il CCX X4 con Zen2. Vogliamo credere che AMD con tutti gli interventi fatti su Zen5 non abbia anche affrontato come condividere una L3 con più di 8 core, tra l'altro migrando verso l'ibrido e con un Epyc Zen4C che già utilizza Chiplet X14/X16?

[WarSide]

Originariamente inviato da xk180j

ammettiamo che i 16 core c occupino lo stesso spazio degli 8 standard, trattandosi sostanzialmente della stessa architettura mi sembra ovvio che la frequenza dei core c debba essere di gran lunga più bassa.in mt potrebbe essere più performante( 16vs 8) ma si tratta di capire di quanto in rapporto alla diminuzione di frequenza.
aggiungo un'altro elemento il tdp a170w: con un'integrata 24 0 32 core (16x2) le frequenze devono essere necessariamente bassa per rientrarci

"di gran lunga" non direi, l'aumento di tdp non e' lineare con l'aumento della frequenza. IMHO basterebbe 1GHz in meno per permettere a 16 core di lavorare allegramente come 8core del 7950X. Basta vedere come performa il 7950X in eco mode (65W) per farsi un'idea.

[mikael84]

Originariamente inviato da xk180j

ammettiamo che i 16 core c occupino lo stesso spazio degli 8 standard, trattandosi sostanzialmente della stessa architettura mi sembra ovvio che la frequenza dei core c debba essere di gran lunga più bassa.in mt potrebbe essere più performante( 16vs 8) ma si tratta di capire di quanto in rapporto alla diminuzione di frequenza.
aggiungo un'altro elemento il tdp a170w: con un'integrata 24 0 32 core (16x2) le frequenze devono essere necessariamente bassa per rientrarci

Al momento per mantenere il TDP uguale a quello di genoa, gli hanno tarati a -16,5%.
I core c, grazie alla rimodulazione delle aree grige e della densità sono buoni per il calcolo, ma pessimi per desktop, in quanto oltre al clock, la distribuzione in più CCX, accedono tutti alla stessa cache l3, che rimane inalterata.

[paolo.oliva2]

C'è una cosa che non riesco a comprendere.

https://www-techpowerup-com.translat..._x_tr_pto=wapp



Questo è il chiplet


e questo il CCX


Perchè ha 12 canali DDR5?

Faccio un riassunto.

X64 Zen2, 8 chiplet con 2 CCX X4 ciascuno, le L3 erano collegate tramite IF, 8 canali DDR (quindi 1 canale a hiplet)
X64 Zen3, 8 chiplet con CCX X8 ciascuno, 8 canali DDR (quindi 1 canale a chiplet)
Zen4 è un X96, 12 chiplet con CCX X8, 12 canali DDR (quindi 1 canale a chiplet).

Zen4C ha 128 core totali, con 8 chiplet X16 suddivisi in 2 CCX X8 + L3.

Ora... se si ripete lo schema di 1 canale DDR a chiplet, sarebbe un 8 canali, se si applicasse 1 canale a CCX ne dovrei avere 16.
Ma sono 12 canali... perchè?

AMD Zen 4c Non un E-core, il 35% più piccolo dello Zen 4, ma con IPC identico.
AMD martedì (13 giugno) ha lanciato il processore per server di elaborazione ad alta densità EPYC 9004 "Bergamo" da 128 core/256 thread e, con esso, ha debuttato la nuova microarchitettura della CPU "Zen 4c". Si è parlato molto dello Zen 4c nel periodo precedente al lancio di ieri, come le voci secondo cui si tratta di un core Zen 4 "lite" con una minore potenza di elaborazione dei numeri, e quindi un IPC inferiore, e che Zen 4c è la risposta di AMD. alle architetture E-core di Intel, come "Gracemont" e "Crestmont". Si scopre che non è né una versione lite dello Zen 4, né un E-core, ma una versione fisicamente compattata del core Zen 4, con lo stesso meccanismo di elaborazione dei numeri.

Per prima cosa: Zen 4c ha lo stesso IPC di Zen 4 (ovvero prestazioni a una determinata velocità di clock). Questo perché il front-end, la fase di esecuzione, il componente di caricamento/archiviazione e la gerarchia della cache interna sono esattamente gli stessi. Ha la stessa coda di caricamento profondo da 88, coda di archiviazione profonda da 64, la stessa cache da 675.000 µop, la stessa identica larghezza di emissione INT+FP di 10+6, lo stesso esatto file di registro INT, lo stesso scheduler e latenze di cache. Le cache L1I e L1D hanno le stesse dimensioni di 32 KB di "Zen 4", così come la cache L2 dedicata, da 1 MB.

L'unica cosa che è cambiata è che la cache L3 effettiva per core è stata ridotta a 2 MB, dai 4 MB del CCD "Zen 4" a 8 core. Mentre il normale CCD "Zen 4" a 8 core ha otto core "Zen 4" che condividono una cache L3 da 32 MB, il nuovo CCD "Zen 4c" a 16 core AMD introdotto con "Bergamo" vede il chiplet racchiudere due CCX a 8 core (complessi core CPU), ciascuno con 16 MB di cache L3 condivisa tra gli 8 core del CCX. A questo proposito, la cache di ultimo livello e l'organizzazione del core della CPU del CCD "Zen 4c" presentano alcune somiglianze con il CCD "Zen 2" (che utilizzava due CCX a 4 core).

La cosa interessante è che il CCD "Zen 4c" a 16 core non è il primo prodotto AMD di questa generazione con una cache di ultimo livello per core inferiore. Il silicio APU "Phoenix" utilizzato nei processori mobili Ryzen serie 7040 vede otto core "Zen 4" condividere una cache L3 da 16 MB. Per carichi di lavoro di calcolo pesanti con un ingombro di memoria inferiore, "Zen 4c" offre prestazioni identiche a "Zen 4", tuttavia, la cache L3 più piccola dovrebbe influire sulle prestazioni nei carichi di lavoro sensibili alla larghezza di banda con set di dati di grandi dimensioni.
Il CCD Zen 4c è costruito sullo stesso identico nodo fonderia TSMC 5 nm EUV su cui l'azienda realizza il suo normale CCD Zen 4 a 8 core, tuttavia, il core della CPU Zen 4c è più piccolo del 35% rispetto al core Zen 4, con un die area (per core) di soli 2,48 mm², rispetto a 3,84 mm². Il risparmio in termini di die probabilmente deriva dal fatto che AMD "compatta" i vari componenti principali senza ridurne in alcun modo la forma o la funzione. Come abbiamo detto prima, il conteggio dei vari componenti principali rimane lo stesso, così come le dimensioni delle cache µ-op, L1 e L2. L'EPYC 9004 "Bergamo" raggiunge il numero di 128 core utilizzando otto di questi CCD Zen 4c a 16 core. In confronto, il normale processore "Genoa" raggiunge 96 core su dodici CCD Zen 4 da 8 core.

Le cose interessanti sono 2, quello sottolineato è che avere 2 CCX e 2 L3 distinte ricalcherebbe Zen2, e quello in grassetto è che ci sarebbe un calo prestazionale dipendente da una dimensione della L3 inferiore.

Non c'è il benchè minimo accenno alla latenza di L3 distinte, e se vi ricordate, con Zen2 si era fatto un papiro che se il core del 2° CCX del 1° chiplet doveva dialogare con il 2° CCX del 2° chiplet, il dato doveva passare dalla L3 del 2° CCX alla L3 del 1° CCX, per poi andare nella L3 del 1° CCX ed infine arrivare alla L3 del 2° CCX.



Ora... a prescindere dal tipo di carico (se abbisogna di una L3 più capiente o meno), quello che mi incuriosisce è l'assenza del benchè minimo riferimento a latenze superiori come invece erano ben presenti con Zen2... quindi?
Ha a che vedere un aumento dei canali DDR? Sparo una stronzata... una sorta di IF basata sulla banda di memoria di sistema?

[xk180j]

Originariamente inviato da paolo.oliva2

C'è una cosa che non riesco a comprendere.

https://www-techpowerup-com.translat..._x_tr_pto=wapp



Questo è il chiplet


e questo il CCX


Perchè ha 12 canali DDR5?

Faccio un riassunto.

X64 Zen2, 8 chiplet con 2 CCX X4 ciascuno, le L3 erano collegate tramite IF, 8 canali DDR (quindi 1 canale a hiplet)
X64 Zen3, 8 chiplet con CCX X8 ciascuno, 8 canali DDR (quindi 1 canale a chiplet)
Zen4 è un X96, 12 chiplet con CCX X8, 12 canali DDR (quindi 1 canale a chiplet).

Zen4C ha 128 core totali, con 8 chiplet X16 suddivisi in 2 CCX X8 + L3.

Ora... se si ripete lo schema di 1 canale DDR a chiplet, sarebbe un 8 canali, se si applicasse 1 canale a CCX ne dovrei avere 16.
Ma sono 12 canali... perchè?



Le cose interessanti sono 2, quello sottolineato è che avere 2 CCX e 2 L3 distinte ricalcherebbe Zen2, e quello in grassetto è che ci sarebbe un calo prestazionale dipendente da una dimensione della L3 inferiore.

Non c'è il benchè minimo accenno alla latenza di L3 distinte, e se vi ricordate, con Zen2 si era fatto un papiro che se il core del 2° CCX del 1° chiplet doveva dialogare con il 2° CCX del 2° chiplet, il dato doveva passare dalla L3 del 2° CCX alla L3 del 1° CCX, per poi andare nella L3 del 1° CCX ed infine arrivare alla L3 del 2° CCX.



Ora... a prescindere dal tipo di carico (se abbisogna di una L3 più capiente o meno), quello che mi incuriosisce è l'assenza del benchè minimo riferimento a latenze superiori come invece erano ben presenti con Zen2... quindi?
Ha a che vedere un aumento dei canali DDR? Sparo una stronzata... una sorta di IF basata sulla banda di memoria di sistema?

magari aggiungere altri canali crea problemi di progettazione o costi eccessivi,

[RoUge.boh]

Ragazzi tra

G skill:

DDR5-6000 CL32-38-38-96 1.35V

vs
DDR5-6000 CL30-38-38-96 1.35V

Le danno entrambe come ottime ma le prime costano leggermente meno... il secondo devo prenderlo su altro negozio

(CPU 7800X3D)

[Black"SLI"jack]

Originariamente inviato da RoUge.boh

Ragazzi tra

G skill:

DDR5-6000 CL32-38-38-96 1.35V

vs
DDR5-6000 CL30-38-38-96 1.35V

Le danno entrambe come ottime ma le prime costano leggermente meno... il secondo devo prenderlo su altro negozio

(CPU 7800X3D)

ho due kit g.skill 6000 c32. un a-die e un m-die come chip. quello a-die, al momento è settato con un 7950x a 6400 c30 (con timing secondari e terziari settati a mano), 1,35v in rapporto 1:1 su asrock x670e taichi. l'altro stessi settings di timing ma per il momento lasciato a 6000 in 1:1 con un 7950x3d su di una asrock b650 pg riptide matx. non ho avuto modo di testare l'aumento della frequenza. lato timing sicuramente ho ancora margine di manovra, ma non ho tempo fisico per fare prove.

l'altro kit che hai indicato, 6000 c30, montato con un 7950x3d su mobo x670e taichi ad un amico. stessi timing dei miei. ma non avevo molto tempo per provare i risultati.

più che i timing primari sono quelli secondari e terziari ha dare i maggiori risultati. sui tutti i kit che ho provato, sul test di aida a 6000mhz, di passa da 75GB/s agli 85, con calo ovviamente della latenza (dipende poi quando testi che software hai aperto). sul mio kit a-die arrivo ai 90GB/s e latenza media che si aggira sui 60 (qualche volta meno, qualche volta più).

prendi quelli che costano meno. per la tipologia di chip lo scopri solo quando ti arrivano. le mie m-die sono g.skill no led. le a-die sono con i led, mentre quelle m-die del mio amico, sono con led.

[sbaffo]

per i giochi, soprattutto se con igpu se mai arriverà la serie G, ma anche con vga discreta, le latenze sono importanti o meglio la frequenza?

[Ubro92]

Originariamente inviato da sbaffo

per i giochi, soprattutto se con igpu se mai arriverà la serie G, ma anche con vga discreta, le latenze sono importanti o meglio la frequenza?

In linea generale dipende da entrambi, ma con la cache 3d il fattore ram incide ai minimi.

Però da quello che si è visto, con le DDR5 il boost maggiore lo si evidenzia lavorando più sui sub-timings che su quelli principali.

Poi dipende da come è sviluppato l'engine, i titoli e-sport traggono maggiori benefici dalle latenze e anche dalla cache 3d, invece nei giochi AAA la maggior larghezza di banda aiuta.

Per i kit citati su sinceramente uno vale l'altro, non ci sono differenze apprezzabili, conviene prendere quello che costa meno e al più si lavora sui sub-timings.

[paolo.oliva2]

Intel pronta a ricoprire d'oro TSMC per usare le sue linee produttive

https://www.hwupgrade.it/news/mercat...ve_119732.html

Questa notizia, oltre a mettere un serio dubbio sulla veridicità dei nodi previsti di Intel, creerebbe un serio problema alla libera competizione.

Apple già ottiene 6 mesi di esclusiva per ogni nuovo nodo prodotto da TSMC, se poi ci si metterebbe pure Intel... Spero l'antitrust faccia bene il suo lavoro, perchè altrimenti si creerebbero dei cartelli colossali.

[RoUge.boh]

Originariamente inviato da Black"SLI"jack

ho due kit g.skill 6000 c32. un a-die e un m-die come chip. quello a-die, al momento è settato con un 7950x a 6400 c30 (con timing secondari e terziari settati a mano), 1,35v in rapporto 1:1 su asrock x670e taichi. l'altro stessi settings di timing ma per il momento lasciato a 6000 in 1:1 con un 7950x3d su di una asrock b650 pg riptide matx. non ho avuto modo di testare l'aumento della frequenza. lato timing sicuramente ho ancora margine di manovra, ma non ho tempo fisico per fare prove.

l'altro kit che hai indicato, 6000 c30, montato con un 7950x3d su mobo x670e taichi ad un amico. stessi timing dei miei. ma non avevo molto tempo per provare i risultati.

più che i timing primari sono quelli secondari e terziari ha dare i maggiori risultati. sui tutti i kit che ho provato, sul test di aida a 6000mhz, di passa da 75GB/s agli 85, con calo ovviamente della latenza (dipende poi quando testi che software hai aperto). sul mio kit a-die arrivo ai 90GB/s e latenza media che si aggira sui 60 (qualche volta meno, qualche volta più).

prendi quelli che costano meno. per la tipologia di chip lo scopri solo quando ti arrivano. le mie m-die sono g.skill no led. le a-die sono con i led, mentre quelle m-die del mio amico, sono con led.

Grazie 1000 Black, ho visto che sullo stesso negozio c'era la versione CL30 senza led ho ordinato quello (i cl32 erano RGB) poi mi sono messo a cercare meglio ed ho trovato:

F5-6000J3038F16GX2-TZ5N
Trident Z5 Neo
DDR5-6000 CL30-38-38-96 1.35V
32GB (2x16GB)

https://www.gskill.com/product/165/3...038F16GX2-TZ5N


Si mi sono documentato ed ho visto che un sacco di guadagno lo si hanno sui timing secondari e terziari ma tra sia il kit i CL30 e CL32 erano entrambi consigliati per questo la mia domanda se valeva investire o meno.


L'accoppiata sarà la MSI MAG X670E TOMAHAWK WIFI ( perché con la promozione MSI la vado a pagare un pò di più di una 650E e dovendola accoppiare ad una 7900 XTX ho ("deciso di fare questo investimento")

[ninja750]

+8,4% ma con un aumento delle frequenze

https://www.hwupgrade.it/news/cpu/in...10_119746.html

vuol dire che come IPC non riescono più a salire

6ghz ad ogni modo tanta roba se aria convenzionale

di targa il miglior zen5 a quanto si ferma?

[paolo.oliva2]

Originariamente inviato da xk180j

magari aggiungere altri canali crea problemi di progettazione o costi eccessivi,

Sarebbe ok se con 12 chiplet avessimo non 12 ma 8 canali di DDR, ma in questo caso abbiamo 8 chiplet con 12 canali DDR, è esattamente il contrario.

E' puramente didattica... perchè la cosa che incuriosisce (almeno a me) è capire se il chiplet X16 Zen4C con 2 CCX X8 e una L3 per ogni CCX, introdurrebbe le latenze dei dati L3 come si avevano con Zen2... e (forse) aumentare i canali DDR rispetto al numero di chiplet ne cambia il funzionamento... ma a sto punto sarebbe una prerogativa Threadripper/Epyc e non desktop.

A ciò si aggiunge pure un'altra riflessione. Zen2 divideva il carico a CCX, mentre Zen4 (e presumibilmente pure Zen5) fa esattamente l'opposto. E' ovvio che a seconda di come vengono "sparsi" i TH incida e non poco sul cache missing delle rispettive L3.

[Black"SLI"jack]

Originariamente inviato da ninja750

+8,4% ma con un aumento delle frequenze

https://www.hwupgrade.it/news/cpu/in...10_119746.html

vuol dire che come IPC non riescono più a salire

6ghz ad ogni modo tanta roba se aria convenzionale

di targa il miglior zen5 a quanto si ferma?

6ghz su 1-2 core, in mt il 14900K ha come frequenza 5.7ghz. contro i 5.8 st e 5.5 in mt del 13900K. il mio 13900K, anche se non tiratissimo, lo tengo a 6.0/5.9 in st e 5.6 in mt. e su cpu-z sono a 970 in st e 17800 in mt.

per zen 5, in mt ti fermi a 5.5 oltre non vai se non usi eclk. in st dipende un pò dall'esemplare e quanto gradisce il pbo. sul mio 7950x liscio ho visto picchi di 5.85, ma sono praticamente inutili, nel bench cpu-z ho visto max 5.7 sul ccd0 e 5.55 sul ccd1. mentre i 7950x3d (uno mio e uno di un amico) sul ccd0 (3dcache) non oltre i 5ghz st in carico sostenuto altrimenti punte anche di 5.25, mentre sul ccd1 (senza cache) 5.65 in st e 5.75 come picco.

[Wolf91]

Originariamente inviato da Black"SLI"jack

prendi quelli che costano meno. per la tipologia di chip lo scopri solo quando ti arrivano. le mie m-die sono g.skill no led. le a-die sono con i led, mentre quelle m-die del mio amico, sono con led.

Sotto i 6400,90% sono M-die,sopra sono A-die.

Se vuoi essere sicuro di prendere delle A-die devi puntare quelle ad alta frequenza

Il led non è una discriminante.

[mikael84]

Originariamente inviato da ninja750

+8,4% ma con un aumento delle frequenze

https://www.hwupgrade.it/news/cpu/in...10_119746.html

vuol dire che come IPC non riescono più a salire

6ghz ad ogni modo tanta roba se aria convenzionale

di targa il miglior zen5 a quanto si ferma?

Per aumentare l'IPC, ti serve la densità. Il PP è sempre quello. Quindi altor non puoi fare che, rivedere per l'ennesima volta la disposizione dei transistor, aree grigie per cercare quei 200mhz, o aumentare il die.

[conan_75]

Originariamente inviato da sbaffo

per i giochi, soprattutto se con igpu se mai arriverà la serie G, ma anche con vga discreta, le latenze sono importanti o meglio la frequenza?

Ecco, per la serie G visto che siamo a settembre possiamo dichiarare la partita ormai chiusa?

[Ubro92]

Originariamente inviato da conan_75

Ecco, per la serie G visto che siamo a settembre possiamo dichiarare la partita ormai chiusa?

Si stanno concentrando sul mobile ora, penso che quando avranno scarti a sufficienza ci faranno le soluzioni desktop.

Inviato dal mio M2012K11AG utilizzando Tapatalk