[Thread Ufficiale] CPU Zen 14/12/7nm: AMD Ryzen!

[Hadar]

Originariamente inviato da paolo.oliva2

Comunque non riesco a capire perché AMD non opti per una produzione del die con tipologia differente di frequenza.
Cioè, nei cellulari, esempio l'845 Qualcomm, abbiamo 4 core che sono per l'efficienza a scapito della frequenza e altri 4 core che sono per la frequenza a scapito dell'efficienza.
Il die Zen è composto da 2 CCX, quindi andrebbe a fagiolo il concetto.
Sarebbe relativamente facile (credo) di creare un die con una libreria efficiente per un CCX e per la frequenza massima con un'altra libreria sull'altro CCX.
In primis avremmo un impatto sul TDP del 50% (perché su n core solamente la metà sarebbe meno efficiente) ed in secondo luogo, facendo lavorare solo 1 CCX alle frequenze massime (in turbo) si avrebbe pure meno latenza (un CCX si potrebbe spegnere) e quindi disattivare lIF e avere frequenze massime top.

I die si potrebbe pure far coesistere la stessa produzione, tipo CCX efficienti per server, 2 CCXX efficiente/prestante per desktop e se si volesse, 2 CCX prestati per modelli top.

Nessuno si aspetta i 5.2/5.3 Massimi che si vedono sulle CPU Intel, ma qualcosa sui 4.8 sì e sarebbero già ottimi.

Inviato dal mio XT1068 utilizzando Tapatalk

[mtk]

Originariamente inviato da megamitch

Sul sito Adobe si parla solo di Intel come raccomandazioni.

Ho pensato che nel thread dedicato ai Ryzen qualcuno che lo usasse anche per fare video editing ci fosse, tra l'altro ho posto domande specifiche su un software specifico molto diffuso.

Credo di essere in topic chiedendo queste informazioni, su uno specifico utilizzo di Ryzen.



Inviato dal mio Moto Z2 Play utilizzando Tapatalk

non stavo criticando te,tra tutti gli off topic che ho letto negli anni,questo almeno e' relativo alle prestazioni cpu in ambito lavorativo,pero' se vuoi un vero paragone ti serve qualcuno che usa il software che ti interessa su entrambe le cpu amd e intel e pensavo che nel thread adobe o sul forum ci fosse piu' possibilita di trovare qualcuno che puo' darti risposte imparziali.

[paolo.oliva2]

Originariamente inviato da Hadar

Nessuno si aspetta i 5.2/5.3 Massimi che si vedono sulle CPU Intel, ma qualcosa sui 4.8 sì e sarebbero già ottimi.

Inviato dal mio XT1068 utilizzando Tapatalk

Per me i 4,8GHz sarebbero già un totale.
Conta che alla male/peggio, la max frequenza sarebbe comunque replicabile su tutti i core, esempio 2700X 4,350GHz massimi, 4,350GHz in OC su tutti i core, quindi foss'anche 4,5GHz, cacchio, anche tralasciando l'aumento di IPC Zen-->Zen2, già un X12 equivarrebbe ad un 2700X @7GHz circa...

Sto giro farò le cose per bene. Volente o nolente prima di ottobre 2019 in Italia non verrò, quindi potrò scegliere bene bene, senza prb di scimmia, l'offerta futura di Zen2, Vedrò a quanti core arriverà l'AM4 e cosa offrirà TR4.

Ipotizzare un upgrade su AM4 ad un X12, suppergiú con consumi/temp di un 2700X, e magari a 400€, non mi sembra un'aspettativa irreale. Degno upgrade di un 1700X, con una Taichi tutta per sé.

[digieffe]

Originariamente inviato da megamitch

Ma scala in editing ? O solo in encoding ?

Inviato dal mio Moto Z2 Play utilizzando Tapatalk

soprattutto in editing. In ogni caso, se l'aquisto è programmato in cncomitanza conb l'uscita di Zen2 serie 3000, il mio consiglio è di attendere e valutare attentamente, in quanto i principali miglioramenti saranno relativi al ST (+~10% frequenze e +10/15% IPC) dunque tutto a vantaggio dell'editing
ciao

[ninety-five]

Se ho capito bene...passando dal FHD al 2K 144Hz può essere interessante cambiare il mio 1600 con un 3600(?) visto le migliorie per gli alti refresh?

[Gyammy85]

Originariamente inviato da ninety-five

Se ho capito bene...passando dal FHD al 2K 144Hz può essere interessante cambiare il mio 1600 con un 3600(?) visto le migliorie per gli alti refresh?

Penso che un 1600 a 4 GHz sia più che adeguato, è ancora troppo presto per fare previsioni...

[Carlo90]

Ciao a tutti,

Riguardo al 2500X di prossima uscita sembra esserci un po' di confusione sul web... sarà un 6c/6t oppure un 4c/8t?
Se fosse un 6c, sarebbe IL ryzen da gaming!

[sgrinfia]

Penso sia un 4c/8, altrimenti entrerebbe in concorrenza con il 2600.

[capitan_crasy]

Originariamente inviato da Carlo90

Ciao a tutti,

Riguardo al 2500X di prossima uscita sembra esserci un po' di confusione sul web... sarà un 6c/6t oppure un 4c/8t?
Se fosse un 6c, sarebbe IL ryzen da gaming!

Sara un 4/8 e sinceramente un 6/6 alla Intel () per un Ryzen è totalmente inutile...

[paolo.oliva2]

Originariamente inviato da digieffe

soprattutto in editing. In ogni caso, se l'aquisto è programmato in cncomitanza conb l'uscita di Zen2 serie 3000, il mio consiglio è di attendere e valutare attentamente, in quanto i principali miglioramenti saranno relativi al ST (+~10% frequenze e +10/15% IPC) dunque tutto a vantaggio dell'editing
ciao

Condivido, considerando che da Zen a Zen+ AMD ha guadagnato un +11% pressochè solamente "aggiustando" il turbo e con un salto nodo silicio minimo (14nm-12nm), Zen2 interviene anche sull'architettura e il salto silicio è molto più corposo (12nm-7nm), l'aspettativa minima (mia personale) direi sia sul +20% per quanto riguarda il core secco, ma ben più corposa dovrebbe essere l'incremento a die (X12 vs X8 è +50%).

[Mister D]

https://www.bitsandchips.it/9-hardwa...n-circa-100mm2

[Gyammy85]

Originariamente inviato da Mister D

https://www.bitsandchips.it/9-hardwa...n-circa-100mm2

Ma il 2x densità delle slide è confermato?
Anche vega 20 utilizzerà hpc quindi...

[Mister D]

Originariamente inviato da Gyammy85

Ma il 2x densità delle slide è confermato?
Anche vega 20 utilizzerà hpc quindi...

Mi pare abbastanza ovvio che per gpu e cpu con tali complessità il compromesso sia di usare un nodo HP per massimizzare le prestazioni anche perdendo in densità Magari solo alcuni utenti blu qua pensano che AMD sia sprovveduta e che scelga un nodo LP ad alta densità utilizzato ovviamente e solitamente nel mobile.
Cmq il redattore di b&c è stato pure dalla parte del sicuro, perché ipotizzando circa una riduzione della densità del 10% rispetto il nodo 7 nm SOC si ottiene circa 62,1 ma per stare dalla parte del sicuro diciamo 60 milioniT/mm2.
E usando 60 non verrebbe manco la stima da lui riportata per uno shrink a 7nm HPC di summit ridge perché:
4,8*10^3/110=43,63 (i 110 li ipotizza lui)
Invece usando i 60 teorici dalla stima -10% si otterebbe:
4,8*10^3/60=80 mm2 che sarebbe addirittura oltre il 2x di densità.
Ecco che da tutto questo mi viene da pensare che il 2x di densità ci stia tutto!
Ecco perché ORA è più verosimile che AMD (almeno sugli EPYC) possa spingersi al raddoppio del CCX. In teoria in 192mm2 ci stanno eccome 16 core ZEN2 ipotizzando pure che abbiano più transistor per aumentare l'IPC

[Gioz]

Originariamente inviato da Mister D

Ecco perché ORA è più verosimile che AMD (almeno sugli EPYC) possa spingersi al raddoppio del CCX. In teoria in 192mm2 ci stanno eccome 16 core ZEN2 ipotizzando pure che abbiano più transistor per aumentare l'IPC

nell'articolo fa considerazioni sulla densità partendo dall'assunzione sottointesa che tutta l'area/transistor siano destinati ai ccx.
io credo sia possibile che, anche qualora volessero aumentare la conta dei core spingendosi ad esempio a 12, parte dell'area risparmiata grazie alla maggior densità potrebbero destinarla ad un'evoluzione più sofisticata di data fabric e infinity fabric "mangiando" superficie in cui avrebbero potuto ampliare i ccx. sarà interessante vedere come il risparmio di superficie verrà utilizzato per migliorare diversi aspetti di zen.

[Mister D]

Originariamente inviato da Gioz

nell'articolo fa considerazioni sulla densità partendo dall'assunzione sottointesa che tutta l'area/transistor siano destinati ai ccx.
io credo sia possibile che, anche qualora volessero aumentare la conta dei core spingendosi ad esempio a 12, parte dell'area risparmiata grazie alla maggior densità potrebbero destinarla ad un'evoluzione più sofisticata di data fabric e infinity fabric "mangiando" superficie in cui avrebbero potuto ampliare i ccx. sarà interessante vedere come il risparmio di superficie verrà utilizzato per migliorare diversi aspetti di zen.

No, non penso proprio dato che un ccx occupa 44 mm2 mentre lì parte da 192 mm2 che dovrebbero essere l'intero die composto dai due ccx, l3 e if/mc. E d'altra parte non avrebbe senso fare speculazioni a partire dall'area del ccx perché appunto non possiamo sapere proprio come dici te quanto amd metterà mano alle varie parti e in che percentuali destinerà die size.
Per cui quei dati servono solo a dirci che teoricamente già ora amd potrebbe shrinkare e andare sotto i 100mm2 per tutto il die di summit ridge, ergo confermato il dato di 2x densità dei 7nm hpc TSMC vs i 14 lpp GF. Hanno sicuramente spazio sia per aumentare i core del ccx fino a raddoppiare sia incrementare quelle aree strategiche come l'if

[Gioz]

Originariamente inviato da Mister D

No, non penso proprio dato che un ccx occupa 44 mm2 mentre lì parte da 192 mm2 che dovrebbero essere l'intero die composto dai due ccx, l3 e if/mc. E d'altra parte non avrebbe senso fare speculazioni a partire dall'area del ccx perché appunto non possiamo sapere proprio come dici te quanto amd metterà mano alle varie parti e in che percentuali destinerà die size.
Per cui quei dati servono solo a dirci che teoricamente già ora amd potrebbe shrinkare e andare sotto i 100mm2 per tutto il die di summit ridge, ergo confermato il dato di 2x densità dei 7nm hpc TSMC vs i 14 lpp GF. Hanno sicuramente spazio sia per aumentare i core del ccx fino a raddoppiare sia incrementare quelle aree strategiche come l'if

forse ho capito male io il suo ragionamento, ma conclude dicendo che il summit ridge (zen prima gen) potrebbe rientrare in 110mm^2, da cui vede possibili i 16 core in 192mm^2: sta arbitrariamente considerando che tutto venga rimpicciolito in scala senza alterazioni, ignorando il fatto che tutta la parte "fabric" può dover richiedere "spesa" di superficie tale da peggiorare il gudagno in area sui ccx non permettendo il ragionamento cirrca x2 = circa x2 core a parità di area.
non so se ora sono più chiaro, il fatto è che suppone (e può aver ragione, dico solo che sarà da vedere come useranno l'area guadagnata) che tutto l'uncore venga semplicemente scalato e che quindi ci sarà una spesa di area per aumentare core e cache ma non il resto.

[paolo.oliva2]

https://wccftech.com/amd-confirms-ne...ching-in-2018/

“AMD’s next major milestone is the introduction of our upcoming 7nm product portfolio, including the initial products with our second generation “Zen 2” CPU core and our new “Navi” GPU architecture. We have already taped out multiple 7nm products at TSMC, including our first 7nm GPU planned to launch later this year and our first 7nm server CPU that we plan to launch in 2019″

[paolo.oliva2]

In modo squisitamente didattico... se aumentano i CCX, debbono aumentare i collegamenti IF, ma se aumentano i core a CCX, devono aumentare i collegamenti dei core verso la L3, se ho capito bene, credo si possa parlare anzichè di una L3 a 8 vie (4 IN e 4 OUT) dovrebbe essere 12 vie (6 IN e 6 OUT).

(spero di non dire una cacchiata).

Siccome mi piace capire... in passato si era parlato di pro e contro tra aumentare i core a CCX o aumentare i CCX (il tutto per aumentare i core).

Ma a prescindere che aumentando i core a CCX si debba aumentare ovviamente i collegamenti alla L3, ma non sarebbe comunque la migliore soluzione? Aggiungere 1 CCX, appesantirebbe la IF, perchè se già oggi il 2° CCX è più penalizzato del 1° nel collegamento ad altri die, aggiungerne un 3°, porterebbe ad uno stallo superiore. In teoria si potrebbe ovviare aumentando le linee IF (ovviamente parlo di TR, in quanto AM4 sarebbe dentro il die), e ciò porterebbe ad una incompatibilità di Socket, cosa che AMD non riporta.

Quello che non riesco a quantificare, o perlomeno a comprendere, quanto potrebbe essere l'aumento di transistor tra una L3 a 8 vie ed una L3 a 12 vie... perchè sulla conta di 2MB di L3 a core per 8MB totali per 4 core, un CCX a 6 core porterebbe la L3 a 12MB, ma se ogni "gruppo" di 2MB di L3 avrebbe già 1 canale IN ed 1 OUT, di fatto una L3 da 12MB avrebbe già 6 canali IN e 6 OUT vs una 8MB che avrebbe già 4 IN e 4 OUT... dove sarebbe l'aumento?

La matrice dei puntatori di ricerca? O qualcosa di simile? Ma quanto poi potrebbe aumentare?

Edit:

https://wccftech.com/amd-zen-architetcure-details/

La L3 di Zen è 16 vie ma non sarebbe proprio di 2MB a core, quanto 2*1MB a core. Ma io già mi perdo.

[paolo.oliva2]

Battuta.

Alla Ferrari hanno già dato in uso Zen2?

[Gioz]

Originariamente inviato da paolo.oliva2

In modo squisitamente didattico... CUT

è pressoché il discorso che facevo io, le soluzioni, gli approcci e le possibilità sono molteplici dato il grande margine di risparmio area e dipende da cosa in amd ritengano sia meglio fare.
non sapendo quantificare l'impatto effettivo che possano avere le diverse soluzioni sulle prestazioni immagino potrebbe essere da utile a necessario un intervento significativo su IF ed annessi, poi un ipotetico raddoppio dei core sarebbe anche da valutare se e quanto potrebbe trovarsi limitato dalla banda di memoria (almeno in certi scenari) senza una revisione dell'infrastruttura di comunicazione.