[Thread Ufficiale] Aspettando Bulldozer *leggere prima pagina con attenzione*

[capitan_crasy]

Originariamente inviato da sonnet

Scusa ma cosa non capisci della parte in neretto? Lui dice che interlagos avra' il 33% in piu' di core, ma la potenza a livello di socket sara' significativamente maggiore di cio (del 33%) . Quindi come conferma dopo, ci sara' un incremento ipc. Di quanto e' tutto racchiuso nel significantly, e in cosa intende per cio'.

Originariamente inviato da B|4KWH|T3

Mi sembra abbastanza chiara quella frase

In quali situazioni, a livello di utilizzo, si parla di un IPC superiore?
Parità di clock? Parità di core?
Stiamo parlando di ricette di cucina oppure di una nuova architettura CPU?

JF-AMD fa anche bene ad essere un pò vago, ma alcune cose poteva dirle subito e non nascondersi in post stile:

"I am confident that nobody buys a 16-core processor to run single core applications. So, in the grand scheme of things, the folks that are concerned about single core performance in the server business are still buying duals today. And that is a small market. And getting smaller every quarter."

Se ci sono già dei numeri di paragone significa che Bulldozer è già bello che pronto e che si sono già stati i primi confronti con le attuali piattaforme...
Se invece la CPU non è ancora "definitiva" rilasciare dei numeri è troppo rischioso anche per un discorso del tutto informale...
Inoltre non prendete tutto alla lettera...
JF a suo tempo ha negato l'esistenza dello step E e parlava di prestazioni superiori di Thuban su Istanbul, cosa vera solo perchè AMD ha presentato il Six core desktop con frequenze più alte...
Non facciamo la parte degli ingenui pronti a buttarsi su ogni singolo post ottimistico, guardiamo il discorso nel suo complesso e personalmente vedo una certa frizione nel dichiarare alcune caratteristiche che risultano non pronte oppure al di sotto delle attese.
In poche parole non facciamo lo stesso dannato errore di valutazione del K10 a 65nm solo perchè RUIZ ha dichiarato un sacco di puttanate sulla incredibile capacità di calcolo del core Barcelona...

[sonnet]

Originariamente inviato da capitan_crasy

In quali situazioni, a livello di utilizzo, si parla di un IPC superiore?
Parità di clock? Parità di core?
Stiamo parlando di ricette di cucina oppure di una nuova architettura CPU?

JF-AMD fa anche bene ad essere un pò vago, ma alcune cose poteva dirle subito e non nascondersi in post stile:

"I am confident that nobody buys a 16-core processor to run single core applications. So, in the grand scheme of things, the folks that are concerned about single core performance in the server business are still buying duals today. And that is a small market. And getting smaller every quarter."

Se ci sono già dei numeri di paragone significa che Bulldozer è già bello che pronto e che si sono già stati i primi confronti con le attuali piattaforme...
Se invece la CPU non è ancora "definitiva" rilasciare dei numeri è troppo rischioso anche per un discorso del tutto informale...
Inoltre non prendete tutto alla lettera...
JF a suo tempo ha negato l'esistenza dello step E e parlava di prestazioni superiori di Thuban su Istanbul, cosa vera solo perchè AMD ha presentato il Six core desktop con frequenze più alte...
Non facciamo la parte degli ingenui pronti a buttarsi su ogni singolo post ottimistico, guardiamo il discorso nel suo complesso e personalmente vedo una certa frizione nel dichiarare alcune caratteristiche che risultano non pronte oppure al di sotto delle attese.
In poche parole non facciamo lo stesso dannato errore di valutazione del K10 a 65nm solo perchè RUIZ ha dichiarato un sacco di puttanate sulla incredibile capacità di calcolo del core Barcelona...

Ma qua non si tratta di credere. Si tratta di interpretare cio' che lui dice.
Tu hai detto che il suo discorso fa sottintendere che a livello di singolo core Bulldozer avra' performance inferiori, quando lui dice invece esattamente il contrario. Che poi sia vero o meno e' che chiaro che lo scopriremi quando usciranno i prodotti.
Riguardo a questa frase:
I am confident that nobody buys a 16-core processor to run single core applications. So, in the grand scheme of things, the folks that are concerned about single core performance in the server business are still buying duals today. And that is a small market. And getting smaller every quarter.",
puo' semplicemente voler dire che cmq ora come ora e' inutile ragionare sulle performance su singolo core, perche' chi compra cpu pensando alle prestazioni in singolo core e' una nicchia destinata a sparire, ma non necessariamente che la prox generazione avra' cores meno potenti di questa generazione.
Magari e' un qualcosa da interpretare in ottica futura (3 almeno ), quando ormai tutti i software saranno capaci di usufruire di un elevato numero di cores, magari sara' piu' conveniente produrre cpu con core che magari vanno la meta' degli attuali ma usando 1/4 dei transistor necessari per il primo, in questo modo raddoppi la potenza a parita' di transistor.

[bjt2]

Ma noi dobbiamo partire innanzitutto dalla definizione di IPC.
IPC = Istrunction Per Clock.
E l'IPC è per core.
Se una CPU ha una IPC superiore, vuol dire che a parità di frequenza e a parità di cores, la CPU andrà più veloce.
Ora ci dice più di +33% (potrà essere 35 o 40 o 50... Non lo sappiamo), con +33% di cores. Vuol dire che che a parità di tutto il core è più veloce.
Se prendo un K10 a 3GHz e un K10 a 3.4 GHz, l'IPC è LO STESSO. Perchè devo dividere le prestazioni per il clock. Anzi: se non aumento NB e RAM proporzionalmente al clock CPU l'IPC DIMINUISCE, pur avendo un clock più alto. Questo perchè l'IPC è un RAPPORTO.
Se lui dice che l'IPC del core sarà maggiore, vuol dire che 6 "core" buldozer a 3.2GHz saranno più veloci di un 1090T... Se consideri che buldozer ha una architettura più votata al clock alto e che sarà prodotta a 32nm, è probabile che si arrivi a 4GHz... Almeno per i quad core...

[Ren]

Sinceramente il 33% sugli interi mi sembra troppo ottimistico, invece sono meno scettico sulle performance in virgola mobile...

[Ren]

E' più del 33% di throughput totale, incluso l'aumento di cores del 33%

Quindi si tiene conto delle performance globali del multi-core, non di quelle single thread inerenti al IPC ?

[capitan_crasy]

Originariamente inviato da Ratatosk

Esatto.

Le parole esatte di JF erano che a fronte di un aumento di core del 33% il throughput totale sarà maggiore di questo valore, quindi le performance del singolo core saranno maggiori, in parte per benefici di piattaforma, in parte per un maggiore IPC. Il contributo quantitativo di questi fattori lo scopriremo al lancio.

Parliamo comunque di una piattaforma Server...
Personalmente rimango prudente su certe cifre e percentuali soprattutto con ancora un anno pieno di attesa...

[Ren]

Parliamo comunque di una piattaforma Server...
Personalmente rimango prudente su certe cifre e percentuali soprattutto con ancora un anno pieno di attesa...

Rispolverando la vecchia proiezione grafica del AMD financial day. Interlagos è più veloce di Magny-Cours nel ordine del +30% (scarso) sugli interi, invece le performance in FP raggiungono circa il 55%.

Guardacaso un aumento di core da 12 a 16 corrisponde al 33%.

Se i dati sono realistici(di solito sono gonfiati), i core bulldozer hanno lo stesso IPC del K10 pur avendo meno unità funzionali. Discorso diverso per le performance FP.

Il grande dubbio rimane sulla frequenza operativa delle varianti desktop...

[capitan_crasy]

Originariamente inviato da Ren

Rispolverando la vecchia proiezione grafica del AMD financial day. Interlagos è più veloce di Magny-Cours nel ordine del +30% (scarso) sugli interi, invece le performance in FP raggiungono circa il 55%.

Guardacaso un aumento di core da 12 a 16 corrisponde al 33%.

Se i dati sono realistici(di solito sono gonfiati), i core bulldozer hanno lo stesso IPC del K10 pur avendo meno unità funzionali. Discorso diverso per le performance FP.

Il grande dubbio rimane sulla frequenza operativa delle varianti desktop...

Non credo che al Financial Analyst Day 2009 AMD aveva un Bulldozer funzionante, tanto meno un 16 core...
Quei dati sono "sulla carta" ovvero una proiezione come tante altre fatte a eventi come questo...
Inoltre va bene essere prudenti ma un Bulldozer con lo stesso IPC del K10 è totalmente fuori da ogni logica...
Lo stesso K10 a 65nm, anche se devastato dai BUG, era comunque più veloce di qualsiasi K8 (paragone core per core)...

[Ren]

Inoltre va bene essere prudenti ma un Bulldozer con lo stesso IPC del K10 è totalmente fuori da ogni logica...
Lo stesso K10 a 65nm, anche se devastato dai BUG, era comunque più veloce di qualsiasi K8 (paragone core per core)...

Solo che un modulo CMT bulldozer sono due core K10. Mantenere lo stesso IPC riducendo i transistor(mm2) è comunque un successo.

Non credo che al Financial Analyst Day 2009 AMD aveva un Bulldozer funzionante, tanto meno un 16 core...
Quei dati sono "sulla carta" ovvero una proiezione come tante altre fatte a eventi come questo...

Almeno un sample del singolo core dovevano averlo per forza...

[capitan_crasy]

Originariamente inviato da Ren

Solo che un modulo CMT bulldozer sono due core K10. Mantenere lo stesso IPC riducendo i transistor è comunque un successo.

Non regge...
Non si progetta una nuova architettura con le stesse prestazioni di quella precedente; è assolutamente un controsenso...
Basterebbe un die shrinki del K10 a 32nm con 8 core senza 4 anni di progettazione e messa in opera di una nuova architettura...

Almeno un sample del singolo core dovevano averlo...

Si forse a 45nm (senza istruzioni AVX), ma non a 32nm SOI di GF...
E poi paragoni un 12 core con un single core?

[Ren]

Non regge...
Non si progetta una nuova architettura con le stesse prestazioni di quella precedente; è assolutamente un controsenso...
Basterebbe un die shrinki del K10 a 32nm con 8 core senza 4 anni di progettazione e messa in opera di una nuova architettura...

Se non conosci i consumi e l'occupazione per mm2, come può definirlo un fallimento, magari un cluster di 2 core consuma ed occupa gli stessi mm2 di un singolo core intel o poco più di un core K10.

Si forse a 45nm (senza istruzioni AVX), ma non a 32nm SOI di GF...
E poi paragoni un 12 core con un single core?

Per analizzare IPC ti serve il singolo core. Per il resto si fanno, come sempre, delle proiezioni...

[Pihippo]

Originariamente inviato da Ren

Se non conosci i consumi e l'occupazione per mm2, come può definirlo un fallimento, magari un cluster di 2 core consuma ed occupa gli stessi mm2 di un singolo core intel o poco più di un core K10.



Per analizzare IPC ti serve il singolo core. Per il resto si fanno, come sempre, delle proiezioni...

Scusami,ma secondo me sta idea non regge. Spolverando le slide più recenti, si legge che 16core buldozzer vanno meglio di 12 istanbul del 60 sino all'80%. Da 12 a 16 core c'è il 33% in più, ma non v'è solo il 33% in più di perfomance attribuibile ad uno scaling perfetto.Anche perchè se si avesse uno scaling perfetto, 33% in più di prestazioni in seguito all'aggiunta del 33% in più di cores, se veramente il core bd performasse meno di quello k10 non si avrebbe il 33% in più, ma meno.
Quindi il restante è ipc e piattaforma aggiornata. L'unico dato che manca e se a parità di clock. Se il confornto è stato fatto con bd a 4ghz e magny-c a 2.4ghz posso anche capire lo scetticismo, ma mi sembra improbabile che già abbiano samples che toccano i 4ghz.

[Ren]

Scusami,ma secondo me sta idea non regge. Spolverando le slide più recenti, si legge che 16core buldozzer vanno meglio di 12 istanbul del 60 sino all'80%.

AMD ha pubblicato slide ufficiali in tal senso ?
Io sono rimasto al analyst day del 2009 dove si proiezionavano le performance di interlagos con grafico a barre...

Puoi mostrarmi le nuove slide ?

Anche perchè se si avesse uno scaling perfetto, 33% in più di prestazioni in seguito all'aggiunta del 33% in più di cores, se veramente il core bd performasse meno di quello k10 non si avrebbe il 33% in più, ma meno.

Ho il sentore di non spiegarmi bene...

Non ho detto che sia meno performante, ma consimile pur avendo al interno meno transistor del K10. (prestazionalmente mi riferisco ad uno dei due blocchi interi dentro al cluster bulldozer)
Ovviamente, la densità che si risparmia in termini di transistor può essere impiegata in cache che nel caso di applicazioni mono-core, aumentano IPC insieme alla funzione turbo che non sappiamo di quanto aumenterà la frequenza, dato che gli "stage" che compongono la nuova pipeline ci sono ignoti.

[Pihippo]

Originariamente inviato da Ren

AMD ha pubblicato slide ufficiali in tal senso ?
Io sono rimasto al analyst day del 2009 dove si proiezionavano le performance di interlagos con grafico a barre...

Puoi mostrarmi le nuove slide ?



Ho il sentore di non spiegarmi bene...

Non ho detto che sia meno performante, ma consimile pur avendo al interno meno transistor del K10. (proporzionalmente mi riferisco ad uno dei due blocchi interi dentro al cluster bulldozer)
Ovviamente, la densità che si risparmia in termini di transistor può essere impiegata in cache che nel caso di applicazioni mono-core, aumentano IPC insieme alla funzione turbo che non sappiamo di quanto aumenterà la frequenza, dato che gli "stage" che compongono la nuova pipeline ci sono ignoti.

Ciao
Ho capito cosa vuoi dire finalmente! Mi scuso per non averlo capito prima.
Mi sa che le slides che ho visto io sono quelle del financial day, e mi sa che ho cannato alla grande sulle %
Una cosa non ho capito però, si da per scontato che il bd impeighi meno transistors del k10? Perchè se fosse un discorso basato sul fatto solo del numero di ex unit, secondo me si sbaglia, nel k10 di ora le execution unit occupano una piccola parte del core in se, la parte da leone la fanno la circuteria di logica e le caches.

[Ren]

Ciao
Ho capito cosa vuoi dire finalmente! Mi scuso per non averlo capito prima.
Mi sa che le slides che ho visto io sono quelle del financial day, e mi sa che ho cannato alla grande sulle %

infatti stavo andando in confusione, quando hai detto +60%

le execution unit occupano una piccola parte del core in se, la parte da leone la fanno la circuteria di logica e le caches.

Sono d'accordo, le integer unit occupano un inezia rispetto al resto. Se lo schema di dresdenboy è corretto si risparmierebbe sui decoder,L1(istruzioni),branch,scheduler,ecc...

[gianni1879]

ben in single thread è sicuramente un buon risultato rispetto alla precedente generazione

(sperando sia vero).

[Ren]

Alcuni analisti di settore, come il Petrov Group, hanno ipotizzato un acquisizione delle due fabbriche IBM da parte di Global foundries (200mm ed una da 300mm), lasciando al mostro americano solo lo sviluppo di tecnologie legate al mondo della produzione dei semiconduttori.

Eccovi il link della fonte :

http://www.xbitlabs.com/news/other/d...b_Analyst.html

[gianni1879]

stessa news riportata da hwupgrade:
http://www.hwupgrade.it/news/cpu/gia...ano_32559.html

[Ren]

Io non ho letto da nessuna parte che il controller PCIe di Llano avrà un'interfaccia verso l'esterno per la gestione di schede video, a parte su questo thread, c'è una fonte accreditata che lo confermi?

Il dubbio mi viene perché non è nemmeno detto che ci siano dei link PCIe internamente per consentire alla GPU integrata di parlare con la CPU, e la GPU stessa verso l'esterno userà il controller di memoria della CPU, quindi potrebbe anche essere compatibile AM3.

Infatti, sapevo che l'implementazione doveva essere effettuata attraverso i bus interni (possibilmente collegati alla L3) e non con un bridge PCIe, stile intel per capirci.

cmq alla fine poco importa il cambio di socket, dato che il fusion sembra la chiave di volta per il settore notebook...

[capitan_crasy]

Originariamente inviato da Ratatosk

Porto qui la discussione che è il posto giusto:



Io non ho letto da nessuna parte che il controller PCIe di Llano avrà un'interfaccia verso l'esterno per la gestione di schede video, a parte su questo thread, c'è una fonte accreditata che lo confermi?

Il dubbio mi viene perché non è nemmeno detto che ci siano dei link PCIe internamente per consentire alla GPU integrata di parlare con la CPU, e la GPU stessa verso l'esterno userà il controller di memoria della CPU, quindi potrebbe anche essere compatibile AM3...

I controller PCI-Express integrati su Llano è storia "vecchia"; danni un attimo per ritrovare le indiscrezioni.
Comunque sia si vedono all'interno del DIE di Llano i controller PCI-Express...


P.S. non mi ero accorto che avevi postato la notizia sulla produzione di Llano...