K8L e Quad Core: un poker da AMD

[Redazione di Hardware Upg]

Link all'Articolo: http://www.hwupgrade.it/articoli/cpu/1578/index.html

Nel corso del 2007 AMD presenterà la più importante evoluzione della propria architettura di processore, sotto il nome di K8L. Varie innovazioni si abbineranno alla presenza di 4 core nello stesso package, interessando prima le soluzioni Opteron e poi quelle Athlon 64 e Turion 64. Ma K8L troverà spazio anche nei sistemi dual core, ancora in auge nei prossimi 2 anni.

Click sul link per visualizzare l'articolo.

[tarek]

se arriva anche la versione turion di questa bestia amd dovrebbe rimettersi in gioco prima del previsto...

la vera novità è questa cache L3...chissà come vanno...

amd a quanto pare si sta dando da fare parecchio per contrastare intel... bella la cache L3

[JohnPetrucci]

Spero che si torni alla concorrenza con il nuovo k8L, visto che di fatto per adesso Amd perde anche nel rapporto prezzo/prestazioni nei confronti di Intel.

[LightForce]

belle le migliorie architetturali ...ma la cache L3 non so a quanto possa servire..

[Cymonk]

Non ho ancora sentito nulla riguardo alle pipeline....potrebbe anche essere che vengano allungate di 1 o 2 stadi, in modo da poter crescere un po' anche in frequenza. Nessuno ne sa niente?

[giovanbattista]

Secondo il mio parere una delle tecnologie dà implementare assolutamente è il revers HyperTreading, solo così si può ipotizzare una diffusione su scale di cpu dotate di oltre 2 core, la virtualizzazione, sarà la fine di molti problemi, e scenari futuri tutti da scoprire.

[MiKeLezZ]

AMD si sta facendo tanta pubblicità ultimamente, ha bisogno di spostare l'attenzione sulla realtà attuale dei fatti.

giovanbattista, il reverse hyperthreading c'è già, si chiama parallelizzazione del codice, e sarà la prossima tappa di chi sviluppa software.
Chi è pioniere oggi diventerà leader domani, se fossi del ramo (programmatore) non esiterei a impostare tutti i miei sforzi nell'approfondire e specializzarmi.
Le CPU diventeranno sempre più mostri multicore, come stanno già diventando le GPU.

[black-m01]

Le pipeline dovrebbero mantenere il loro numero di stadi, ciò che porterà migliori prestazioni per questo aspetto è il migliorato algoritmo di predizione ed esecuzione out-of-order. Credo con una soluzione simile a quella adottata da IBM nell'architettura POWER, con l'uso di più reserve stations, ed _ottimi_ algoritmi.

(Credo davvero che la collaborazione tra AMD ed IBM, la ricerca di tecnologie comuni tra POWER, PowerPC ed x86-compatibili AMD e l'adozione per questi ultimi di concetti delle prime due architetture RISC, sia ciò che ha portato innovazione nello sviluppo delle architetture x86 ed AMD64 negli ultimi 5-6 anni.)

[black-m01]

MiKeLezZ:
"AMD si sta facendo tanta pubblicità ultimamente, ha bisogno di spostare l'attenzione sulla realtà attuale dei fatti."

Certo, sta mostrando la sua attuale roadmap, i suoi attuali prodotti in sviluppo e le nuove architetture in laboratorio. Come ogni altra compagnia.
Rispetto al farsi _tanta_ pubblicità, non credo di essere altrettanto d'accordo. Vedo i frutti di questo periodo di sviluppo, per quanto lungo. Ma da una compagnia che ha portato alla creazione di una nuova architettura quale AMD64, e stando alle specifiche che trapelano a poco a poco credo avremo la possibilità di vedere un nuovo ottimo prodotto. E credo sia una buona cosa.

[Seby-PC]

Non credo comunque che con l'ottimo K8L, AMD riesca a competere con il prossimo quad core di Intel (kentsfield, che poi è un doppio dual core più che un quad core puro...che sarà rappresentato da Yorkfield).
Kmq spero che AMD trovi la strada giusta (anche se è chiaro che chi lavora ad AMD sa benissimo cosa fare...

[walter89]

Non capisco perchè amd fabbrichi i dual core con le frequenze più elevate con il processo produttivo a 90 nanometri mentre quelli con le frequenze minori a 65 nanometri. Non è contraddittorio?

[leoneazzurro]

Originariamente inviato da walter89

Non capisco perchè amd fabbrichi i dual core con le frequenze più elevate con il processo produttivo a 90 nanometri mentre quelli con le frequenze minori a 65 nanometri. Non è contraddittorio?

Perchè ne vende di più a frequenza inferiore, dove ci sono meno margini, per cui spendere meno per il silicio è più utile. E poi perchè per fare maturare il processo meglio iniziare per gradi Infatti anche Intel ha cominciato ad utilizzare il processo prima a 90 nm e poi a 65 nm sulle CPU per portatili, con frequenze inferiori.

[freeeak]

le premesse sono buone aspettiamo la prova su strada...

[black-m01]

walter89:
"Non capisco perchè amd fabbrichi i dual core con le frequenze più elevate con il processo produttivo a 90 nanometri mentre quelli con le frequenze minori a 65 nanometri. Non è contraddittorio?"

Non capisco perchè dovrebbe essere contraddittorio. Il passaggio ad un nuovo processo produttivo su scala minore è una vera e propria impresa su più fronti, e su scale diverse per implementazioni diverse di una stessa architettura. Il passaggio da 90 a 65 nanometri è prevede l'adeguamento di tutte le strutture logiche interne al processore, non si tratta semplicemente di fare un processore più piccolo.
Credo (_credo_, è un mio pensiero e null'altro) che le energie di sviluppo di AMD, ovviamente di gran lunga minori di quelle di Intel che può permettersi di portare avanti numerosi progetti in parallelo, siano in toto incanalate nel progetto per la prossima architettura, e che gli eventuali processori sia mobile che desktop/server che vedremo nei prossimi 10 mesi, a partire da queste CPU a 65 nanometri, dai controller di memoria integrati con alimentazione separata dai diversi core, etc..., saranno applicazioni dei nuovi sviluppi che porteranno alla nuova architettura.

Tornando al discorso precedente, semplicemente credo che mantenere la coerenza dei dati in un processore a minor frequenza operativa, e *minor voltaggio* sia più semplice. Per quanto queste cose non si possano definire semplici.

[Jon_Snow]

A parte qualche dettaglio che ignoravo, in particolar modo la gestione doppia del controller DDR2, l'articolo è un bel lavoro che accomuna tutte le informazioni fin qui emerse.

Continuo ad avere idee molto controverse su una architettura che promette davvero faville ed al tempo stesso lascia alcuni dubbi soprattutto se la si giudica in relazione a Intel.

Da un lato AMD presenta un progetto degno del suo marchio, realmente innovativo e molto curato nei dettagli. L'aumento della granularità con cui il controller della memoria lavora, HyperTrasport separato per i vari core, il raddoppio del BUS tra le due cache e soprattutto il nuovo livello di cache stessa sono tutti aspetti estremamenete interessanti.

AMD raramente eccede nelle caratteristiche "quantitative" dei suoi prodotti cercando, invece, di introdurre aspetti innovativi che in questo caso sono palesemente orientati a favorire l'uso più ottimizzato delle potenzialità di un multicore.

Qualcuno penserà che questo (io) sia il "solito fanboy di turno". In realtà non è così, sia perché ho sempre e solo avuto Intel, e sia perché accanto alle caratteristiche su cui AMD tenta di creare l'hype si possono intravedere alcuni aspetti discutibili.

In primo luogo soli due mega di cache comuni a ben quattro core sono decisamente pochi, scelta che viene affiancata ad una riduzione della cache di primo livello a 64k mentre, per contro, si assiste ad un raddoppio del bus per permettere lo scambio di due parole da 128 alla volta con quella di livello 2. Detta così sembra una follia ed è facile pensare ad un collo di bottiglia, in realtà credo che gli ingegneri stiano puntando maggiormente sull'intensiva comunicazione e scambio dati rispetto allo generare tabelle associative piene di dati "rumorosi". In sostanza il fulcro della gestione sarà incentrato sul controller integrato e la scelta di dividerne l'interfaccia è un ulteriore indizio. Il problema è la difficoltà di dover trovare euristiche quanto più performanti possibili, è un rischio, affidiamoci agli ingegneri!

In vero, il dubbio che mi afflige riguarda un altro aspetto del tutto ignorato fin'ora dai comunicati ufficiali: i core continuano ad avere la struttura del K8 con qualche piccola miglioria? Mi auguro che sia solo pretattica o paura di spionaggio industriale. Apprezzabili gli sforzi di AMD per ottimizzare i più core, ma temo sul serio che possa diventare uno sforzo inutile se il cuore rimane pressocché identico. Impossibile negarlo, i core del K8 sono morti, il conroe è una generazione avanti e non si può sperare di superare Intel portando a 32bit l'istruction fetch e poco altro. La fortuna del conroe non è solo la cache condivisa, è anche il fatto di essere una CPU nata ed ottimizzata per il processo produttivo 65nm. Quando si abbassano i transistor non si hanno certo solo migliorie sul numero di transistori inseribili su unico die, cambiano le caratteristiche tensione-corrente, i ritardi, il fan-in il fan-out e tutte quelle proprietà elettriche per permettono di variare in modo sostanziale anche l'archichettura. Ovviamente AMD ha i suoi laboratori dove farà tutti i testing del caso, il problema è che Intel non solo gode del vantaggio di avere le CPU del momento, ma sta anche dimostrando di non volersi adaggiare sugli allori e se è vero che i Kentsfield riescono ad avere quasi un 100% di potenza in più pur non essendo un quattrocore "vero", vengono i brividi solo a pensare a cosa possono tirare fuori con i 4core su un sigolo die ed a 45nm!!!!

Speriamo di avere informazioni in più sui singoli core e soprattutto di avere i primi benchmark su Vista in modo da affievolire i dubbi che mi sono sorti.

[matic]

La notizia interessante è che la piattaforma 4x4 sarà espandibile in futuro con i quad core di AMD. Il tappabuchi di oggi si traformerà in un simpatico data cruncher domani, preservando (sperabilmente) l'investimento di quelli che ci crederanno. Mica male per chi può permettersi nel prossimo immediato futuro di investire in un 4x4...

[The3DProgrammer]

n vero, il dubbio che mi afflige riguarda un altro aspetto del tutto ignorato fin'ora dai comunicati ufficiali: i core continuano ad avere la struttura del K8 con qualche piccola miglioria? Mi auguro che sia solo pretattica o paura di spionaggio industriale. Apprezzabili gli sforzi di AMD per ottimizzare i più core, ma temo sul serio che possa diventare uno sforzo inutile se il cuore rimane pressocché identico. Impossibile negarlo, i core del K8 sono morti, il conroe è una generazione avanti e non si può sperare di superare Intel portando a 32bit l'istruction fetch e poco altro. La fortuna del conroe non è solo la cache condivisa, è anche il fatto di essere una CPU nata ed ottimizzata per il processo produttivo 65nm.

la parte diciamo "integer" e di decodifica dovrebbe essre simile a quella di K8 (nel senso che a differenza di core, che prevede 4 decoder con reservation station a 96 entry, k8l rimane con 3 decoder e dispatcher a 72 entry, 3 ALU e 3 AGU). Il grande vantaggio che avrà K8L nei confronti di K8 sarà quello di non dover + splittare le istruzioni SSE a 128 bit in 2 da 64 bit, proprio come fa conroe (praticamente la stessa istruzione SSE/2/3 verrà eseguita in metà tempo da K8L rispetto a K8, secondo me è qui che conroe si costruisce gran parte del vantaggio che ha sul'attuale athlon). L'FPU inoltre dovrebbe essere sostanzialmente migliorata, con l'aggiunta di una una nuova unità (4 invece di 3, come quelle di conroe).

su anand cmq c'è un articolo molto interessante e approfondito che mette a confronto K8 e conroe, guardando quello puoi renderti conto delle migliorie che avrà K8L (che sono veramente tante).

ciao

[leoneazzurro]

Originariamente inviato da Jon_Snow

CUT

In vero, il dubbio che mi afflige riguarda un altro aspetto del tutto ignorato fin'ora dai comunicati ufficiali: i core continuano ad avere la struttura del K8 con qualche piccola miglioria? CUT

In realtà le migliorie non sono così piccole. In primo luogo oltre all'instruction fetch e alla branch prediction migliorata (e forse ci saranno con probabilità migliorie in revisioni successive nella sezione decoding) ci sono in pratica il raddoppio della potenza disponibile per le istruzioni SSE, con il raddoppio della "larghezza" delle unità SSE rispetto alla situazione attuale e il doppio di banda passante, inoltre la soluzione AMD è in teoria più flessibile di quella del Core2 perchè il K8L può eseguire 2 load a 128 bit per ciclo contro 1 del Core2 e c'è uno scheduler separato per le operazioni FP. Poi anche con il K8L ci sarà la possibilità di eseguire le istruzioni di load Out of Order (e questa è una caratteristica che sul Conroe dà un deciso boost alle prestazioni). Il raddoppio del bus tra l1 e l2 non è un piccolissimo miglioramento, poichè nel K8 in taluni casi questo era un collo di bottiglia.

Una perplessità che condivido è invece quella che riguarda la cache L3 di soli 2 Mbytes, probabile che sia solo un punto di partenza per le CPU che integreranno la Z-RAM e che nel frattempo venga sfruttata per ridurre le latenze di accesso "percepite" verso la RAM, soprattutto nel caso delle DDR3.

EDIT: a quello citato da 3DProgrammer, aggiungo che c'è anche un articolo molto interessante su xbitlabs.

PS: comunque la configurazione decoder del K8L dovrebbe comunque essere migliore di quella del K8.

[bist]

Originariamente inviato da Jon_Snow

In primo luogo soli due mega di cache comuni a ben quattro core sono decisamente pochi, scelta che viene affiancata ad una riduzione della cache di primo livello a 64k

L'immagine nell'articolo è fuorviante.
La cache di primo livello non viene ridotta, resta uguale a 128 K = 64 K dati + 64 K istruzioni.