[Thread Ufficiale] AMD RYZEN AM5 ZEN4

[paolo.oliva2]

Originariamente inviato da SnobWatch

bah questa la vedo poco plausibile... se avessero potuto prendere lo scettro di CPU più veloce in assoluto secondo me lo avrebbero fatto.
alla fine chi detiene la CPU più veloce vende di più, e la CPU più veloce fa vendere di più anche le CPU di fascia media e bassa dello stesso brand...
è così su tutto, non solo nell'elettronica

In teoria si, ma l'obiettivo non è vendere di più, ma guadagnare di più. Quindi se migliori il prezzo/prestazione deve esserci il margine di un volume maggiore per compensare il guadagno inferiore a CPU.

Non considerando le forniture agli OEM (che hanno prezzi molto diversi di quelli al pubblico), nei canali maggiori (amazzone e altri), AMD ha sempre acquisito un volume di vendita alto, del tipo 7800X3D da solo vendeva un volume 3X rispetto al volume dell'intera offerta Raptor.
Questo per evidenziare la differenza che c'è tra volume assoluto di vendita e volume venduto in base alla concorrenza... perchè se il mercato si contrae, calano le vendite di tutti i produttori (e cala il proprio volume assoluto di vendita), ma se vendi di più del concorrente, vuol dire che la tua offerta è valida anche se il volume venduto è inferiore al volume assoluto (magari riferito al 2022 in cui il mercato era più ricettivo).

Ed è questo il punto... perchè l'attacco sui prezzi (o offerte) lo fai quando il mercato riceve e c'è il margine di volume.

Se il mercato riceve 100 e tu vendi 20, vuol dire che il concorrente vende 80, e quindi c'è margine. Se vendi 80 ed il concorrente 20, se cali i prezzi non c'è margine di incremento volume ed alla fine guadagneresti meno.

Commercializzare un X24 contraendo tutto il listino, non ci sarebbe margine.

La cosa potrebbe essere diversa con Zen5, perchè AMD avrà circa 6 mesi per sondare il terreno e capire cosa offrirà Intel... perchè se Intel aumenterà il core-count, AMD non starà a guardare... oppure, come dici tu, una cosa è superare del 30% (numero a caso) l'MT del 14900K, tutt'altro aggiungere a quel +30% il +50% di core... perchè ne uscirebbe +100%.

[Ubro92]

Originariamente inviato da WarSide

Speriamo tirino fuori sotto i 100€ anche un quad/esa come mezza CU per i "pc muletto".
Ad oggi la soluzione più economica AM3 è un ryzen 3 4100 a 65€, mentre AM5 siamo ancora sui 170e con l'8500G.

Scarti riusciti cosi male ci sono, ma li utilizzano per il mobile come il 7440u, ma sono veramente pochi e credo che molti 7440u abbiano laserato anche chip buoni solo per soddisfare il mercato.

Attualmente l'8500G conta 2xZen4 (boost 5.1) + 4xZen4C (boost 3.7), come riduzione non credo si andrà al di sotto di cosi, già il suo scarto 8300G passa a 1xZen4 + 3xZen4C siamo veramente ai minimi in ambito desktop.

Le cpu ibride sono incredibilmente versatili se ti servono alte prestazioni in ST e con scarsa parallizzazione, tipo per i giochi che difficilmente sfruttano più di 6/8 core, e al tempo stesso di alta parallelizzazione con molti thread a basso carico, alla fine anche in termini di area risparmi molto, l'8500G/8300G hanno un die di soli 137mm2 e una IGP da 4CU.

[paolo.oliva2]

Originariamente inviato da mikael84

No, la cache impillata è una cosa, quella su CCD è un'altra, pure zen4 c, non l'ha aumentata.
Il core count è a livello di transistor mediamente simile a alder lake, AMD li ha più piccoli, ma hanno densità doppia. Questo è stato possibile grazie al nodo.
Circa 25mm2 di ccd è l3, di cui 2300mt. La densità della l3 impillata, arriva a 130mt.Infatti ne impilla 64 sopra 32 + TSV, non 32 sopra, se fosse uguale.

Si, è ovvio che ha il vantaggio del nodo, ma come numero di transistor la quantità è elevata per precise scelte.

Cmq rispetto a raptor ha più l3, ma la metà l2.

Si ma con la L2 parliamo di 1MB o 2MB, con la L3 i valori in transistor sono nettamente differenti.

A livello commerciale, un 4+8 non avrebbe senso.
Anzi, la riduzione di die, in futuro permetterà di raddoppiare gli e-core.

Se oggi un 14900K non si vende perchè alla fine in game performa meno del 3D, consuma un tot di più e l'MT è uguale, un processore come quello che forse performerebbe di più in game per una L3 più "grossa"... a me non pare che avrebbe meno senso... o almeno non meno senso di un 14900K
(non è meno senso come progetto, ma meno senso del progetto vs Zen4/Zen5).

Mah alla fine siamo li, un modo per smerciare le rese. 100mhz, non cambiano il processore, solo la sigla, e magari il bios da aggiornare.

Gli Xt hanno lo stesso TDP degli X, Raptor R ha un PL4 più estremo di Raptor... +200MHz la frequenza max turbo tirata per i capelli, ed in generale tutto il procio, per cavarci fuori le ultime briciole prestazionali...

Non è così semplice, in primis devi ridisegnare l'I/O per il quad channel, quindi ce ne andiamo a 200mm2 almeno di die I/O, poi bisogna creare un substrato per impilare 4 CCD, e tenerli a TDP consoni.
Epyc zen4 4x8 è tarato a 210watt per 2,9/3,9 di boost. Dove vai in queste condizioni? Si ok, può fare MT, ma una piatta quad channel + I/O da 200mm2, ed un solo CCD, come lo infili un x6 core? Già ora non è conveniente.

Se pensi che Intel è arrivata a 430W nel desktop e che da monolitico passerà a MCM e tutto il resto... ti pare più difficile un aumento del core count per Zen?
Comunque io parlavo di X24 che sarebbe già ipotizzabile visto i rumor di un chiplet ibrido X4+X8, quindi sempre 2 chiplet e TDP uguali se non più bassi.

AMD tra l'altro quel processore lo vende a 3000$, sarebbe pazzia venderlo così.

E' il prezzo commerciale, disgiunto da quello di costo, ed è gonfiato e nemmeno di poco, l'aumento del chiplet-count comporta un abbassamento consistente del prezzo a core
7700X ~350$ vs 7950X non 700$ ma 550$... da 43,75$ a core a 34,75... nonostante il 7950X utilizzi almeno 1 dei 2 chiplet più affinato del 7700X (e quindi più costoso).
Passare ad un 8 chiplet dovrebbe abbassare il costo a core considerevolmente... tieni presente che un 8 chiplet basato sul package 7950X, verrebbe 550$ X 4 = 2200$... AMD chiede 3000$ per un 4 chiplet, contro 1100$ basato su 4 chiplet package 7950X.
Scommettiamo che il 7950X da 550$ passerà sotto i 500$ per pulire i magazzini con la commercializzazione di Zen5? E di certo AMD non lo venderà in negativo.

Per quanto, te le puoi inventare, l'altro, allarga a 320mm2 e mette 32 e core, e torniamo li, tanto con gli e core non ha bisogno di grossi interventi di clock, rispetto ai core standard.

AMD ha un totale di vantaggio in più.
Gli e-core saranno piccoli, ma hanno comunque meno IPC dei core C AMD e inoltre non sono SMT e non hanno AVX-512 (l'AVX-10 è una pezza), e i C AMD hanno si meno frequenza dei core normali, ma perdono percentualmente meno frequenza vs gli E core vs P core.
Inoltre se consideriamo il fatto che i C AMD sono del 40% più densi rispetto a quelli con lo stesso processo, e lo stesso processo è un tot più denso di quello Intel... la differente performances a mm2 tra AMD ed Intel è semplicemente mostruosa e tutta a favore di AMD.

Il calcolo è semplice semplice.
I core C AMD perdono ~ il 20% di frequenza vs i core "normali".
Ciò vuol dire che se Zen5 aumenterà almeno del 20% l'IPC, ci ritroveremmo un core Zen5C CON LE STESSE PERFORANCES di un core Zen4 NORMALE.

Il chiplet ibrido X4 + X8 che come rumor è comparso più volte, sarebbe un boost pazzesco, perchè solamente gli 8 core Zen5C performerebbero quanto l'intero chiplet X8 Zen4, ma consumando un totale di meno e su un'area circa poco più della metà di tutto il chiplet Zen4 X8, e i 4 chiplet Zen5 normali in avanzo sarebbe tutto burro, portando la performances a chiplet a ben più del +50% vs il chiplet Zen4.

Tutto ciò senza alcun intervento lato IOD o quant'altro... se AMD non lo farà, non è perchè non lo può fare tecnicamente, ma perchè se gli "basterà" il 9950X "classico", venderà quello e la versione ibrida nel cassetto a seconda delle proposte Intel.

E' questo che odio quando un produttore ha un vantaggio marcato sull'altro... perchè quando sono lì lì non si tengono NULLA nel cassetto.

[WarSide]

Originariamente inviato da Ubro92

Scarti riusciti cosi male ci sono, ma li utilizzano per il mobile come il 7440u, ma sono veramente pochi e credo che molti 7440u abbiano laserato anche chip buoni solo per soddisfare il mercato.

Attualmente l'8500G conta 2xZen4 (boost 5.1) + 4xZen4C (boost 3.7), come riduzione non credo si andrà al di sotto di cosi, già il suo scarto 8300G passa a 1xZen4 + 3xZen4C siamo veramente ai minimi in ambito desktop.

Le cpu ibride sono incredibilmente versatili se ti servono alte prestazioni in ST e con scarsa parallizzazione, tipo per i giochi che difficilmente sfruttano più di 6/8 core, e al tempo stesso di alta parallelizzazione con molti thread a basso carico, alla fine anche in termini di area risparmi molto, l'8500G/8300G hanno un die di soli 137mm2 e una IGP da 4CU.

Non ho visto i benchmark dei core "C", ma probabilmente anche un 4/6 di soli core C potrebbe essere una soluzione. In teoria, dato che ai core "C" non manca nulla, dovrebbero essere in grando di processare tutte le istruzioni.

[Ubro92]

Originariamente inviato da WarSide

Non ho visto i benchmark dei core "C", ma probabilmente anche un 4/6 di soli core C potrebbe essere una soluzione. In teoria, dato che ai core "C" non manca nulla, dovrebbero essere in grando di processare tutte le istruzioni.

I core C sostanzialmente mantengono lo stesso IPC degli Zen4 desktop, però sacrificano le frequenze (massimo 3.7-3.8ghz) e la cache L3, sono pensati proprio per massimizzare la densità.

Quindi avere almeno 1 core Zen 4 che boosta sui 4.7-5.1ghz è utile per quelle task che si appoggiano molto al single core.

Infatti il grosso vantaggio sta soprattutto nel mobile, dove anche per questioni termiche non è molto conveniente tenere tantissimi core con boost elevati.

Non so se in futuro sia previsto qualche progetto "low power" tipo da 5-10w con soli core C, però sarebbe fattibile.

Sul set di istruzioni si, condividono lo stesso set di Zen4, cosa che anche Intel risolverà al prossimo step con le AVX10 per gli e-core.

[paolo.oliva2]

Sulle performances dell'8500G,

https://www.amd.com/en/products/proc...n-5-8500g.html



Zen4C perde il 26% come frequenza massima ed il 22% sulla minima, ma su un guadagno del 40% di area.

(però c'è da aggiungere da 0% a 3% max di perdita dove la dimensione della L3 conta).

E' palese che se nella stessa area ci sta il +40% di core Zen C e il core Zen C perde meno del -25% (media tra -22% e -26% a cui una media tra -0% e -3% della L3 minore) rispetto al core normale, il vantaggio performances/area è netto, a cui si aggiunge anche quello sull'efficienza.

--------------------------------------------------------------------------

Ancor più evidente sarebbe un Zen5C vs un Zen4 "normale", perchè se la differenza di frequenza fosse simile (da 4nm a 3nm), a Zen5C basterebbe un incremento IPC del 25% dell'architettura Zen5 per performare tanto quanto un core Zen4 "normale" sul 5nm, il tutto IN MENO DELLA META' DELL'AREA (considerando il +25/30% di densità del 3nm sul 5nm e aggiungendo il +40% di densità del core C sul core normale).

Quello che in realtà conta, è il modo di implementazione. L'8500G è un X2 + X4 e sarebbe la versione ibrida dell'8600G X6... non ci siamo, perchè l'ibrido ha lo stesso core-count del "normale".
Diverso sarebbe un X12 (X4 + X8) vs un X8 liscio (che poi sarebbe quanto riportano i rumor), perchè QUESTA implementazione comporta 8 core C vs 4 core normali, mentre l'8500G offre 4 core C al posto di 4 core normali.
Mi pare evidentissimo cosa potrebbe dire un X24 ibrido proponendo X8 + X16 rispetto a X16.

[WarSide]

Originariamente inviato da Ubro92

Non so se in futuro sia previsto qualche progetto "low power" tipo da 5-10w con soli core C, però sarebbe fattibile.

Sul set di istruzioni si, condividono lo stesso set di Zen4, cosa che anche Intel risolverà al prossimo step con le AVX10 per gli e-core.

Ho la sensazione che vedremo solo Ryzen Embedded ( come https://www.amd.com/en/products/embe...l#applications ).

Quindi niente "Atom" o "Celeron" CPU non BGA in salsa AMD

[mikael84]

Originariamente inviato da paolo.oliva2

Si, è ovvio che ha il vantaggio del nodo, ma come numero di transistor la quantità è elevata per precise scelte.

Si ma con la L2 parliamo di 1MB o 2MB, con la L3 i valori in transistor sono nettamente differenti.

Nettamente insomma, parliamo di 80 vs 68mb di cache, gli e core si mangiano 12mb l3 e ben 16 di l2 molto densa.
Di 259mm2, considera pure circa 35mm2 di IGPU.
Cmq, per core, a livello di transistor siamo li, ma ricordo che zen li ha raddoppiati grazie al PP.

Originariamente inviato da paolo.oliva2

Il chiplet ibrido X4 + X8 che come rumor è comparso più volte, sarebbe un boost pazzesco, perchè solamente gli 8 core Zen5C performerebbero quanto l'intero chiplet X8 Zen4, ma consumando un totale di meno e su un'area circa poco più della metà di tutto il chiplet Zen4 X8, e i 4 chiplet Zen5 normali in avanzo sarebbe tutto burro, portando la performances a chiplet a ben più del +50% vs il chiplet Zen4.

Tutto ciò senza alcun intervento lato IOD o quant'altro... se AMD non lo farà, non è perchè non lo può fare tecnicamente, ma perchè se gli "basterà" il 9950X "classico", venderà quello e la versione ibrida nel cassetto a seconda delle proposte Intel.

E' questo che odio quando un produttore ha un vantaggio marcato sull'altro... perchè quando sono lì lì non si tengono NULLA nel cassetto.

Niente di tutto ciò, il desktop al momento continuerà a seguire epyc...
Al massimo, un 8+16 con 2 CCD, uno basic ed uno dense.
Penso che il prosismo passo di zen, saranno i 16 core basic ed i 32 dense su DDR6.

[Ubro92]

Infatti, prendendo come riferimento 7950x VS 14900K la struttura della cache è completamente diversa:

14900K vs 7950x

L1 (ins) -> 1.25mb vs 512kb
L1 (data) -> 896kb vs 512kb
L2 -> 32mb vs 16mb
L3 -> 36mb vs 64mb

Sommando tutto da una parte hai 70mb e dall'altra 81mb, poi non è che la cache la amplii a casaccio deve esserci una logica e dei vantaggi, e questi dipendono dall'architettura.

Poi se osserviamo le cpu mid come 14600K e 7700x siamo li:

14600K vs 7700x

L1 (ins) -> 704kb vs 256kb
L1 (data) -> 544kb vs 256kb
L2 -> 20mb vs 8mb
L3 -> 24mb vs 32mb

TOT-> 45MB VS 41MB

La L3 è anche quella più lenta del lotto, intel qualche vantaggio in game lo trovò impilando una L4 (edram) da 128mb ai tempi del 5775c (2015), ma per non riproporla successivamente si vede che non fosse poi cosi vantaggiosa.

[paolo.oliva2]

Originariamente inviato da Ubro92

Infatti, prendendo come riferimento 7950x VS 14900K la struttura della cache è completamente diversa:

14900K vs 7950x

L1 (ins) -> 1.25mb vs 512kb
L1 (data) -> 896kb vs 512kb
L2 -> 32mb vs 16mb
L3 -> 36mb vs 64mb

Sommando tutto da una parte hai 70mb e dall'altra 81mb, poi non è che la cache la amplii a casaccio deve esserci una logica e dei vantaggi, e questi dipendono dall'architettura.

Poi se osserviamo le cpu mid come 14600K e 7700x siamo li:

14600K vs 7700x

L1 (ins) -> 704kb vs 256kb
L1 (data) -> 544kb vs 256kb
L2 -> 20mb vs 8mb
L3 -> 24mb vs 32mb

TOT-> 45MB VS 41MB

La L3 è anche quella più lenta del lotto, intel qualche vantaggio in game lo trovò impilando una L4 (edram) da 128mb ai tempi del 5775c (2015), ma per non riproporla successivamente si vede che non fosse poi cosi vantaggiosa.

Veramente mi pareva che fosse un discorse tecnico di X cache a core... non mi pareva si trattasse di cache a fascia.

Il 14600K è stata una furbata Intel per far credere che l'ibrido fosse molto più performante, questo aumentando il core-count a fascia.
Se poi stiamo al giochino Intel ed andiamo anche a confrontare la quantità di cache a fascia, mi pare ovvio che se il 14600K ha avuto un aumento del core-count a fascia (6 core P + 8 core E), la cache risulti superiore.
Ti stai accorgendo che stai confrontando la cache di un X6 core P + 8 core E? Ti stai accorgendo che fai il confronto con un 7700X che è esattamente la metà di un 7950X (8 core vs 16) mentre il 14600K non è la metà perchè ha 6 core P e non 4?

Quindi se domani AMD abbassasse il prezzo del 7950X (operazione inversa rispetto all'aumento del core-count sul 14600K), cambierebbe la fascia e cosa si dovrebbe fare? Confrontarlo con cosa? 14700K o 14600K? Quindi la cache non è più una questione a core ma diventa di prezzo al KG?

Torniamo seri, la proporzione Intel ibrido e AMD "normale" è 16 core "normali" per AMD (7950X) vs 8 core P + 16 core E per Intel (14900K), quindi sarebbero 2 core AMD vs 1 core P + 2 core E per Intel (a cui si sommano 64MB per i 3D) e non somme assurde sulla cache totale di tutti i core presi a "comodus", ops, a fascia. Del resto che Intel tra 2 mesi con l'uscita di Zen5 dovrà abbassare almeno di una fascia il listino Raptor, mi pare scontato, a meno che non voglia fare il museo ne magazzini, quindi sicuramente offrirà un notevole aumento di cache allo nstesso prezzo.

[sbaffo]

@ Ubro
dai tuoi dati si vede chiaramente che le cache di intel sono più "basse" (L1-L2) mentre amd punta più sulla L3. Il che è strano, dovrebbero essere più efficienti le più interne, e amd che ha i nodi migliori dovrebbe potersele permettere.
EDIT: ah, ecco, manca il numero di core perciò la cache per core diminuisce, come dice paolo. (forse, la L1 a me sembra già per core)

[Ubro92]

Io mi sono limitato a riportare i dati grossolani, nello specifico abbiamo:

14900K:

L1 data: 8x48kb (p-core) + 16x32Kb (e-core)
L1 (ins): 8x32kb + 16x64kb

L2: 8x2MB + 4x4MB
L3: 36MB


7950X:

L1 (data): 16x32kb
L1 (ins): 16x32kb

L2: 16x 1024kb
L3: 2x32MB

Il confronto devi farlo per forza per fascia, le architetture sono diverse e non c'è un vero corrispettivo soprattutto nella fascia mid, per intel lavorare sulla L3 è controproducente, aggiungerebbe inutili latenze per come è strutturata la sua architettura, inoltre l'ibrido a prescindere è decisamente più versatile ed efficiente, anche AMD ci sta puntando, in futuro i core C potrebbero rappresentare un'importante risorsa sul secondo die in termini di densità proponendo di base uno Zen+ZenC, forse qualcosa del genere lo si potrebbe vedere con Zen6 a fine ciclo di AM5 con 8xZen6 + 16xZen6c.

Se intel non avesse introdotto gli e-core, oggi ti ritroveresti nella stessa situazione del 10900K vs 3950x, non potevi permetterti con un nodo cosi penoso di andare oltre un 10c/20t, il resto è tutto uno scaling dell'architettura, non c'è nessuna "credenza" o magia dietro a voler far apparire qualcosa altro, il 14600K elimina 2 p-core e dimezza gli e-core, poteva proporre un 8 p-core puro ma a che pro, per farlo andare meno e consumare uguale? (senza considerare anche le rese)

Per il resto già mikael è stato più che paziente e comprensivo nel risponderti tecnicamente...

[mikael84]

Originariamente inviato da sbaffo

@ Ubro
dai tuoi dati si vede chiaramente che le cache di intel sono più "basse" (L1-L2) mentre amd punta più sulla L3. Il che è strano, dovrebbero essere più efficienti le più interne, e amd che ha i nodi migliori dovrebbe potersele permettere.
EDIT: ah, ecco, manca il numero di core perciò la cache per core diminuisce, come dice paolo. (forse, la L1 a me sembra già per core)

Scelte progettuali, ma ricorda che le cache più piccole sono ben più grandi e dense e con bande decisamente superiori.
Non a caso con zen5, che si passerà al 4nP, quindi full densità 3fin, si aumenterà la l1 dati.
Inoltre il sistema pensato da AMD, non ha tratto particolar giovamento dalla l2, visto la l3. Ciò che ha fatto la differenza è stato il front-end, branch prediction, load store.
Con la struttura intel invece, meglio puntare sulla l2, visto che di loro hanno una latenza più alta e buona parte la saturano gli e-core quando attivi, essendo unificata.

Per rendere l'idea.



Oppure, esempio con alder:

[paolo.oliva2]

Originariamente inviato da Ubro92

Io mi sono limitato a riportare i dati grossolani, nello specifico abbiamo:

14900K:

L1 data: 8x48kb (p-core) + 16x32Kb (e-core)
L1 (ins): 8x32kb + 16x64kb

L2: 8x2MB + 4x4MB
L3: 36MB


7950X:

L1 (data): 16x32kb
L1 (ins): 16x32kb

L2: 16x 1024kb
L3: 2x32MB

Il confronto devi farlo per forza per fascia, le architetture sono diverse e non c'è un vero corrispettivo soprattutto nella fascia mid, per intel lavorare sulla L3 è controproducente, aggiungerebbe inutili latenze per come è strutturata la sua architettura, inoltre l'ibrido a prescindere è decisamente più versatile ed efficiente, anche AMD ci sta puntando, in futuro i core C potrebbero rappresentare un'importante risorsa sul secondo die in termini di densità proponendo di base uno Zen+ZenC, forse qualcosa del genere lo si potrebbe vedere con Zen6 a fine ciclo di AM5 con 8xZen6 + 16xZen6c.

Se intel non avesse introdotto gli e-core, oggi ti ritroveresti nella stessa situazione del 10900K vs 3950x, non potevi permetterti con un nodo cosi penoso di andare oltre un 10c/20t, il resto è tutto uno scaling dell'architettura, non c'è nessuna "credenza" o magia dietro a voler far apparire qualcosa altro, il 14600K elimina 2 p-core e dimezza gli e-core, poteva proporre un 8 p-core puro ma a che pro, per farlo andare meno e consumare uguale? (senza considerare anche le rese)

Per il resto già mikael è stato più che paziente e comprensivo nel risponderti tecnicamente...

Cerchiamo di capirci:

Il 12600K era un X6 core P + X4 core E.
Il 14600K è passato a X6 core P + X8 core E.

L'offerta 14600K Intel ha aggiunto 4 core E in più. Non è un discorso architetturale, è un discorso di aumento core-count (A FASCIA) per aumentare la prestazione, e se aumenta il core-count, è ovvio che aumenterà la cache.

Allo stesso modo, i chiplet fallati AMD, quelli X6 anzichè X8 per intenderci, hanno comunque la L3 INTEGRA, e questo comporta che da 4MB/core di L3 si passa a 5,333MB/core, il che ovviamente aumenta corposamente i MB di cache a core.
E' ovvio che facendo un discorso di fascia (quello che vuoi fare tu), cosa ne verrebbe fuori confrontando un 14400 al 7600X con il 7600X che ha un aumento di 1,333MB in più di L3 a core?
E questo vale sia per il 7600X (X6) che per il 7900X (X12), senza contare poi che nei modelli 3D architetturalmente la L3 aumenterebbe di 8MB a core, ma il 7900X3D è un X6 e visto che la L3 3D è sempre da 64MB, non è più un incremento di 8MB/core ma di 10MB e rotti a core.
Ma visto che (per me) non è un discorso architetturale perchè è dovuto al caso, non lo vado di certo a capare per voler dimostrare una cosa che alla fine ha importanza zero... perchè Zen4 rende X performances, e se AMD la ottiene con 1MB/core o 100MB/core, comunque renderà quell'X prestazione per la quale l'ho acquistato. Per il resto le dimensioni delle cache, come scritto nella discussione con Mickael, sono dimensionate rispetto alla esigenza dell'architettura.

Per l'ultima frase che ho evidenziato... mi scuso per la mia ignoranza... ma sono tante le cose che non tornano... quando si comincia a parlare "quello ce l'ha più lungo perchè ha latenze inferiori", "quell'altro può fare X istruzioni in più a ciclo"... a me pare tutto relativo... perchè quando AMD commercializzò l'MCM, fu opinione UNIVERSALE che con le latenze superiori dovute all'MCM, sarebbe stato impossibile per AMD raggiungere gli FPS Intel in game, e idem in campo server.
Poi, molto stranamente, abbiamo avuto nei server che un Ring Intel sopra i 24 core perde contro l'MCM AMD... e che sempre l'MCM AMD, con 5$ in più, non solo ottiene gli stessi FPS Intel, ma lo supera pure.
Purtroppo sono cose impossibili da capire per un ignorante come me... tranne notare, avendo buona memoria, che tutte le cose ritenute impossibili sino a 7 anni fa, sorprendentemente (o forse dovrei dire illogicamente?), siano diventate reali.

[mikael84]

Originariamente inviato da paolo.oliva2

Cerchiamo di capirci:

Il 12600K era un X6 core P + X4 core E.
Il 14600K è passato a X6 core P + X8 core E.

L'offerta 14600K Intel ha aggiunto 4 core E in più. Non è un discorso architetturale, è un discorso di aumento core-count (A FASCIA) per aumentare la prestazione, e se aumenta il core-count, è ovvio che aumenterà la cache.

Allo stesso modo, i chiplet fallati AMD, quelli X6 anzichè X8 per intenderci, hanno comunque la L3 INTEGRA, e questo comporta che da 4MB/core di L3 si passa a 5,333MB/core, il che ovviamente aumenta corposamente i MB di cache a core.
E' ovvio che facendo un discorso di fascia (quello che vuoi fare tu), cosa ne verrebbe fuori confrontando un 14400 al 7600X con il 7600X che ha un aumento di 1,333MB in più di L3 a core?
E questo vale sia per il 7600X (X6) che per il 7900X (X12), senza contare poi che nei modelli 3D architetturalmente la L3 aumenterebbe di 8MB a core, ma il 7900X3D è un X6 e visto che la L3 3D è sempre da 64MB, non è più un incremento di 8MB/core ma di 10MB e rotti a core.
Ma visto che (per me) non è un discorso architetturale perchè è dovuto al caso, non lo vado di certo a capare per voler dimostrare una cosa che alla fine ha importanza zero... perchè Zen4 rende X performances, e se AMD la ottiene con 1MB/core o 100MB/core, comunque renderà quell'X prestazione per la quale l'ho acquistato. Per il resto le dimensioni delle cache, come scritto nella discussione con Mickael, sono dimensionate rispetto alla esigenza dell'architettura.

Per l'ultima frase che ho evidenziato... mi scuso per la mia ignoranza... ma sono tante le cose che non tornano... quando si comincia a parlare "quello ce l'ha più lungo perchè ha latenze inferiori", "quell'altro può fare X istruzioni in più a ciclo"... a me pare tutto relativo... perchè quando AMD commercializzò l'MCM, fu opinione UNIVERSALE che con le latenze superiori dovute all'MCM, sarebbe stato impossibile per AMD raggiungere gli FPS Intel in game, e idem in campo server.
Poi, molto stranamente, abbiamo avuto nei server che un Ring Intel sopra i 24 core perde contro l'MCM AMD... e che sempre l'MCM AMD, con 5$ in più, non solo ottiene gli stessi FPS Intel, ma lo supera pure.
Purtroppo sono cose impossibili da capire per un ignorante come me... tranne notare, avendo buona memoria, che tutte le cose ritenute impossibili sino a 7 anni fa, sorprendentemente (o forse dovrei dire illogicamente?), siano diventate reali.

Una precisazione Paolo, la l3 non è per core, ma condivisa tra i core. Con la serie 3000 erano 2 CCX (come i core dense, ecco perchè in game non sono il massimo), quindi 2x4x16... 2x latenza core to core.
Il core 1 accede alla l3, come il core 8, prima dovevi fare un doppio accesso, raddoppianto il core to core.

Uno dei primi problemi seri, nei giochi dei ryzen, erano i clock, e le latenze ram, oltre alle cache.
Intel aveva latenze ram di 45ns, ryzen quasi 2x.
Infatti uno dei problemi che balza all'occhio con gli x3d sono gli aumenti di latenza ram, in quanto i cicli vengono elaborati a clock inferiori.

Con zen3, i clock hanno velocizzato i 300 cicli ram e l'accesso core to core dato dalla l3 condivisa sui core 1-8.

Intel e AMD, non hanno dei veri e propri fail, semplicemente partizionano il mercato, marginando con i chip maggiori. Intel per via del monolitico qualche fail ce l'ha pure, ma zen no.

Per farti un esempio, ti ho calcolato i CCD di zen4, con DD0,08 (ottime rese per i 5nm)

Sono 741 perfect, 45 fail. 16,5 perfect a 1.
Se non si vede, te lo reinserisco.


[

[paolo.oliva2]

Originariamente inviato da mikael84

Scelte progettuali, ma ricorda che le cache più piccole sono ben più grandi e dense e con bande decisamente superiori.
Non a caso con zen5, che si passerà al 4nP, quindi full densità 3fin, si aumenterà la l1 dati.
Inoltre il sistema pensato da AMD, non ha tratto particolar giovamento dalla l2, visto la l3. Ciò che ha fatto la differenza è stato il front-end, branch prediction, load store.
Con la struttura intel invece, meglio puntare sulla l2, visto che di loro hanno una latenza più alta e buona parte la saturano gli e-core quando attivi, essendo unificata.

Da quel che ricordo nei discorsi di Jbt2 ed altri, AMD è stata sempre deboluccia vs Intel nella predizione... quindi penso che l'avere una L3 di dimensioni maggiori avrebbe mitigato comunque il cache-missing.

Poi comunque bisogna considerare anche il discorso MCM, perchè noi confrontiamo il chiplet vs Raptor, ma va considerato che lo stesso chiplet AMD lo utilizza in Epyc per configurazioni fino a X96 (come Zen4 "normale"), e considerando che si è passati da una logica di TH suddivisi a chiplet con Zen 1000 e forse anche Zen2, ad una logica di annidamento (saturare 1 chiplet prima di passare al seguente), beh, una L3 capiente ha certamente la sua importanza.

E comunque la L3 nel chiplet sarà via via più grande, perchè con la densità via via maggiore aumenterà il core-count e di qui ovviamente la dimensione L3.

Ma non penso durerà a lungo, specialmente nel caso l'AI parta in tromba. Con iGPU da 40 CU e probabilmente maggiori in futuro, si passerà a memorie HBM, che dalla loro hanno il vantaggio di essere impilate una sull'altra già all'origine (mi pare fino a 16 impilazione per le HBM3E), ciò vorrebbe dire occupazione di un'area nel package CPU ridotta, a tutto pro della capacità totale.

[mikael84]

Originariamente inviato da paolo.oliva2

Da quel che ricordo nei discorsi di Jbt2 ed altri, AMD è stata sempre deboluccia vs Intel nella predizione... quindi penso che l'avere una L3 di dimensioni maggiori avrebbe mitigato comunque il cache-missing.

Poi comunque bisogna considerare anche il discorso MCM, perchè noi confrontiamo il chiplet vs Raptor, ma va considerato che lo stesso chiplet AMD lo utilizza in Epyc per configurazioni fino a X96 (come Zen4 "normale"), e considerando che si è passati da una logica di TH suddivisi a chiplet con Zen 1000 e forse anche Zen2, ad una logica di annidamento (saturare 1 chiplet prima di passare al seguente), beh, una L3 capiente ha certamente la sua importanza.

Attualmente, il branch prediction di zen si dimostra migliore, e supera intel.
Intel con i golden cove ha bombardato sulla BTB L2, ma sta ancora sotto anche in caching BTB (il sistema intel è a più livelli per mitigare il missing). AMD è nettamente sopra sulla l1.

L'IPC di zen4 in particolare è sulla µOPs cache (anche se limitata dal decode), ma pure il branch è migliorato, portando buona parte dei benefici IPC, insieme anche anche al load store.

Originariamente inviato da paolo.oliva2

E comunque la L3 nel chiplet sarà via via più grande, perchè con la densità via via maggiore aumenterà il core-count e di qui ovviamente la dimensione L3.

Si, man mano che avremmo densità superiori, le cache aumenteranno. Purtroppo per impilare 128mb, serve una densità sproporzionata al momento.

Originariamente inviato da paolo.oliva2

Ma non penso durerà a lungo, specialmente nel caso l'AI parta in tromba. Con iGPU da 40 CU e probabilmente maggiori in futuro, si passerà a memorie HBM, che dalla loro hanno il vantaggio di essere impilate una sull'altra già all'origine (mi pare fino a 16 impilazione per le HBM3E), ciò vorrebbe dire occupazione di un'area nel package CPU ridotta, a tutto pro della capacità totale.

IGPU a 40CU, significano 2560/5120 shader /DU, al momento è dura realizzare un chip del genere come IGPU.
Al momento pare che navi48, il chip top 4nP che lancerà AMD sul desktop sia a 64CU (4096shader) su un area di 250mm2.

[paolo.oliva2]

Anche MSI aggiorna i bios con Agesa 1.1.7.0 per supporto Zen5 (Zen 9000)

Asus e MSI sono le uniche aziende produttrici di schede madri che hanno già aggiornato l'AGESA 1.1.7.0. Ma ci si aspetta che Gigabyte, ASRock e il resto dei partner di schede madri di AMD seguano a breve.

Si ipotizza che tutti i produttori di mobo AM5 distribuiscano bios con supporto Zen5 entro il mese di aprile.

La distribuzione di un bios con nuovo AGESA che supporta modelli di CPU NON IN COMMERCIO è palese che abbia senso solamente con una commercializzazione vicina di quei modelli CPU non ancora in commercio, come abbiamo potuto constatare con gli 8000G, con distribuzione BIOS/Agesa idonei a novembre inoltrato per poi ritrovare gli 8000G disponibili verso fine gennaio, cioè con una finestra di circa 2 mesi.
Per la stessa finestra temporale, Zen5 dovrebbe essere disponibile in commercio nello stesso mese della presentazione (presentazione il 3 giugno, spedizione il giorno dopo e commercializzazione entro giugno).
A voler essere proprio pessimisti, nel mese di luglio, ma direi oramai che sia impossibile una distribuzione BIOS/Agesa per una CPU che in molti danno per settembre (cioè tra 5 mesi).

[paolo.oliva2]

Originariamente inviato da mikael84

Una precisazione Paolo, la l3 non è per core, ma condivisa tra i core. Con la serie 3000 erano 2 CCX (come i core dense, ecco perchè in game non sono il massimo), quindi 2x4x16... 2x latenza core to core.
Il core 1 accede alla l3, come il core 8, prima dovevi fare un doppio accesso, raddoppianto il core to core.

Completamente d'accordo, ma perchè il CCX era X4 e c'era un collegamento IF tra le 2 L3, e la cosa diventava insostenibile quando il core 5 del CCX1 doveva "collegarsi" con il core 5 CCX1 di un altro chiplet... (perchè il dato doveva prima spostarsi dalla 2a L3 alla 1a di quel chiplet per poi spostarsi alla 1a L3 del 2° chiplet e poi alla 2a L3 del 2° chiplet, un loop immenso in cui i rispettivi core aspettavano il dato da elaborare) ed è per questo che AMD portò con Zen3 il CCX a 8 (e quindi una unica L3 nel chiplet) ed annidando i TH a quel chiplet prima di passare al successivo, invece che distribuirli equamente.

Uno dei primi problemi seri, nei giochi dei ryzen, erano i clock, e le latenze ram, oltre alle cache.
Intel aveva latenze ram di 45ns, ryzen quasi 2x.
Infatti uno dei problemi che balza all'occhio con gli x3d sono gli aumenti di latenza ram, in quanto i cicli vengono elaborati a clock inferiori.

Però qualsiasi cache fisicamente aumenta la latenza all'aumentare della dimensione, nel senso che se AMD ha una L3 "più grande" è anche ovvio che avrà latenze superiori rispetto ad una L3 più piccola (anche se poi commercialmente AMD tra L3 da 16MB e 32MB per 8 core ha le stesse latenze perchè è lo stesso progetto L3 ma con capacità differenti), e probabilmente AMD può anche aver diminuito la capacità della L1/L2 per abbassare le latenze...
Ma il progetto cache è complessivo, nel senso che non si può confrontare L1 AMD con L1 Intel e/o L2 e L3 senza considerare l'intero pacchetto.

Con zen3, i clock hanno velocizzato i 300 cicli ram e l'accesso core to core dato dalla l3 condivisa sui core 1-8.
Intel e AMD, non hanno dei veri e propri fail, semplicemente partizionano il mercato, marginando con i chip maggiori. Intel per via del monolitico qualche fail ce l'ha pure, ma zen no.

Ma c'è una cosa molto diversa per AMD. Il chiplet (o comunque l'intera architettura) è sempre legata comunque alle priorità Opteron (Epyc).
Intel con Raptor ha creato l'ibrido, e lo stesso ibrido progettualmente sarebbe dovuto arrivare anche a Sapphire.
Capisci che un ibrido nel desktop in nome dell'efficienza quando il desktop è il settore dove l'efficienza conta meno (meno vs Server e mobile)... lascia perplessi.
Ma a parte ciò, è ovvio che se la soluzione Zen5 chiplet è pensata per Epyc, le soluzioni saranno prioritarie per Epyc e (vediamo come renderle al meglio) per il desktop.
Intel Raptor è praticamente desktop, solo desktop... e le soluzioni sono per massimizzarne il rendimento desktop, tra l'altro esempio la versione KS rappresenta di per sè il top della produzione Intel7, mentre la selezione chiplet AMD desktop è come minimo la 3a scelta (dopo Epyc e Threadripper).

Per farti un esempio, ti ho calcolato i CCD di zen4, con DD0,08 (ottime rese per i 5nm)

Sono 741 perfect, 45 fail. 16,5 perfect a 1.
Se non si vede, te lo reinserisco.


[

A memoria ricordo che Intel con lo Xeon X24 (monolitico) aveva una resa di circa il 45% a wafer, ed era il motivo per il quale veniva applicato un prezzo di 20.000$ e più.
L'enorme vantaggio AMD è che la resa è sul chiplet X8, ~80mm2, e quindi se da un wafer escono 741 chiplet X8, puoi avere 741 7700X, 370 7950X, 190 X32, 85 X64 0 ~60 X96 (ovviamente meno perchè subentra anche la selezione).

Onestamente... è per questo che a me pare completamente illogico che un Granite Ridge AMD lo produca sul 4nm anzichè sul 3nm, perchè non ha senso risparmiare meno di 4.000$ a wafer (N3E costa meno di 20.000$ e quindi più vicino ai 16.000$ dell'N4), perchè su 741 chiplet (lasciamo a parte le diverse densità PP e la resa che nell'N3E pare superiore sia all'N3/N3B che al 4nm), parleremmo di +/- 5$ a chiplet... e che tra un X96 4nm e un X96 3nm la differenza in costo sarebbe 60$.
Ma anche nel desktop... tra un 9950X 4nm ~5,1GHz max e un 9950X 3nm @6GHz, chi non spenderebbe 100$ in più per la versione a 3nm? A voler trovare un senso (e non lo dico per punzecchiare), l'unica possibilità sarebbe che AMD abbia una certezza dei limiti Intel sul silicio, tale da pensare il 3nm per Zen6. Ma anche ciò non sarebbe congruo, perchè se Intel avesse una catastrofe simile con le sue FAB, perso per perso produci da TSMC, perchè altri 2-3 anni di inferiorità silicio, Intel sparirebbe dai server.

[paolo.oliva2]

Originariamente inviato da mikael84

Attualmente, il branch prediction di zen si dimostra migliore, e supera intel.
Intel con i golden cove ha bombardato sulla BTB L2, ma sta ancora sotto anche in caching BTB (il sistema intel è a più livelli per mitigare il missing). AMD è nettamente sopra sulla l1.

L'IPC di zen4 in particolare è sulla µOPs cache (anche se limitata dal decode), ma pure il branch è migliorato, portando buona parte dei benefici IPC, insieme anche anche al load store.


Si, man mano che avremmo densità superiori, le cache aumenteranno. Purtroppo per impilare 128mb, serve una densità sproporzionata al momento.

IGPU a 40CU, significano 2560/5120 shader /DU, al momento è dura realizzare un chip del genere come IGPU.
Al momento pare che navi48, il chip top 4nP che lancerà AMD sul desktop sia a 64CU (4096shader) su un area di 250mm2.

Secondo me non è così distante come sembra, perchè si parlava di iGPU impilata sull'IOD, quindi teoricamente se l'IOD è 120mm2 su Zen4 a 7nm, qualsiasi soluzione iGPU (anche a 3nm) non avrebbe alcun impatto sulla superficie del package Zen4 fintantochè non supera i 120mm2 dell'area dell'IOD. Se già un 64CU è 250mm2 sul 4nm, per 40CU sarebbe già 2/3, cioè 160mm2... una possibile produzione sul 3nm (con la stessa variante del PP spinta in densità), non sei mica tanto distante dai 120mm2 dell'IOD... senza contare che eventuali memorie (tipo HBM3) dovranno essere posizionate il più possibile visino all'iGPU, e se queste memorie non scaldano, sarebbe possibile avere IOD e HBM affiancate con una iGPU impilata sopra entrambi.

Leggevo che le nuove APU AMD hanno avuto riduzioni di cache per poter integrare l'NPU dell'IA... ma ora come ora penso che il tutto sia stato buttato su per offrire più TOPS il prima possibile.
Con una tempistica differente, io vedrei più consono una NPU inglobata nell'IOD (quale posto migliore per l'NPU se non vicino ai collegamenti PCI I/O?) con sopra l'iGPU, e trovare lo spazio tra chiplet e IOD per memorie tipo HBM... Se poi fai 1 chiplet ibrido, puoi aumentare a X12 il core count a chiplet, ma di spazio ne recuperi un tot, risparmiando 1 chiplet (e comunque migliorando l'efficienza, perchè un X12 che consuma come un X8 è importante se poi ci metti una iGPU da 40CU e superiore in futuro)..