NX Bit anche per Intel

NX Bit anche per Intel

Nel terzo trimestre dell'anno Intel ha intenzione di implementare la tencologia di sicurezza NX Bit

di pubblicata il , alle 18:04 nel canale Processori
Intel
 
I migliori sconti su Amazon oggi

TCL 43T6C 43'' QLED TV 4K HDR, Fire TV (Smart tv con Dolby Vision e Atmos, HDR10+, Premi e Chiedi ad Alexa)

259.90€ Compra ora
-20%

Amazfit Active 2 Smart Watch 44mm, AI, Controllo Vocale, GPS e Mappe incluse, Batteria da 10 Giorni, 160+ Modalità Sportive, Resistente allAcqua 5 ATM per Android e iPhone, Nero

99.90 79.49€ Compra ora
-27%

FRITZ!Repeater 1200 AX Edition International, Ripetitore - Wi-Fi 6 extender Dual Band con 2.400 Mbit/s (5 GHz) & 600 Mbit/s (2,4 GHz), Mesh, Access Point, 1x Gigabit LAN, Interfaccia in italiano

95.99 69.99€ Compra ora
64 Commenti
Gli autori dei commenti, e non la redazione, sono responsabili dei contenuti da loro inseriti - info
Kralizek08 Luglio 2004, 02:09 #21
ehm...
sono in piena crisi mistica... avevo sempre letto che l'architettura x86 fosse la più inefficiente del mondo... e che si era diffusa per uno scherzo del destino...
ancora... dopo quello che ho letto... comprare un itanium per fargli fare da server è buttare soldi dalla finestra?
Ikitt_Claw08 Luglio 2004, 08:07 #22
Originariamente inviato da repne scasb
E' molto complesso dare una risposta dettagliata ed esaustiva;


Certamente
Per quel che mi riguarda, sei stato comunque illuminante su tutta una serie di punti che, onestamente, non conoscevo o valutavo in modo diverso.
Rispondo solo ad una serie di punti che non mi quadrano completamente.

1) Uso di istruzioni assembly a dimensione fissa. Negativo, in quanto diminuisce statisticamente la quantita' i/b (istruzioni
per byte). Tale elemento fa si che a parita' di Kb il codice in esso contenuto (a parita' di problema) sia minore. Cio' generera
la necessita' di ampie porzioni di cache per contenere il codice. 6 Mbyte di cache di Itanium equivalgono a 1 Mbyte di cache x86/PM32.


Tralasciando il caso di VLIW di cui non ho non so quasi nulla, nel caso di RISC
questa controindicazione non dovrebbe essere significativamente ridotta su architetture a 32 bit?

2) Troppi registri. Negativo, ...


Interessantissima obiezione ma... Non e` che x86 classico ne ha [u]troppo pochi[/u] invece?
D'accordissimo che per ovviare a questo si usano, se non mi sbaglio, tecniche tipo register shadowing (e che tali tecniche, sempre se non mi sbaglio, sono state importate anche sui risc di ultima generazione), parlo dal punto di vista del design architetturale, di come la CPU si presenta (si presenterebbe) al programmatore.

4) Eliminazione dell'ALU.


Ma non e` una prerogativa fondamentale del RISC! Oppure si?
(D'accordissimo sull'elegante inefficienza dell'algoritmo MAC)
repne scasb08 Luglio 2004, 08:12 #23
repne scasb08 Luglio 2004, 08:21 #24
repne scasb08 Luglio 2004, 08:33 #25
Ikitt_Claw08 Luglio 2004, 08:43 #26
Originariamente inviato da repne scasb
Molto lungo da chiarire [...]


Fa nulla, comunque piu` o meno ho capito cosa intendi, nel complesso.
In effetti dovrei prima approfondire determinati argomenti prima di affrontare una discussione di questo genere.

Ti ringrazio molto per gli interventi illuminanti.
cionci08 Luglio 2004, 09:20 #27
repne scasb: sei un mito... Ogni volta che intervieni rimango
Originariamente inviato da repne scasb
Un processore come Itanium e' di gran lunga la migliore soluzione la dove sono noti "A PRIORI" i problemi da risolvere. Se devo fare (per esempio) calcolo matriciale non mi sognerei mai di utilizzare un x86 (neanche sotto tortura), una soluzione Itanium e' nettamente piu' "efficiente" (sarebbe da chiarire il concetto di efficienza...).

Intendi che se si ottimizza mooolto il codice assembly è più performante Itanium ? sapevo che una delle cose + difficili da fare in assembly Itanium è l'ottimizzazione del codice... Proprio perchè l'istruction level parallelism crea non pochi problemi logici a chi fa queste operazioni... Certo starsi lì a calcolare quanto un'istruzione ci mettere ad essere eseguita...e tenersi sempre uno schema delle unità di calcolo allocate/libere diventa veramente problematico...

I compilatori dovrebbero farlo per noi...ma ancora sono molto, e stranamente, indietro...nonostante Intel disponga di un buon team di sviluppo per i compilatori...
repne scasb08 Luglio 2004, 09:27 #28
eltalpa08 Luglio 2004, 09:27 #29
Vorrei sapere se la tecnologia NX sarà disabilitabile dall'utente (come su A64) oppure sulle CPU intel bisognerà sorbirsela così com'è... Qualcuno ha informazioni in merio?

PS: Permettetemi di fare una vagonata di complimenti a Ikitt_Claw e a repne scasb, queste sono le discussioni che vorrei sempre vedere in commento ad una news!
repne scasb08 Luglio 2004, 09:38 #30
« Pagina Precedente     Pagina Successiva »

Devi effettuare il login per poter commentare
Se non sei ancora registrato, puoi farlo attraverso questo form.
Se sei già registrato e loggato nel sito, puoi inserire il tuo commento.
Si tenga presente quanto letto nel regolamento, nel rispetto del "quieto vivere".

La discussione è consultabile anche qui, sul forum.
 
^